JPS6236089Y2 - - Google Patents

Info

Publication number
JPS6236089Y2
JPS6236089Y2 JP3775979U JP3775979U JPS6236089Y2 JP S6236089 Y2 JPS6236089 Y2 JP S6236089Y2 JP 3775979 U JP3775979 U JP 3775979U JP 3775979 U JP3775979 U JP 3775979U JP S6236089 Y2 JPS6236089 Y2 JP S6236089Y2
Authority
JP
Japan
Prior art keywords
output
audio
tester
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3775979U
Other languages
Japanese (ja)
Other versions
JPS55137312U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3775979U priority Critical patent/JPS6236089Y2/ja
Priority to GB8008829A priority patent/GB2049189B/en
Priority to DE3010241A priority patent/DE3010241A1/en
Publication of JPS55137312U publication Critical patent/JPS55137312U/ja
Priority to US06/405,275 priority patent/US4727310A/en
Application granted granted Critical
Publication of JPS6236089Y2 publication Critical patent/JPS6236089Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Indicating Measured Values (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)

Description

【考案の詳細な説明】 本考案は電流、電圧、抵抗値等のデイジタル計
測情報を音声出力で以つて報知することができる
音声出力式計測器に関する。
[Detailed Description of the Invention] The present invention relates to an audio output type measuring device that can notify digital measurement information such as current, voltage, resistance value, etc. by audio output.

従来、被測定物の電流、電圧或いは抵抗などの
測定値をデイジタル的に表示できる計測器が提案
されている。
2. Description of the Related Art Measuring instruments that can digitally display measured values of current, voltage, resistance, etc. of an object to be measured have been proposed.

例えばこの種の計測器に関して、出願人は実願
昭52−111750号に於て、被測定物の測定値をデイ
ジタル表示できるデイジタルテスターを提案し
た。
For example, regarding this type of measuring instrument, the applicant proposed a digital tester that can digitally display the measured values of an object to be measured in Utility Application No. 111750/1983.

また、出願人は実願昭52−177106号に於て、デ
イジタル計測情報を音声出力で以つて報知するこ
とができる電子機器、例えばデイジタル時計、デ
イジタルテスター等を提案した。
Furthermore, in Utility Model Application No. 177106/1983, the applicant proposed electronic equipment, such as a digital clock and a digital tester, which can notify digital measurement information by audio output.

本案は斯かる計測器に改良を加えた音声出力式
計測器を提供せんとするもので、特に計測したデ
イジタル情報を音声出力するモード状態と、音声
出力をしないモード状態とに選択的に切換えるこ
とができる選択切換手段を設けたことに特徴を有
する。
The purpose of this proposal is to provide an audio output type measuring instrument that is an improved version of such a measuring instrument.In particular, it is possible to selectively switch between a mode state in which measured digital information is outputted as a sound and a mode state in which no sound output is performed. The present invention is characterized in that it is provided with a selection switching means that allows selection switching means.

以下、本案の一実施例を図面を参照して詳しく
説明する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

こゝで、一例として本案をデイジタルテスター
に採用した場合について説明する。
Here, as an example, a case where the present invention is adopted in a digital tester will be explained.

第1図は本案に係るデイジタルテスターの一例
を示す外観図である。
FIG. 1 is an external view showing an example of a digital tester according to the present invention.

図に於て、1はテスター本体で、少なくともス
ピーカ2、表示部3、電圧V、電流A、抵抗Ω等
の測定すべきモードを切換えられる測定モード切
換スイツチ4、電源スイツチ5、テスター棒8の
リード線7を接続する端子6を有し、さらに本体
1に接続して用いられるテスター棒8は本案に係
る測定スイツチ9及び表示体10を具える。テス
ト棒8にスイツチ9を内蔵し、被測定物に合わせ
てすぐ切り換えられ使い易い様にしている。
In the figure, 1 is the main body of the tester, which includes at least a speaker 2, a display section 3, a measurement mode changeover switch 4 for changing the mode to be measured such as voltage V, current A, resistance Ω, etc., a power switch 5, and a tester rod 8. A tester rod 8, which has a terminal 6 for connecting a lead wire 7 and is further connected to the main body 1, is equipped with a measuring switch 9 and a display 10 according to the present invention. A switch 9 is built into the test rod 8 so that it can be switched immediately according to the object to be measured, making it easy to use.

すなわち、上記測定スイツチ9は、その操作に
よりデイジタルテスタ本体内部の回路を計測した
デイジタル情報を音声出力するモード状態と、音
声出力をしないモード状態に選択的に切換えて作
動させることができ、この回路のモード状態に基
づき表示体10の表示を切換作動させる様に構成
されている。スイツチ9を押している間だけ音声
報知したのでは常にスイツチを押し続けねばなら
ず、使いにくいが、この様にしておくと、一度ス
イツチを押せばあとは離してもよいからである。
また、前記テスター棒8に設けたモード状態を表
示する表示体10は、電源ON時には、音声出力
されているかされていないかで状態が判別できる
が、うつかり電源をOFFしていると、音声報知
でない状態と感違いしてしまうためである。又連
続発声の間隔を、たとえば2秒に1回とし、測定
値の音声出力時間が1秒であるとすると、1秒の
間は音声が出ず、状態がそのとき分らないので、
この様にモードを表示し、かつテスター棒に内蔵
しておくと非常に使い易いためである。さらに、
本案テスターは予めスイツチ9を押してからのみ
音声出力する様に構成している。つまり、抵抗等
を測定する時、被測定物にテスター棒を接触させ
ていない時は、高抵抗になり、それまで音声出力
されると都合が悪い。したがつて、このスイツチ
を押した時以降、連続発声させた方が使い易い
し、電力消費が少なくなる。
That is, the measurement switch 9 can be operated by selectively switching between a mode state in which digital information measured from the circuit inside the digital tester main body is outputted as a sound, and a mode state in which no sound output is performed. The display unit 10 is configured to switch the display based on the mode state. If the voice notification was made only while the switch 9 was pressed, the switch would have to be pressed all the time, which would be difficult to use, but with this arrangement, once the switch is pressed, it can be released.
In addition, when the power is turned on, the display body 10 provided on the tester rod 8 to display the mode state can determine the state by whether or not it is outputting sound, but when the power is turned off and the power is turned off, This is because it may be mistaken for a non-alert state. Also, if the interval between continuous vocalizations is, for example, once every 2 seconds, and the audio output time for the measured value is 1 second, no audio will be output for 1 second, and the status will not be known at that time.
This is because it is very easy to use if the mode is displayed in this way and is built into the tester stick. moreover,
The present tester is configured so that it outputs audio only after pressing the switch 9 in advance. In other words, when measuring resistance, etc., if the tester rod is not in contact with the object to be measured, the resistance will be high, and it would be inconvenient to output audio until then. Therefore, it is easier to use and consumes less power if the voice is emitted continuously after the switch is pressed.

上記に於て、表示部3は数値表示部3Aと単位
(たとえば、ボルトV、アンペアA、オームΩな
ど)表示部3Bにより構成される。
In the above, the display section 3 is composed of a numerical value display section 3A and a unit (for example, volt V, ampere A, ohm Ω, etc.) display section 3B.

もちろんテスタ棒8はリード線7を介して本体
1と着脱自在となされているが、計測器の種類に
応じて固定式にしてもよい。
Of course, the tester rod 8 is detachable from the main body 1 via the lead wire 7, but it may be of a fixed type depending on the type of measuring instrument.

第2図は本案のデイジタルテスターの具体的構
成を示すブロツク図である。
FIG. 2 is a block diagram showing the specific configuration of the digital tester of the present invention.

第2図に於て、第1図と同一部分には同一符号
を以つて示す。
In FIG. 2, the same parts as in FIG. 1 are designated by the same reference numerals.

このテスターはテスター棒8,8′を被測定物
(図示せず)に接触させるとテスター計測部11
により測定値を計測し、この測定値を音声合成回
路13に基づいてスピーカ2より音声出力させる
構成を採用する。
When the tester rods 8, 8' are brought into contact with the object to be measured (not shown), the tester measuring section 11
A configuration is adopted in which a measured value is measured and the measured value is outputted as a sound from the speaker 2 based on the voice synthesis circuit 13.

上記デイジタル計測部11は例えば第3図に示
す如き既知の回路を用いて達成できる。
The digital measuring section 11 can be achieved using a known circuit as shown in FIG. 3, for example.

即ち、ノコギリ波発生回路PGよりノコギリ波
P0を発生させ、被測定物からの入力V1と、この
PGの出力P0とを比較器CJで比較し、例えば電圧
レベルが一致した時、一致出力P1を発生させる。
DJはPGのノコギリ波P0のスタート時点でパルス
P2を発生し、ゲート信号発生回路SSCはパルスP2
で立上り、パルスP1で立下がるゲートパルスP3
発生する。そしてゲートパルスP3が発生している
間だけ、カウントパルスP4(カウントパルス発生
回路CGの出力)をゲート回路を介して計数回路
CCに加える。GCはゲートパルスP3を受け、P3
期間中、CCにパルスP4を入力する。即ちV1=P0
となつたとき、計数結果はそのまゝ入力値のデイ
ジタル測定値となるものである。
In other words, the sawtooth wave is generated by the sawtooth wave generation circuit PG.
P 0 and the input V 1 from the object under test and this
The comparator CJ compares the output P 0 of the PG, and when the voltage levels match, for example, a match output P 1 is generated.
DJ pulses at the start of PG sawtooth wave P 0
The gate signal generation circuit SSC generates a pulse P 2
Generates a gate pulse P3 that rises at pulse P1 and falls at pulse P1 . Then, only while gate pulse P 3 is being generated, count pulse P 4 (output of count pulse generation circuit CG) is sent to the counting circuit via the gate circuit.
Add to CC. GC receives gate pulse P 3 and inputs pulse P 4 to CC during the period of P 3 . That is, V 1 = P 0
When this happens, the counting result becomes a digital measurement value of the input value.

第4図は上記各パルスのタイムチヤート図を示
している。
FIG. 4 shows a time chart of each of the above pulses.

本案に於て、上記計数結果は2進コードで貯え
られる計測カウンタ12により計測され、一定周
期パルス発生回路17からの周期パルス(例えば
2秒に1回発生するパルス)によりゲート16を
開閉する時間を制御し、カウンタ12の内容をバ
ツフアレジスタ15に移送する様に構成される。
In this case, the above-mentioned counting result is measured by a measurement counter 12 stored in binary code, and the time required to open and close the gate 16 by a periodic pulse (for example, a pulse generated once every 2 seconds) from a constant periodic pulse generation circuit 17 is determined. The buffer register 15 is configured to control the counter 12 and transfer the contents of the counter 12 to the buffer register 15.

ここで一定周期パルスを発生する回路17の出
力パルスを転送ゲート16に与えるかどうかを制
御する回路構成について説明する。
Here, a circuit configuration for controlling whether or not to apply the output pulse of the circuit 17 that generates constant periodic pulses to the transfer gate 16 will be described.

まず、電源Bに接続されたスイツチ5を閉成す
ると、電源投入時過度パルスを発生する回路19
はリセツト信号を発生し、T型フリツプフロツプ
18をリセツトし、初期状態に設定する。一方、
このT型フリツプフロツプ18はテスター8に設
けた測定スイツチ(ノブ)9に連動して開閉する
スイツチ9Aの閉成によりセツトされる。このス
イツチ9はもう一度押せばスイツチ9Aを開成
し、フリツプフロツプ18をリセツトする。つま
り、スイツチ9の押圧毎にT型F/F18は反転
する。T型フリツプフロツプ18がセツトしてい
るとき、そのセツト出力はゲート19を開成し、
前記パルス発生回路17より一定周期のパルスを
転送ゲート16に与え、計測カウンタ12の内容
を一定周期毎に4桁のバツフアレジスタ15に転
送させるようになす。一方フリツプフロツプ18
のセツト出力は表示体10に設けた、例えばラン
プ10A等をその駆動回路10Bを介して表示さ
せ、音声出力モードであることをオペレータに知
らせる。4はレンジ切換用の回転式スイツチでボ
ルトV、アンペアA、オームΩの測定端子を有
し、この切換によりデイジタル計測部11を各種
計測状態にセツトする。ゲート21は各計測モー
ドに於て、例えばメモリーROMに貯えられてい
るコード情報C1,C2,C3を発生し、所定の情報
を表示用デコーダ23により解読して単位表示部
3Bにて例えばC1コードならボルトV、C2コー
ドならアンペアA、C3コードならオームΩをそ
れぞれ表示する。
First, when the switch 5 connected to the power source B is closed, the circuit 19 generates a transient pulse when the power is turned on.
generates a reset signal to reset the T-type flip-flop 18 and set it to its initial state. on the other hand,
This T-type flip-flop 18 is set by closing a switch 9A that opens and closes in conjunction with a measuring switch (knob) 9 provided on the tester 8. When this switch 9 is pressed again, it opens the switch 9A and resets the flip-flop 18. That is, each time the switch 9 is pressed, the T-shaped F/F 18 is reversed. When T-type flip-flop 18 is set, its set output opens gate 19;
The pulse generating circuit 17 applies pulses with a constant period to the transfer gate 16, so that the contents of the measurement counter 12 are transferred to the 4-digit buffer register 15 at regular intervals. On the other hand, flip-flop 18
The set output causes a lamp 10A or the like provided on the display 10 to be displayed via its drive circuit 10B to inform the operator that it is in the audio output mode. Reference numeral 4 denotes a rotary switch for changing the range, which has measurement terminals for volts V, amperes A, and ohms Ω, and by this switching, the digital measuring section 11 is set to various measurement states. In each measurement mode, the gate 21 generates, for example, code information C 1 , C 2 , C 3 stored in the memory ROM, and predetermined information is decoded by the display decoder 23 and displayed on the unit display section 3B. For example, a C 1 code will display volts V, a C 2 code will display amperes A, and a C 3 code will display ohms Ω.

一方デイジタル計測部11の計測カウンタ12
の2進コード情報は表示用デコーダ22により解
読されて数値表示部3Aにより表示される。
On the other hand, the measurement counter 12 of the digital measurement section 11
The binary code information is decoded by the display decoder 22 and displayed on the numerical display section 3A.

14はシーケンシヤルコントロール回路でシー
ケンシヤルパルスt1〜toを発生し、このパルス
が発生する毎にバツフアレジスタ15の内容を語
選択回路20を介して音声合成回路13に取り込
む。S1はこの入力データを取り込む入力端子であ
る。選択回路20はバツフアレジスタ15の内容
をシーケンシヤルに音声合成回路13に転送する
情報の選択をする、例えばゲート回路群より構成
され、C1,C2,C3のコード情報も取り入れられ
て音声合成回路13を介してボルト、アンペア、
オーム等の音声を出力する。
Reference numeral 14 denotes a sequential control circuit which generates sequential pulses t 1 to t o , and every time this pulse is generated, the contents of the buffer register 15 are taken into the speech synthesis circuit 13 via the word selection circuit 20 . S1 is an input terminal that takes in this input data. The selection circuit 20 selects the information to sequentially transfer the contents of the buffer register 15 to the speech synthesis circuit 13, and is composed of, for example, a group of gate circuits, and also incorporates the code information of C 1 , C 2 , and C 3 to select the information to be sequentially transferred to the speech synthesis circuit 13. Volts, amperes,
Outputs audio such as ohm.

S0は入力データの取り込みタイミング信号を入
力する端子で、S2は音声出力終了信号で、この信
号S2によつてシーケンシヤルパルスを順次出して
ゆく。
S 0 is a terminal for inputting an input data capture timing signal, and S 2 is an audio output end signal. Sequential pulses are sequentially output according to this signal S 2 .

シーケンシヤルコントロール回路14はパルス
発生回路17からゲート19を介して取り出され
る出力パルスを受けて、先ず、t1パルスを発生さ
せ、例えば、このパルスでバツフアレジスタ15
の最上位のデータを音声合成回路13に転送させ
音声出力させる。そして、その音声出力終了信号
S2を受けて、次にt2パルスを発生させ、次に第2
桁のデータを音声合成回路13に転送し音声出力
させる。こうして全桁を音声出力させる。
The sequential control circuit 14 receives the output pulse taken out from the pulse generation circuit 17 via the gate 19, first generates a t1 pulse, and for example, uses this pulse to control the buffer register 15.
The most significant data is transferred to the voice synthesis circuit 13 and output as voice. And that audio output end signal
receive S 2 , then generate a t 2 pulse, then the second
The digit data is transferred to the voice synthesis circuit 13 and outputted as voice. In this way, all digits are output as audio.

最後のtoパルスは単位を発生させる。 The last to pulse generates units.

以上の動作を、周期パルス(17の出力)が到
来する毎に繰り返す。
The above operation is repeated every time a periodic pulse (output 17) arrives.

前記した音声合成回路は次の様に構成されてい
る。
The above-mentioned speech synthesis circuit is configured as follows.

図に於て、リード・オンリー・メモリROMの
VR内には音声量子化データーが記憶されてい
る。P1,P2…は音声語の各領域を示す。
In the figure, read-only memory ROM
Audio quantization data is stored in VR. P 1 , P 2 . . . indicate each region of the spoken word.

VRのアドレスカウンタVACは音声出力しない
時は、リセツト回路CLAにてリセツトされてい
るものとする。アドレスカウンターVACがリセ
ツト状態では、メモリVRのいずれのアドレスも
指定されず、したがつて実質的に音声出力されな
い。
It is assumed that the address counter VAC of VR is reset by the reset circuit CLA when no audio is output. When the address counter VAC is in the reset state, no address in the memory VR is designated, and therefore no audio is substantially output.

音声出力させたい時には、対応する音声領域P
のイニシヤルのアドレスをVACに設定する。例
えば所望の語がP2領域に入つているものとする
と、P2のイニシヤルアドレスをVACに設定す
る。すると、イニシヤルアドレスのデーターが
VR0より出力される。
When you want to output audio, select the corresponding audio area P.
Set the initial address to VAC. For example, assuming that the desired word is in the P2 area, the initial address of P2 is set in VAC. Then, the initial address data will be
Output from VR 0 .

なおFAはVACのアドレスを1stepアツプさせ
るための加算回路で、VAC+1→VACを行う。
VACがリセツト状態にある時はこのFAは動作せ
ずVACの内容が変らない。すなわちリセツトの
ままである。
Note that FA is an adder circuit that increases the address of VAC by 1 step, and performs VAC+1→VAC.
When VAC is in the reset state, this FA does not operate and the contents of VAC do not change. In other words, it remains reset.

しかし、イニシヤルアドレスが到来して≠
「0」の状態になると自動的に一定のサンプリン
グ周波数で上記VAC+1→VACを行う。
However, when the initial address arrived≠
When the state is "0", the above VAC+1→VAC is automatically performed at a constant sampling frequency.

したがつてイニシヤルアドレスがVACに設定
されると、以降自動的にアドレスは1stepずつア
ツプしてゆく。このためVR0の出力はP2の領域の
量子化データーが順次出力される。
Therefore, once the initial address is set to VAC, the address will be automatically incremented one step at a time. Therefore, the quantized data of the P 2 area is sequentially output as the output of VR 0 .

このVR0の出力は、DACでD−A変換し、さら
にフイルターLPFで低周波成分を通過させる。こ
れは量子化データーをD−A変換した時のアナロ
グ出力が階段的なものである場合、そのままスピ
ーカーで出力すると、高周波成分があるため雑音
的な音声が混じり、聞き苦しいことがあるので、
LPFでろ波することが望ましい。
The output of this VR 0 is subjected to D-A conversion using a DAC, and then a low frequency component is passed through a filter LPF. This is because if the analog output when quantized data is D-A converted is step-like, if you output it as is through a speaker, it may be difficult to hear because it contains high-frequency components and noise-like audio is mixed in.
It is desirable to filter with LPF.

こうしてLPFの出力をスピーカー駆動回路DD
を介してスピーカーSPで音声出力してゆく。
In this way, the output of the LPF is transferred to the speaker drive circuit DD.
Audio is output from the speaker SP via the .

VRの各領域のデーター構成は、音声量子化デ
ーターの一番最後のstepにEND(終了)コード
を加えて形成されている。したがつて、所望の語
の音声出力を完了すると、VR0よりENDコードが
出力される。
The data structure of each area of VR is formed by adding an END (end) code to the last step of the audio quantized data. Therefore, when the audio output of the desired word is completed, the END code is output from VR 0 .

これをJEで検知し、CLAを働かせてVACをリ
セツトする。このことによつてVRのいずれのア
ドレスも指定されなくなり、一連の音声出力が停
止する。続いて新たにVACにイニシヤルアドレ
スが設定されるまでは、この状態を維持する。
JE detects this and activates CLA to reset VAC. As a result, no address in VR is specified, and the series of audio outputs stops. This state will be maintained until a new initial address is set in the VAC.

CCはコード変換回路で出力したい音声領域の
イニシヤルアドレスをVACに設定するために、
音声領域指定信号S1によつて、所望のイニシヤル
アドレスを決定するための変換回路である。
CC sets the initial address of the audio area that you want to output in the code conversion circuit to VAC.
This is a conversion circuit for determining a desired initial address based on the audio area designation signal S1 .

S2はJEの出力で、連続して多語の発生をして
ゆく場合、JEの出力によつて次の語に対応した
S1信号を与えてゆく。
S 2 is the output of JE. When multiple words occur continuously, the output of JE determines which word corresponds to the next word.
Give S 1 signal.

コード変換器は音声領域指定信号S1を受けて
VRのアドレスを決定するためのものであるが、
内部にゲート回路を内蔵し、トリガ信号S0が到来
した時だけ、その指定信号S1のコード変換したも
のをVACに伝達させることもできる。
The code converter receives the audio area designation signal S1
This is for determining the VR address,
It is also possible to incorporate a gate circuit inside and transmit the code-converted version of the specified signal S1 to the VAC only when the trigger signal S0 arrives.

以上の様に本考案の音声テスターによれば、テ
スター棒に音声出力モード状態と音声を出力をし
ないモード状態を切換えるスイツチと、モード状
態を表示する表示体を設けたから、単にスイツチ
を押圧している間だけ音声報知するものに比較し
てたいへん操作し易くなるとともに、手元にモー
ド状態の切換えスイツチがあるから必要時に容易
に操作できる。
As described above, according to the audio tester of the present invention, the tester bar is equipped with a switch for switching between the audio output mode and the mode that does not output audio, and a display that displays the mode status, so simply press the switch. It is much easier to operate than those that give voice notifications only when you are in the room, and since there is a mode changeover switch at hand, you can easily operate it when necessary.

また手元にモード状態の表示体があるから、テ
スターの電源をオフしているにもかかわらず音声
を出力しないモード状態であるといつたような感
違いを測定時に訂正することが出来る。
Also, since there is a mode display at hand, it is possible to correct mistakes during measurement, such as when the tester says that it is in a mode that does not output audio even though the power is turned off.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本案による音声出力式計測器の一例を
示す外観図、第2図は同計測器の具体的構成を示
すブロツク図、第3図は同ブロツク図のデイジタ
ル計測部を示す回路ブロツク図、第4図は第3図
の各部のパルス波形を示すタイムチヤート、第5
図は第3図における音声合成回路構成図、第6図
はシーケンシヤルパルスのタイムチヤート、第7
図は第5図のROMに記憶されている音声データ
の一例を示す図、 図中、1:本体、2:スピーカ、3:表示部、
4:測定モード切換スイツチ、5:電源スイツ
チ、8:テスター棒、9:測定スイツチ、10:
表示体、11:デイジタル計測部、12:計測カ
ウンタ、13:音声合成回路、14:シーケンシ
ヤルコントロール回路、15:バツフアレジス
タ、16,20,21:ゲート、17:一定周期
パルス発生回路、18:T型フリツプフロツプ、
19:過度パルス発生回路、22,23:表示用
デコーダ。
Fig. 1 is an external view showing an example of the audio output type measuring device according to the present invention, Fig. 2 is a block diagram showing the specific configuration of the same measuring device, and Fig. 3 is a circuit block diagram showing the digital measuring section of the same block diagram. , Figure 4 is a time chart showing the pulse waveform of each part in Figure 3, Figure 5
The figure is the speech synthesis circuit configuration diagram in Figure 3, Figure 6 is a time chart of sequential pulses, and Figure 7 is a diagram of the speech synthesis circuit in Figure 3.
The figure shows an example of audio data stored in the ROM in Figure 5. In the figure, 1: main body, 2: speaker, 3: display section,
4: Measurement mode switch, 5: Power switch, 8: Tester rod, 9: Measurement switch, 10:
Display body, 11: Digital measurement section, 12: Measurement counter, 13: Speech synthesis circuit, 14: Sequential control circuit, 15: Buffer register, 16, 20, 21: Gate, 17: Constant period pulse generation circuit, 18 :T-type flip-flop,
19: transient pulse generation circuit, 22, 23: display decoder.

Claims (1)

【実用新案登録請求の範囲】 デイジタル計測情報を音声出力で以つて報知す
る音声出力報知手段を備える音声テスターであつ
て、 該音声テスターのテスター棒に計測したデイジ
タル情報を音声出力するモード状態と音声出力を
しないモード状態を切換えるスイツチと、モード
状態を表示する表示体を設けたことを特徴とする
音声テスター。
[Scope of Claim for Utility Model Registration] An audio tester equipped with an audio output notification means for notifying digital measurement information by audio output, the mode state and audio for outputting the measured digital information to the tester stick of the audio tester. An audio tester characterized by being provided with a switch for switching a mode state in which no output is made, and a display body for displaying the mode state.
JP3775979U 1979-03-16 1979-03-22 Expired JPS6236089Y2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3775979U JPS6236089Y2 (en) 1979-03-22 1979-03-22
GB8008829A GB2049189B (en) 1979-03-16 1980-03-14 Measuring instrument with audible output
DE3010241A DE3010241A1 (en) 1979-03-16 1980-03-17 MEASURING DEVICE WITH ACOUSTIC DATA OUTPUT
US06/405,275 US4727310A (en) 1979-03-16 1982-08-04 Digital volt-ohm meter with audible synthesis of measured values

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3775979U JPS6236089Y2 (en) 1979-03-22 1979-03-22

Publications (2)

Publication Number Publication Date
JPS55137312U JPS55137312U (en) 1980-09-30
JPS6236089Y2 true JPS6236089Y2 (en) 1987-09-14

Family

ID=28901418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3775979U Expired JPS6236089Y2 (en) 1979-03-16 1979-03-22

Country Status (1)

Country Link
JP (1) JPS6236089Y2 (en)

Also Published As

Publication number Publication date
JPS55137312U (en) 1980-09-30

Similar Documents

Publication Publication Date Title
US4563770A (en) Measuring device and method
US4727310A (en) Digital volt-ohm meter with audible synthesis of measured values
JPS62500266A (en) Music synthesizers, especially portable drum synthesizers
US4213372A (en) Electronic type music learning aids
JP2777348B2 (en) Electronic musical instrument parameter setting device
JPS6236089Y2 (en)
US4479182A (en) Dental treatment apparatus
US4379640A (en) Timepieces having a device of requesting and reciting time settings in the form of audible sounds
US5189238A (en) Automatic performance apparatus for causing different kinds of sound sources to synchronously generate tones
JPS6355009B2 (en)
JP3133109B2 (en) Digital Multimeters
JP2614507B2 (en) Test meter
JPS636807B2 (en)
JPS6229727B2 (en)
KR0161995B1 (en) Envelope waveform producing circuit
JPS5858678B2 (en) electronic musical instruments
JPS636877B2 (en)
KR900009745Y1 (en) Memory time deciding circuit for sampling audio sound
SU883931A1 (en) Function generator
JPH0522413B2 (en)
JP2728243B2 (en) Electronic musical instrument
JPS6232314Y2 (en)
JPH01227525A (en) D/a converter
JPS628079Y2 (en)
JPS6142154Y2 (en)