JPS6232592B2 - - Google Patents

Info

Publication number
JPS6232592B2
JPS6232592B2 JP55153766A JP15376680A JPS6232592B2 JP S6232592 B2 JPS6232592 B2 JP S6232592B2 JP 55153766 A JP55153766 A JP 55153766A JP 15376680 A JP15376680 A JP 15376680A JP S6232592 B2 JPS6232592 B2 JP S6232592B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
micropins
board
sample substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55153766A
Other languages
Japanese (ja)
Other versions
JPS5778785A (en
Inventor
Isamu Odaka
Katsuhiko Aoki
Haruo Yoshikyo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP55153766A priority Critical patent/JPS5778785A/en
Publication of JPS5778785A publication Critical patent/JPS5778785A/en
Publication of JPS6232592B2 publication Critical patent/JPS6232592B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Electrical Connectors (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Description

【発明の詳細な説明】 本発明は基板配線上に複数のマイクロピンを一
括して植立させるためのマイクロピン製造方法に
関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a micropin manufacturing method for collectively planting a plurality of micropins on a substrate wiring.

極低温で動作するジヨセフソン素子は従来のシ
リコン素子と比較してスイツチングが極めて高速
であること、低電力性であること等から近年注目
を集めている。ジヨセフソン素子を用いた高性能
コンピユータを実現するための各種基板の高密度
な実装例が雑誌アイ・イー・イー・イー・スペク
トラム(IEEE Spectrum)第15巻第5号(1979
年)所載のダブリユー・アナクル(W.Anackr)
著「コンピユーテイング・アツト・フオア・デイ
グリーズ・ケルビン(Computing at 4
degrees Kelvin)」と題する論文で提案されてい
る。以下に上記文献に記載されている実装例を簡
単に述べる。
Josephson devices that operate at extremely low temperatures have attracted attention in recent years because of their extremely high switching speed and low power consumption compared to conventional silicon devices. Examples of high-density mounting of various boards to realize high-performance computers using Josephson devices are published in the magazine IEEE Spectrum, Vol. 15, No. 5 (1979).
W.Anackr published in 2013)
Author: Computing at 4 degrees Kelvin
degrees Kelvin). The implementation example described in the above document will be briefly described below.

第1図に示すように、カード基板1にICチツ
プ2が複数個搭載されており、カード基板1はボ
ード基板3に装着されている。カード基板1間の
配線はボード基板3の裏面上に装着された配線基
板4によつて行なわれる。カード基板1と配線基
板4の間の接続は、第2図に示すように、マイク
ロコネクタによつて行なわれる。マイクロコネク
タはコネクタ基板5と配線基板4に植立されたマ
イクロピンそれぞれ6および6′と、マイクロピ
ン6とマイクロピン6′を電気的に接続する水銀
7を内蔵するボード基板3から構成されている。
カード基板1上の配線8と配線基板4上の配線
8′は、このようにして、水銀7を介して結線さ
れる。以上が前記文献の中で提案されている実装
例である。ここで使用されているマイクロピン6
および6′は水銀7と接する部分の直径が75ミク
ロンメートル、長さ200ミクロンメートル程度の
微細なものであり、カード基板1の一辺に垂直に
接着されたコネクタ基板5上の配線8および配線
基板4上の配線8′に植立されている。
As shown in FIG. 1, a plurality of IC chips 2 are mounted on a card board 1, and the card board 1 is attached to a board 3. Wiring between the card substrates 1 is performed by a wiring substrate 4 mounted on the back surface of the board substrate 3. The connection between the card board 1 and the wiring board 4 is made by a micro connector, as shown in FIG. The micro connector is composed of a connector board 5, micro pins 6 and 6' planted on the wiring board 4, and a board 3 containing mercury 7 for electrically connecting the micro pins 6 and 6'. There is.
The wiring 8 on the card board 1 and the wiring 8' on the wiring board 4 are thus connected via the mercury 7. The above are implementation examples proposed in the above-mentioned documents. Micro pin 6 used here
and 6' are minute pieces with a diameter of 75 micrometers and a length of about 200 micrometers at the part in contact with the mercury 7, and the wiring 8 on the connector board 5 glued perpendicularly to one side of the card board 1 and the wiring board 4 is installed on the wiring 8'.

上記マイクロピンの製造方法の一例が雑誌ア
イ・ビー・エム・テクニカル・デイスクロージ
ヤ・ビユルテイン(IBM Technical Disclosure
Bulletin)第22巻第6号(1979年11月)所載のエ
ス・ケイ・ロヒリ(S.K.Lohiri)およびデイー・
ワオードマン(D.Waldman)著「メソツド・オ
ブ・フアブリケイテイング・ピンズ・ユージー
ズ・トウ・アチーブ・エレクトリカル・コンタク
ス・トウ・マーキユリー(Method of
fabricating pins uses to achieve electrical
contact to mercury)」と題する論文で提案され
ている。その方法によれば、エツチングによつて
孔を開けた金属板を電極マスクとする放電加工機
を使つて、試料基板をマイクロピンの形状に切削
し、その切削されたマイクロピンをハイダ付けに
よつて配線基板4およびコネクタ基板5のそれぞ
れの配線8′および8上に植立する。植立方法に
ついては、放電加工機でマイクロピンを形成後、
個々に切断し、1本1本配線8および8′上に植
立させるか、またはマイクロピンをアレー状に製
造し、一括して配線8および8′上に固定させる
方法が考えられる。1本1本植立させる方法は、
効率が悪く、また1本1本配線上に固定するため
に保持する技術が非常に難しい。他方、一括して
配線に固定する方法は効率の面では有利である
が、配線上に固定した後に個々に切断するため
に、機械加工による場合には機械的強度に問題が
生じ、電子ビームやレーザ等の加工技術を利用す
るときは熱的問題が生じ、いずれの場合にも配線
部、ハンダ部、マイクロピン等が損傷してしまう
可能性が強い。
An example of the manufacturing method for the above-mentioned micropins was published in the magazine IBM Technical Disclosure.
Bulletin) Vol. 22, No. 6 (November 1979), SK Lohiri and D.
"Method of Fabricating Pins Uses to Achieve Electrical Contacts to Mercury" by D. Waldman.
fabricating pins uses to achieve electrical
This is proposed in a paper entitled "Contact to Mercury". According to this method, a sample substrate is cut into the shape of micro-pins using an electrical discharge machine using a metal plate with holes drilled through etching as an electrode mask, and the cut micro-pins are attached to and are planted on the wirings 8' and 8 of the wiring board 4 and the connector board 5, respectively. Regarding the planting method, after forming micro pins with an electric discharge machine,
Possible methods include cutting the micropins individually and planting them one by one on the wirings 8 and 8', or manufacturing micropins in an array and fixing them all at once on the wirings 8 and 8'. The method of planting one by one is
It is inefficient and the technique for holding it is extremely difficult as it is fixed onto the wiring one by one. On the other hand, the method of fixing the wires all at once is advantageous in terms of efficiency, but since it is fixed onto the wires and then cut individually, mechanical strength problems arise when using machining. When processing techniques such as laser are used, thermal problems occur, and in either case, there is a strong possibility that wiring parts, solder parts, micro pins, etc. will be damaged.

本発明の目的は、したがつて、以上述べた問題
を生じさせない、マイクロピンを機械的にも熱的
にも損傷することなしに配線上に一括して植立さ
せることができるマイクロピン製造方法を提供す
ることである。
Therefore, an object of the present invention is to produce a micropin manufacturing method that does not cause the above-mentioned problems and that can plant micropins all at once on wiring without mechanically or thermally damaging them. The goal is to provide the following.

上記目的を達成するために、本発明による基板
配線上にマイクロピンを製造するためのマイクロ
ピン製造方法は試料基板底部を基板配線上に植立
する工程、および試料基板底部に接続されている
基板配線を一方の電極とし、電極マスクをもう一
方の電極として、放電加工法により複数のマイク
ロピンを形成分離する工程を含むことを要旨とす
る。上記試料基板は、試料基板底部を基板配線上
に植立する工程の前に、前加工されていることも
未加工であることもある。前加工されている場合
には、本発明によるマイクロピン製造方法は (A) 試料基板を放電加工法により、複数のマイク
ロピンが試料基板底部で連結されている形状に
切削する工程、 (B) 試料基板底部で連結された複数のマイクロピ
ンを一括して基板配線上に植立する工程、およ
び (C) 基板配線を一方の電極とし、電極マスクをも
う一方の電極として、放電加工法により試料基
板の連結部を切削し、マイクロピンを個々に分
離する工程 を含んでいる。
In order to achieve the above object, the micro pin manufacturing method for manufacturing micro pins on a substrate wiring according to the present invention includes a step of planting the bottom of a sample substrate on the substrate wiring, and a substrate connected to the bottom of the sample substrate. The gist of this method is to include a step of forming and separating a plurality of micropins by electric discharge machining using the wiring as one electrode and the electrode mask as the other electrode. The sample substrate may be pre-processed or unprocessed before the step of planting the bottom of the sample substrate on the board wiring. When pre-processed, the micropin manufacturing method according to the present invention includes (A) cutting the sample substrate into a shape in which a plurality of micropins are connected at the bottom of the sample substrate by electrical discharge machining; (B) (C) The process of planting multiple micropins connected at the bottom of the sample substrate on the board wiring, and (C) the process of planting the sample on the board wiring by using the electrical discharge machining method with the board wiring as one electrode and the electrode mask as the other electrode. This process includes cutting the connecting portions of the substrate and separating the micropins individually.

未加工の試料基板を植立する場合は、本発明に
よるマイクロピン製造方法は (A) 未加工の試料基板底部を基板配線上に植立す
る工程、 (B) 試料基板底部に接続されている基板配線を一
方の電極とし、電極マスクをもう一方の電極と
して、第1の放電加工により複数のマイクロピ
ンを形成する工程、および (C) 上記工程によつて形成された複数のマイクロ
ピンを第2の放電加工により個々に分離する工
程 を含んでいる。
When planting an unprocessed sample substrate, the micropin manufacturing method according to the present invention includes (A) planting the bottom of the unprocessed sample substrate on the board wiring; (B) micropins connected to the bottom of the sample substrate. (C) forming a plurality of micropins by first electrical discharge machining using the substrate wiring as one electrode and an electrode mask as the other electrode; and (C) forming a plurality of micropins formed by the above process into a second electrode. The process includes the step of separating the parts into individual parts by electrical discharge machining (2).

以下に、附図を参照しながら、実施例を用いて
本発明を一層詳しく説明するけれども、それらが
例示に過ぎず、本発明の枠を越えることなしに、
いろいろな改良や変形があり得ることは勿論であ
る。
Hereinafter, the present invention will be explained in more detail using examples with reference to the accompanying drawings, but these are merely illustrative and do not go beyond the scope of the present invention.
Of course, various improvements and modifications are possible.

第3図1から4までは本発明の第1の実施の態
様における製造工程を示す断面図で、図中9は固
定台、10は試料基板、11は第1の電極マス
ク、12は電源、13は基板、14はハンダ材、
15は第2の電極マスクである。以下に試料基板
10が基板配線8上に植立する前に前加工されて
いる、放電加工機を用いた、本発明の第1の実施
の態様におけるマイクロピン製造方法について説
明する。
3. FIGS. 1 to 4 are cross-sectional views showing the manufacturing process in the first embodiment of the present invention, in which 9 is a fixing table, 10 is a sample substrate, 11 is a first electrode mask, 12 is a power source, 13 is a board, 14 is a solder material,
15 is a second electrode mask. A micropin manufacturing method according to the first embodiment of the present invention using an electrical discharge machine, in which the sample substrate 10 is pre-processed before being planted on the substrate wiring 8, will be described below.

第3図1において、放電加工機(図示せず)に
装着されている固定台9に試料基板10を取り付
け、電源12から試料基板10と所定の形状に孔
をあけられた電極マスク11との間に正負の極性
を持つ電圧を印加し、放電を行なつて試料基板1
0に第1回目の切削を施す。つぎに、第3図2に
示すように、固定台9より取外した凸形の試料基
板10を基板13に形成された配線8上にハンダ
材14によつて固定する。その後、第3図3に示
すように、第3図1で用いた電極マスク11より
も大きな孔径の電極マスク15を用いて、この電
極マスク15に電源12の一方の極を配線8と試
料基板10にもう一方の極を接続し、放電加工を
施す。以上の工程によつて、第4図4に示すよう
な、電極マスク15によつて、個々に分離された
マイクロピンが得られる。
In FIG. 3, a sample substrate 10 is attached to a fixing table 9 mounted on an electric discharge machine (not shown), and a power source 12 connects the sample substrate 10 and an electrode mask 11 having a hole in a predetermined shape. A voltage with positive and negative polarities is applied between the sample substrate 1 and a discharge is performed.
Perform the first cutting on 0. Next, as shown in FIG. 3, the convex sample substrate 10 removed from the fixing table 9 is fixed onto the wiring 8 formed on the substrate 13 with a solder material 14. Thereafter, as shown in FIG. 3, using an electrode mask 15 having a larger hole diameter than the electrode mask 11 used in FIG. Connect the other pole to 10 and perform electrical discharge machining. Through the above steps, micropins separated into individual micropins by the electrode mask 15 as shown in FIG. 4 are obtained.

なお、第3図3において、配線8と試料基板1
0の両方に極性が同じ電圧を印加する理由は以下
の通りである。試料基板10のみに電圧を印加し
て、電極マスク間とで切削していくと、最後の切
削時に個々のマイクロピンに分離できない部分が
生じる。一方配線8のみに電圧を印加して切削し
た場合には、個々のマイクロピンに分離できる
が、配線8は断面積が小さいため、配線導体の内
部低抗が大きくなり、加工能率が悪い。したがつ
て、配線8と試料基板10に同極性の電圧を印加
して切削する方法を用いれば、初めは断面積が大
きい試料基板10の方に電流が流れ、試料基板の
大部分を切削し、最後に残された部分を配線8側
で切削して完全に個々のマイクロピンに分離する
ことが可能となる。
In addition, in FIG. 3, the wiring 8 and the sample substrate 1
The reason why voltages with the same polarity are applied to both 0 and 0 is as follows. If a voltage is applied only to the sample substrate 10 and cutting is continued between the electrode masks, there will be parts that cannot be separated into individual micropins during the final cutting. On the other hand, if only the wiring 8 is cut by applying a voltage, it can be separated into individual micropins, but since the wiring 8 has a small cross-sectional area, the internal resistance of the wiring conductor increases, resulting in poor processing efficiency. Therefore, if a cutting method is used in which voltages of the same polarity are applied to the wiring 8 and the sample substrate 10, the current will initially flow toward the sample substrate 10, which has a larger cross-sectional area, and most of the sample substrate will be cut. By cutting the last remaining portion on the wiring 8 side, it is possible to completely separate the micro pins into individual micro pins.

第4図1から3までは、前加工なしで試料基板
を基板配線上に植立する、本発明の第2の実施の
態様による製造工程を示す断面図である。この実
施の態様においては、第4図1に示すように、未
加工の試料基板10をあらかじめ基板13の配線
8上にハンダ付けし、配線8と試料基板10を電
源12の一方の極に、電極マスク15をもう一方
の極に接続する。つぎに、第4図2に示すよう
に、基板配線8上に個々のマイクロピンを形成す
るため、大きな孔径の電極マスク15を用いて、
1回目の切削を行ない、試料基板10を分離す
る。ついで、第4図3に示すように、マイクロピ
ンの先端部を形成するため、第4図2に示すもの
よりも小さな孔径の電極マスク11を用いて2回
目の切削を行なう。以上の工程によつて、第3図
4に示されたものと同様な基板配線上に植立され
たマイクロピンを得ることができる。
FIGS. 4 1 to 3 are cross-sectional views showing a manufacturing process according to a second embodiment of the present invention, in which a sample substrate is planted on a substrate wiring without any pre-processing. In this embodiment, as shown in FIG. Connect the electrode mask 15 to the other pole. Next, as shown in FIG. 4, in order to form individual micropins on the substrate wiring 8, an electrode mask 15 with a large hole diameter is used.
The first cutting is performed to separate the sample substrate 10. Next, as shown in FIG. 4, a second cutting is performed using an electrode mask 11 having a smaller hole diameter than that shown in FIG. 4, in order to form the tips of the micropins. Through the above steps, it is possible to obtain micropins planted on the substrate wiring similar to those shown in FIG. 3 and FIG.

以上説明したように、本発明の方法によれば、
マイクロピンは配線上に一括して植立されるため
に、配線に損傷を与えることがなく、また経済性
に富んでいる。
As explained above, according to the method of the present invention,
Since the micro pins are planted all at once on the wiring, they do not damage the wiring and are highly economical.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の各種基板の実装例を示す斜視
図、第2図は第1図に示す実装例の断面図、第3
図および第4図は本発明によるマイクロピン製造
方法の工程を示す断面図である。 1…カード基板、2…ICチツプ、3…ボード
基板、4…配線基板、5…コネクタ基板、6,
6′…マイクロピン、7…水銀、8,8′…配線、
9…固定台、10…試料基板、11,15…電極
マスク、12…電源、13…基板、14…ハンダ
材。
Figure 1 is a perspective view showing mounting examples of various conventional boards, Figure 2 is a sectional view of the mounting example shown in Figure 1, and Figure 3 is a cross-sectional view of the mounting example shown in Figure 1.
4 and 4 are cross-sectional views showing the steps of the micropin manufacturing method according to the present invention. 1... Card board, 2... IC chip, 3... Board substrate, 4... Wiring board, 5... Connector board, 6,
6'...Micro pin, 7...Mercury, 8,8'...Wiring,
9... Fixing stand, 10... Sample substrate, 11, 15... Electrode mask, 12... Power source, 13... Substrate, 14... Soldering material.

Claims (1)

【特許請求の範囲】 1 下記の工程を含むことを特徴とする、基板配
線上にマイクロピンを製造するためのマイクロピ
ン製造方法。 (A)試料基板底部を基板配線上に植立する工程、
および(B)試料基板底部に接続されている基板配線
を一方の電極とし、電極マスクをもう一方の電極
として、放電加工法により複数のマイクロピンを
形成分離する工程。
[Scope of Claims] 1. A micropin manufacturing method for manufacturing micropins on a substrate wiring, characterized by including the following steps. (A) Step of planting the bottom of the sample substrate on the board wiring,
and (B) a step of forming and separating a plurality of micropins by electrical discharge machining using the substrate wiring connected to the bottom of the sample substrate as one electrode and the electrode mask as the other electrode.
JP55153766A 1980-11-04 1980-11-04 Method of producing micropin Granted JPS5778785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55153766A JPS5778785A (en) 1980-11-04 1980-11-04 Method of producing micropin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55153766A JPS5778785A (en) 1980-11-04 1980-11-04 Method of producing micropin

Publications (2)

Publication Number Publication Date
JPS5778785A JPS5778785A (en) 1982-05-17
JPS6232592B2 true JPS6232592B2 (en) 1987-07-15

Family

ID=15569656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55153766A Granted JPS5778785A (en) 1980-11-04 1980-11-04 Method of producing micropin

Country Status (1)

Country Link
JP (1) JPS5778785A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58223383A (en) * 1982-06-21 1983-12-24 Nippon Telegr & Teleph Corp <Ntt> Micro-connector for mounting superconductive element
US7122760B2 (en) * 2002-11-25 2006-10-17 Formfactor, Inc. Using electric discharge machining to manufacture probes

Also Published As

Publication number Publication date
JPS5778785A (en) 1982-05-17

Similar Documents

Publication Publication Date Title
US4688151A (en) Multilayered interposer board for powering high current chip modules
JP2840544B2 (en) Test probe, method and apparatus for engaging conductive test pads on a semiconductor substrate having an integrated circuit to test the operability of the integrated circuit, and method of forming the apparatus
JP3223257B2 (en) Manufacturing method of thermoelectric conversion module
TW465148B (en) Method for making socket connector
KR960026718A (en) Electronic module having interconnected surface metal layer and manufacturing method thereof
JPH021152A (en) Semiconductor wafer row
KR930014929A (en) Semiconductor device and manufacturing method thereof
JPS5839048A (en) Flexible region adhesive tape
JPH0550134B2 (en)
IE53953B1 (en) Packages for enclosing semiconductor elements
JPH05205832A (en) Structure of flexible tape and formation process of flexible tape
JPH09512139A (en) Method of mounting spring element on semiconductor device and wafer level test
US6880245B2 (en) Method for fabricating a structure for making contact with an IC device
JPH04106714A (en) Production of magnetic head
US4288808A (en) Circuit structures including integrated circuits
US4874086A (en) Film carrier and a method for manufacturing a semiconductor device utilizing the same
EP1115086A3 (en) Non-contact type IC card and process for manufacturing same
US4139434A (en) Method of making circuitry with bump contacts
JPS6232592B2 (en)
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
JPS6232591B2 (en)
JPH0955466A (en) Semiconductor package of laminated type and package receptacle of laminated type
JPS5988860A (en) Formation of metallic projection to metallic lead
JP4260843B2 (en) Device and method of manufacturing the same
TW497232B (en) Semiconductor device and method of manufacturing the same