JPS6232497B2 - - Google Patents

Info

Publication number
JPS6232497B2
JPS6232497B2 JP11330682A JP11330682A JPS6232497B2 JP S6232497 B2 JPS6232497 B2 JP S6232497B2 JP 11330682 A JP11330682 A JP 11330682A JP 11330682 A JP11330682 A JP 11330682A JP S6232497 B2 JPS6232497 B2 JP S6232497B2
Authority
JP
Japan
Prior art keywords
module
memory
storage device
members
large storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11330682A
Other languages
Japanese (ja)
Other versions
JPS593636A (en
Inventor
Isao Kobayashi
Ryuichi Suzuki
Masanari Watabe
Kazuhiro Soma
Haruhisa Yamashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11330682A priority Critical patent/JPS593636A/en
Publication of JPS593636A publication Critical patent/JPS593636A/en
Publication of JPS6232497B2 publication Critical patent/JPS6232497B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 (A) 発明の技術分野 本発明は、動的結合モジユール実行処理方式、
特に互に動的に結合されるモジユールの下で共通
データを受渡しできるように共通ブロツクを1つ
のメンバとして外部大記憶装置上に格納するよう
にした動的結合モジユール実行処理方式に関する
ものである。
[Detailed Description of the Invention] (A) Technical Field of the Invention The present invention provides a dynamically coupled module execution processing method,
In particular, the present invention relates to a dynamically coupled module execution processing method in which a common block is stored as one member on an external large storage device so that common data can be exchanged under modules that are dynamically coupled to each other.

(B) 技術の背景と問題点 夫々共通ブロツクが対応づけられている複数の
ソース・モジユールが存在し、それらの少なくと
も1つのモジユールが実行される段階において他
のモジユールを呼んで全体の処理が実行される可
能性がある場合、従来から第1図を参照して後述
する如く複数のモジユールをいわば1まとまりの
あるロード・モジユール・メンバとしてコンパイ
ルしておく方式、即ちスタテイツク方式が知られ
ている。しかし、この方式の場合には、上記1ま
とまりのあるロード・モジユール・メンバとして
メモリ上にロードされる形となる。このために、
実際には呼び出されることのなかつたモジユール
も一緒にメモリ上にロードされることになり、メ
モリ上の領域が非所望に余分に占有される形とな
る。
(B) Technical background and problems There are multiple source modules each associated with a common block, and when at least one of these modules is executed, another module is called to execute the entire process. If there is a possibility that the load module may be loaded, there is a known method in which a plurality of modules are compiled as one load module member, ie, a static method, as will be described later with reference to FIG. However, in this method, the information is loaded onto the memory as one load module member. For this,
Modules that are not actually called are also loaded onto the memory, resulting in an undesired and unnecessary occupation of the memory area.

上記の点を改善するものとして、第2図を参照
して後述する如く、複数のソース・モジユールを
個々にロード・モジユール・メンバとするように
コンパイルしておき、実際の処理時に必要なメン
バのみをメモリ上にロードする方式、即ちダイナ
ミツク・リンク方式が知られている。しかし、こ
の場合には、夫々のメンバが個別に共通ブロツク
をもつており、各メンバ相互間で共通ブロツクを
参照しあうということが出来なかつた。
To improve the above point, as described later with reference to Figure 2, multiple source modules are compiled individually as load module members, and only the members needed during actual processing are compiled. A dynamic link method is known, in which a dynamic link method is used to load data into memory. However, in this case, each member individually has a common block, and it is not possible for each member to mutually refer to the common block.

(C) 発明の目的と構成 本発明は、上記の点の解決することを目的とし
ており、共通ブロツクを1つのメンバとして用意
し各モジユールが動的な結合によつて処理を実行
する間に共通データの受渡しを可能にすることを
目的としている。そしてそのため、本発明の動的
結合モジユール実行処理方式は、夫々の共通ブロ
ツクが対応づけられている複数のソース・モジユ
ールであつて当該1つのモジユールが処理実行中
に他のモジユールを呼ぶことによつて全体の処理
が実行される可能性をもつ複数のモジユールをロ
ードモジユール・メンバとして外部大記憶装置上
に格納しておくと共に、中央処理装置が上記外部
大記憶装置から処理に必要なロード・モジユー
ル・メンバをメモリ上にロードして処理を行うデ
ータ処理システムにおいて、上記外部大記憶装置
上に、上記夫々のロード・モジユール・メンバを
個別に格納すると共に、上記各ソース・モジユー
ルに対応した共通ブロツクのうちの最大のものを
1つの共通ブロツク・メンバとして格納するよう
構成し、上記中央処理装置は、処理実行に当つ
て、当面処理に必要な上記個々のロード・モジユ
ール・メンバと上記共通ブロツク・メンバとを個
別に外部大記憶装置から上記メモリ上にロード
し、処理を実行するようにしたことを特徴として
いる。以下図面を参照しつつ説明する。
(C) Object and Structure of the Invention The present invention aims to solve the above-mentioned problems. It prepares a common block as one member, and creates a common block while each module executes processing by dynamic combination. The purpose is to enable the exchange of data. For this reason, the dynamically coupled module execution processing method of the present invention has a plurality of source modules associated with common blocks, and one module can call another module during processing execution. A plurality of modules that have the possibility of executing the entire process are stored as load module members on an external large storage device, and the central processing unit carries out the load necessary for processing from the external large storage device. In a data processing system that processes module members by loading them onto memory, each of the load module members described above is individually stored on the external large storage device, and a common memory corresponding to each of the source modules described above is stored separately. The largest block among the blocks is stored as one common block member, and when executing processing, the central processing unit stores the individual load module members necessary for the current processing and the common block member. - Members are individually loaded onto the memory from an external large storage device, and processing is executed. This will be explained below with reference to the drawings.

(D) 発明の実施例 第1図は従来のスタテイツク方式が採用されて
いる場合の処理態様、第2図は従来のダイナミツ
ク・リンク方式が採用されている場合の処理の態
様、第3図は本発明の一実施例処理の態様を示
す。
(D) Embodiments of the Invention Fig. 1 shows the processing mode when the conventional static method is adopted, Fig. 2 shows the processing mode when the conventional dynamic link method is adopted, and Fig. 3 shows the processing mode when the conventional dynamic link method is adopted. 1 shows a mode of processing according to an embodiment of the present invention.

第1図において、1,2,3は夫々ソース・モ
ジユール、4,5,6は夫々ソース・モジユール
と対応づけられている対応共通ブロツク、7は外
部大記憶装置、8は中央処理装置などの処理ユニ
ツトを代表する仮想メモリ、9は1まとまりのあ
るものとしてコンパイルされたロード・モジユー
ル・メンバ、10は仮想メモリ上へロードされた
メンバを表わしている。
In FIG. 1, 1, 2, and 3 are source modules, 4, 5, and 6 are corresponding common blocks associated with the source modules, 7 is an external large storage device, and 8 is a central processing unit, etc. Virtual memory represents a processing unit, 9 represents loaded module members compiled as a unit, and 10 represents members loaded onto virtual memory.

図示の場合、プログラム・サブルーチンに対応
するモジユールがモジユールX、モジユールY、
モジユールZの如く存在し、例えばモジユールX
に対応した処理が実行される段階においてモジユ
ールYやモジユールZが呼ばれる可能性があるケ
ースとして示されている。なお、対応共通ブロツ
ク4,5,6は夫々各対応するモジユール1,
2,3と対応するものとして示されている。
In the case shown, the modules corresponding to the program subroutines are module X, module Y,
It exists like Module Z, for example Module
This is a case in which module Y or module Z may be called at the stage where processing corresponding to the above is executed. Note that the corresponding common blocks 4, 5, and 6 correspond to the corresponding modules 1 and 6, respectively.
2 and 3 are shown as corresponding ones.

上記の如き、ソース・モジユール1,2,3が
与えられる場合、従来のスタテイツク方式におい
ては、図示ロード・モジユール・メンバ9の如
く、モジユールX,Z,Zと上記対応共通ブロツ
ク4ないし6のうちの最大のもの(図示の場合に
はC(Y))とを、1つのまとまりのあるものと
みてコンパイルする。このようにコンパイルされ
たメンバ9は外部大記憶装置7上に格納されてお
り、中央処理装置が該当する処理を実行するに当
つては、メモリ8上にメンバ10の如く、上記メ
ンバ9全体をロードして処理を行うようにされ
る。この場合、上記モジユールX、Y、Zは
夫々、例えばリンケージ・エジターが用いられて
共通ブロツク(図示C)を利用して共通データの
受渡しを行い得るように、上記メンバ9をつくら
れている。
When the source modules 1, 2, and 3 are given as described above, in the conventional static method, the modules X, Z, and Z and the corresponding common blocks 4 to 6 are The largest one (C(Y) in the illustrated case) is regarded as a single unit and compiled. The member 9 compiled in this way is stored on the external large storage device 7, and when the central processing unit executes the corresponding process, the entire member 9, such as member 10, is stored on the memory 8. It will be loaded and processed. In this case, the members 9 of the modules X, Y, and Z are constructed so that, for example, a linkage editor may be used to exchange common data using a common block (C in the figure).

スタテイツク方式の場合、上述の如くメンバ9
が用意されて処理が行われるが、実際の処理に当
つてはモジユールXとモジユールYとのみが使用
されてモジユールZは使用されないようなケース
を生じる。しかし、当該方式の場合には、メンバ
9(又は10)として1かたまりとして取扱われ
ることから、上記の如きケースにおいてはモジユ
ールZに相当する部分がメモリ8の領域を余分に
占有していることとなつて好ましくない。
In the case of the static method, member 9
are prepared and processed, but in actual processing, a case may occur in which only module X and module Y are used and module Z is not used. However, in the case of this method, member 9 (or 10) is treated as one unit, so in the above case, the part corresponding to module Z occupies an extra area of memory 8. I don't like it.

第2図は、上記の点を改善して処理に必要なモ
ジユールのみをメモリ8上にロードできるように
した、ダイナミツク・リンク方式に対応してい
る。図中の符号1ないし8は第1図に対応し、1
1,12,13は夫々ロード・モジユール・メン
バであつてソース・モジユールと対応共通ブロツ
クとを1つのメンバとしたもの、14,15は
夫々メモリ8上にロードされたメンバを表わして
いる。
FIG. 2 corresponds to the dynamic link method, which improves the above points and makes it possible to load only the modules necessary for processing onto the memory 8. Reference numerals 1 to 8 in the figure correspond to those in FIG.
Reference numerals 1, 12, and 13 are load module members, in which the source module and the corresponding common block are made into one member. Reference numerals 14 and 15 represent members loaded onto the memory 8, respectively.

第2図図示の場合には、図示メンバ、11,1
2,13の如く、夫々ソース・モジユールと対応
共通ブロツクとが、1つ1つの独立したメンバと
してコンパイルされて登録される。そして、中央
処理装置は、詳細は省略するが動的結合機構23
によつて、スーパバイザの機能として、例えばメ
ンバ14をメモリ8上にロードしてモジユールX
に対応する処理を実行している途中でメンバ12
を呼び、メモリ8上にメンバ15としてロードせ
しめてモジユールYに対応する処理を実行できる
ように構成されている。
In the case shown in Figure 2, the illustrated members 11, 1
2 and 13, each source module and corresponding common block are compiled and registered as independent members. Although the details are omitted, the central processing unit is connected to the dynamic coupling mechanism 23.
As a function of the supervisor, for example, the member 14 is loaded onto the memory 8 and the module
member 12 while executing the process corresponding to
The configuration is such that the process corresponding to the module Y can be executed by calling the module Y and loading it onto the memory 8 as a member 15.

このために、外部大記憶装置7上にメンバ1
1,12,13の如く個別に登録しておいた上で
処理の都合に応じて、個々のメンバを自由にメモ
リ8上にロードすることが可能である。即ち、第
1図図示の如く、モジユールX,Y,Zを予め1
かたまりのメンバ9として用意しておく必要がな
い。したがつて、モジユールXに対応した処理が
現実に行われている際にモジユールZに対応する
処理が行われないケースにおいて、メンバ13が
メモリ8上にロードされることがない。しかし、
該方式の場合には、メンバ11,12,13は互
に独立なものであり、例えばモジユールXが共通
データを対応共通ブロツクC(X)上に書いてお
いてモジユールYが当該ブロツクC(X)の内容
を読むというような共通データの受渡しができな
い。
For this purpose, member 1 is stored on external large storage device 7.
After registering members 1, 12, and 13 individually, each member can be freely loaded onto the memory 8 according to processing convenience. That is, as shown in FIG.
There is no need to prepare it as a group of members 9. Therefore, in a case where processing corresponding to module Z is not performed while processing corresponding to module X is actually being performed, member 13 is not loaded onto memory 8. but,
In this method, members 11, 12, and 13 are independent of each other; for example, module ) cannot exchange common data such as reading the contents of the file.

第3図は本発明の一実施例処理の態様を示して
いる。図中の符号1ないし8は第1図、第2図に
対応し、16,17,18は夫々ロード・モジユ
ール・メンバであつてソース・モジユール1,
2,3に対応するもの、19は共通ブロツク・メ
ンバーであつて最も大きい大きさをもつ対応共通
ブロツク5に対応する大きさをもつもの、20,
21,22はメモリ8上にロードされたメンバ、
23は動的結合機構を表わしている。
FIG. 3 shows an embodiment of the process according to the present invention. Reference numerals 1 to 8 in the figure correspond to FIGS. 1 and 2, and 16, 17, and 18 are load module members, respectively, and the source module 1,
2 and 3, 19 is a common block member and has a size corresponding to the corresponding common block 5 which is the largest size, 20,
21 and 22 are members loaded onto memory 8,
23 represents a dynamic coupling mechanism.

第3図図示の場合においても、第2図図示の場
合と同様に動的結合機構23によつて、中央処理
装置は、スーパバイザの機能として、例えばメン
バ20をメモリ8上にロードしてモジユールXに
対応する処理を実行している途中でメンバ17や
19を呼んでメモリ8上にロードせしめ得るよう
に構成されていることは言うまでもない。
In the case shown in FIG. 3, the central processing unit, for example, loads the member 20 onto the memory 8 and loads the module Needless to say, the configuration is such that the members 17 and 19 can be called and loaded onto the memory 8 while the process corresponding to the above is being executed.

第3図図示の場合には、各ソース・モジユール
1,2,3に対応して夫々独立にメンバ16,1
7,18がコンパイルされている。そして、図示
対応共通ブロツク4,5,6のうちの最も大きい
ものに対応する大きさをもつ共通ブロツク・メン
バ19が用意される。言うまでもなく、各メンバ
16,17,18においては、共通ブロツク・メ
ンバ19を共通領域として取扱うようにコンバイ
ルされている。
In the case shown in FIG. 3, members 16 and 1 are installed independently corresponding to each source module 1, 2, and
7,18 have been compiled. A common block member 19 having a size corresponding to the largest of the illustrated corresponding common blocks 4, 5, and 6 is prepared. Needless to say, the members 16, 17, and 18 are combined so that the common block member 19 is treated as a common area.

このため、第3図図示の場合、中央処理装置が
例えばメンバ16をメモリ8上にメンバ20とし
てロードした上でモジユールXに対応する処理を
行つている途中で、メンバ19をメモリ8上にメ
ンバ22としてロードし、共通データを書込んで
おき、メンバ17をメモリ8上にメンバ21とし
てロードせしめてモジユール21によつて上記メ
ンバ22上の共通データを読取らせるなどの処理
を行うことが可能となる。即ち、第1図図示の場
合の如く各モジユールX,Y,Zが共通データの
受渡しを行うことができると共に、第2図図示の
場合の如くモジユールZに対応する処理が行われ
ない場合にはメンバ18は外部大記憶装置7上に
存在するだけであつてメモリ8の領域を有効に利
用するメリツトを享受できる。
Therefore, in the case shown in FIG. 3, the central processing unit loads member 16 onto memory 8 as member 20 and then loads member 19 into memory 8 while performing processing corresponding to module X. It is possible to perform processing such as loading member 17 as member 22 and writing common data therein, loading member 17 onto memory 8 as member 21, and having module 21 read the common data on member 22. becomes. That is, when each module X, Y, and Z can exchange common data as in the case shown in FIG. 1, and when the processing corresponding to module Z is not performed as in the case shown in FIG. The member 18 only exists on the external large storage device 7 and can enjoy the advantage of effectively utilizing the area of the memory 8.

(E) 発明の効果 以上説明した如く、本発明によれば、従来のス
タテイツク方式の利点と従来のダイナミツク・リ
ンク方式の利点とをあわせ享受することが可能と
なる。
(E) Effects of the Invention As explained above, according to the present invention, it is possible to enjoy both the advantages of the conventional static system and the advantages of the conventional dynamic link system.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のスタテイツク方式が採用されて
いる場合の処理態様、第2図は従来のダイナミツ
ク・リンク方式が採用されている場合の処理の態
様、第3図は本発明の一実施例処理の態様を示
す。 図中、1,2,3は夫々ソース・モジユール、
4,5,6は夫々対応共通ブロツク、7は外部大
記憶装置、8は中央処理装置などの処理ユニツト
を代表する仮想メモリ、9ないし22は夫々メン
バを表わしている。
Fig. 1 shows the processing mode when the conventional static method is adopted, Fig. 2 shows the processing mode when the conventional dynamic link method is adopted, and Fig. 3 shows the processing according to an embodiment of the present invention. The embodiment is shown below. In the figure, 1, 2, and 3 are the source modules, respectively.
Reference numerals 4, 5, and 6 represent corresponding common blocks, 7 represents an external large storage device, 8 represents a virtual memory representing a processing unit such as a central processing unit, and 9 to 22 represent members, respectively.

Claims (1)

【特許請求の範囲】[Claims] 1 夫々の共通ブロツクが対応づけられている複
数のソース・モジユールであつて当該1つのモジ
ユールが処理実行中に他のモジユールを呼ぶこと
によつて全体の処理が実行される可能性をもつ複
数のモジユールをロード・モジユール・メンバと
して外部大記憶装置上に格納しておくと共に、中
央処理装置が上記外部大記憶装置から処理に必要
なロード・モジユール・メンバをメモリ上にロー
ドして処理を行うデータ処理システムにおいて、
上記外部大記憶装置上に、上記夫々のロード・モ
ジユール・メンバを個別に格納すると共に、上記
各ソース・モジユールに対応した共通ブロツクの
うち最大のものを1つの共通ブロツク・メンバと
して格納するよう構成し、上記中央処理装置は、
処理実行に当つて、当面処理に必要な上記個々の
ロード・モジユール・メンバと上記共通ブロツ
ク・メンバとを個別に外部大記憶装置から上記メ
モリ上にロードし、処理を実行するようにしたこ
とを特徴とする動的結合モジユール実行処理方
式。
1 A plurality of source modules to which respective common blocks are associated, in which the entire process may be executed by one module calling another module during execution of the process. The module is stored as a load module member on the external large storage device, and the central processing unit loads the load module member necessary for processing from the external large storage device onto the memory to process the data. In the processing system,
Each of the load module members described above is stored individually on the external large storage device, and the largest common block among the common blocks corresponding to each of the source modules is stored as one common block member. However, the central processing unit is
In executing the process, the above individual load module members and the above common block member necessary for the current process are individually loaded from the external large storage device onto the above memory, and the process is executed. Features a dynamic combination module execution processing method.
JP11330682A 1982-06-30 1982-06-30 Processing system for execution of dynamically coupled module Granted JPS593636A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11330682A JPS593636A (en) 1982-06-30 1982-06-30 Processing system for execution of dynamically coupled module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11330682A JPS593636A (en) 1982-06-30 1982-06-30 Processing system for execution of dynamically coupled module

Publications (2)

Publication Number Publication Date
JPS593636A JPS593636A (en) 1984-01-10
JPS6232497B2 true JPS6232497B2 (en) 1987-07-15

Family

ID=14608885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11330682A Granted JPS593636A (en) 1982-06-30 1982-06-30 Processing system for execution of dynamically coupled module

Country Status (1)

Country Link
JP (1) JPS593636A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02213988A (en) * 1989-02-15 1990-08-27 Matsushita Electric Ind Co Ltd Wireless bar code reader and bar code receiving terminal equipment
JPH0568193U (en) * 1992-02-19 1993-09-10 株式会社オーディオテクニカ Wireless microphone

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62241031A (en) * 1986-04-11 1987-10-21 Nec Corp Dynamic link controller for program
JPWO2011048731A1 (en) * 2009-10-21 2013-03-07 日本電気株式会社 Computer system and link method and program used therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02213988A (en) * 1989-02-15 1990-08-27 Matsushita Electric Ind Co Ltd Wireless bar code reader and bar code receiving terminal equipment
JPH0568193U (en) * 1992-02-19 1993-09-10 株式会社オーディオテクニカ Wireless microphone

Also Published As

Publication number Publication date
JPS593636A (en) 1984-01-10

Similar Documents

Publication Publication Date Title
US5754795A (en) Method for communication between processors of a multi-processor system
JPS6232497B2 (en)
JPS62151940A (en) Register saving/return system
JPH0221610B2 (en)
JPH0337213B2 (en)
JP2790472B2 (en) Multiple conversation processing control method
JPH0341518A (en) Program accessing system
JPH0341847B2 (en)
JPH0397035A (en) Storage means configuration system
JPS60198661A (en) Input/output control method
JPH0194469A (en) Parallel processing system
JPH02206838A (en) Common sub routine linking method
JPH0156596B2 (en)
JPS58155588A (en) Processing system of logical swap out
JPH0335342A (en) Transfer system for inter-independent program take-over information
JPH11161506A (en) Dispatch method for information processor, information processor and storage medium thereof
JPS61243559A (en) Dual processing system
Woodward Coordination
JPH0675757A (en) Link system for virtual space resident program
JPH0248735A (en) High speed overlay system for program
JPH02231639A (en) Calling system for service program
JPH02253337A (en) Memory control system for internal table of linkage editor
JPH01175053A (en) Segmentation system data processor
JPH07107666B2 (en) Computer system
JPS6159540A (en) Dispatching processing system