JPS6231591B2 - - Google Patents
Info
- Publication number
- JPS6231591B2 JPS6231591B2 JP7897580A JP7897580A JPS6231591B2 JP S6231591 B2 JPS6231591 B2 JP S6231591B2 JP 7897580 A JP7897580 A JP 7897580A JP 7897580 A JP7897580 A JP 7897580A JP S6231591 B2 JPS6231591 B2 JP S6231591B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- output
- controller
- bypass pair
- bypass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 12
- 230000004044 response Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 2
- 238000001824 photoionisation detection Methods 0.000 description 2
- 230000004927 fusion Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】
本発明はサイリスタ電源制御装置に係り、特
に、サイリスタバンクの1部をバイパスペア運転
する電源設備に用いるに好適なサイリスタ電源制
御装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a thyristor power supply control device, and particularly to a thyristor power supply control device suitable for use in a power supply facility in which a portion of a thyristor bank is operated as a bypass pair.
サイリスタバルブを複数に構成し、一部のバン
クをバイパスペア運転することによつて、低負荷
における力率を改善する電源設備がある。例え
ば、核融合装置においては、プラズマの発生に際
し電流が立上がつた後は低負荷になる。この低負
荷状態中に複数のバンクを運転すると力率が悪く
なるが、運転バンク数を減らすと低負荷時であつ
ても力率が向上する。このような操作がバイパス
運転と称されるものである。 There is power supply equipment that improves the power factor at low loads by configuring a plurality of thyristor valves and operating some banks as bypass pairs. For example, in a nuclear fusion device, after the current rises during plasma generation, the load becomes low. If a plurality of banks are operated during this low load state, the power factor will deteriorate, but if the number of operating banks is reduced, the power factor will improve even under low load conditions. Such operation is called bypass operation.
第1図は従来のサイリスタ電源制御装置のブロ
ツク図である。第1図に示す例は2バンクの例で
ある。 FIG. 1 is a block diagram of a conventional thyristor power supply control device. The example shown in FIG. 1 is an example of two banks.
負荷電流Idを負荷電流検出器1で検出し、制
御目標電流指令Irefとの比較を行い、その偏差
ΔIをPIDで構成されるコントローラ2および位
相制御回路3a,3bを介して、サイリスタバン
ク4a,4bを駆動する。各サイリスタバンクは
交流電源Eが供給され、当該サイリスタバンクの
出力は2台直列接続され、これらの出力Ed1、E
d2の和Edが負荷Zに供給される。 The load current Id is detected by the load current detector 1, compared with the control target current command Iref , and the deviation ΔI is sent to the thyristor bank via the controller 2 and phase control circuits 3a and 3b, which are composed of PIDs. 4a and 4b are driven. Each thyristor bank is supplied with AC power E, and the outputs of the two thyristor banks are connected in series, and these outputs E d1 , E
The sum E d of d2 is supplied to the load Z.
サイリスタの制御角α1、α2と、サイリスタ
電圧Ed1、Ed2の関係は次式で表わされる。 The relationship between the thyristor control angles α 1 and α 2 and the thyristor voltages E d1 and E d2 is expressed by the following equation.
(ただし、Pは相数である)
この場合、コントローラ2は1台であるため、
cosα1=cosα2、Ed1=Ed2
の関係にあり、均等の負荷を分担している。ま
た、負荷端子電圧Edは、
Ed=Ed1+Ed2=2Ed1=2Ed2
である。 (However, P is the number of phases.) In this case, since there is only one controller 2, there is a relationship of cosα 1 =cosα 2 and E d1 =E d2 , and the load is shared equally. Further, the load terminal voltage E d is E d =E d1 +E d2 =2E d1 =2E d2 .
第2図a,b,c,d,e,f,gは、第1図
の装置における各部の応答特性である。図に示す
例は、50%負荷運転時のサイリスタバルブ4a,
4bのうち4b側をバイパスペア運転して100%
導通状態とし、これにともなつて4a側を25%運
転から50%運転にする場合である。図に示すt1時
点がバイパスペアの実行時点となる。このバイパ
スペアの実行によつて、サイリスタバンク4aに
電圧変動が生じ、この結果、第2図fに示すよう
に負荷電圧Edも最大50%から25%に変化する。
この変化はフイードバツク制御系により、いずれ
50%に回復するが、負荷電流の変動は避けること
ができない。この原因はコントローラ2の特性に
よるもので、通常時における系の応答性を良くす
る為に利得を上げているが、これがバイパスペア
時に過応答となつて現われるものである。 FIG. 2 a, b, c, d, e, f, and g show the response characteristics of each part in the device shown in FIG. The example shown in the figure shows the thyristor valve 4a during 50% load operation,
100% by bypass pair operation on 4b side of 4b
This is a case where the 4a side is brought into conduction and the 4a side is changed from 25% operation to 50% operation. The time t 1 shown in the figure is the time when the bypass pair is executed. By executing this bypass pair, a voltage fluctuation occurs in the thyristor bank 4a, and as a result, the load voltage E d also changes from a maximum of 50% to 25%, as shown in FIG. 2f.
This change will eventually occur due to the feedback control system.
Although it will recover to 50%, fluctuations in the load current cannot be avoided. The cause of this is due to the characteristics of the controller 2. Although the gain is increased to improve the responsiveness of the system during normal times, this appears as an overresponse during bypass pairing.
本発明の目的は、バイパスペア運転時に生じる
負荷電流の変動を軽減し、良好な制御特性を実現
するサイリスタ電源制御装置を提供するにある。 An object of the present invention is to provide a thyristor power supply control device that reduces fluctuations in load current that occur during bypass pair operation and achieves good control characteristics.
本発明は、バイパスペア運転開始と同時に、コ
ントローラの出力をバイパスペア運転開始直前の
負荷電流と等価の値まで引き上げ、負荷電圧の変
化を無くした後、次第に引き上げた外部制御信号
を小さくして、コントローラ出力とその外部制御
信号とを高値選択回路によりバンプレスにかつ自
動的に切替えることにより、負荷電流の変動を軽
減するようにしたものである。 The present invention simultaneously raises the output of the controller to a value equivalent to the load current immediately before the start of the bypass pair operation, eliminates changes in the load voltage, and then gradually reduces the raised external control signal. By automatically switching the controller output and its external control signal without bumping using a high value selection circuit, fluctuations in load current are reduced.
第3図は本発明の実施例を示すブロツク図であ
る。また、第4図a,b,c,d,e,f,g,
h,i,jは第3図の実施例の各部の応答波形図
である。 FIG. 3 is a block diagram showing an embodiment of the present invention. Also, Fig. 4 a, b, c, d, e, f, g,
h, i, and j are response waveform diagrams of each part of the embodiment of FIG. 3.
第3図に示す実施例は、第1図に示した回路に
PIDよりなるバイパスペアコントローラ6、関数
発生器7、バイパスペア指令によつて駆動される
リレー接点8a,8b,8c、高値選択回路9を
付加した構成である。バイパスペアコントローラ
6は、電流検出器1の出力Idに基づいてcosαB1
が常にIdと一致するようにコントロールする機
能を有し、その出力はcosαB1リレー接点8a、
加算器10を介して高値選択回路9に印加され
る。また、関数発生器7の出力cosαB2がリレー
接点8bを介して加算器10に送られ、この加算
器10でcosαBを得る。 The embodiment shown in FIG. 3 is based on the circuit shown in FIG.
This configuration includes a bypass pair controller 6 consisting of a PID, a function generator 7, relay contacts 8a, 8b, 8c driven by bypass pair commands, and a high value selection circuit 9. The bypass pair controller 6 calculates cos α B1 based on the output I d of the current detector 1.
has a control function so that it always matches I d , and its output is cosα B1 relay contact 8a,
It is applied to the high value selection circuit 9 via the adder 10. Further, the output cosα B2 of the function generator 7 is sent to the adder 10 via the relay contact 8b, and the adder 10 obtains cosα B.
バイパスペア運転前の各リレー接点の状態は次
のとおりである。 The status of each relay contact before bypass pair operation is as follows.
8a:OFF、8b:OFF、8c:ON
又、バイパスペアと同時にこれらのリレー接点
は次のとおりとなる。8a: OFF, 8b: OFF, 8c: ON In addition, these relay contacts are as follows at the same time as the bypass pair.
8a:ON、8b:ON、8c:OFF
バイパスペアコントローラ6は、その出力cos
αB1が常に負荷電流Idと一致するようにコント
ロールするもので、関数発生器7は、バイパスペ
アと同時に作動させて、0%からランプ状に信号
を増加させる。その上昇速度は、コントローラ2
にて充分追従できる程度とする。8a: ON, 8b: ON, 8c: OFF Bypass pair controller 6 has its output cos
The function generator 7 is controlled so that α B1 always matches the load current I d , and the function generator 7 is operated simultaneously with the bypass pair to increase the signal in a ramp-like manner from 0%. The rising speed is the controller 2
It should be possible to follow the data sufficiently.
第3図において、バイパスペア実行前は、コン
トローラ2の出力のみに依存した制御が実行さ
れ、高値選択回路9の出力cosαは、コントロー
ラ2の出力cosα0と同一値の25%であり、負荷
電圧EdはEd1+Ed2の50%、負荷電流は50%で制
御されている。この時バイパスペアコントローラ
6の出力cosαB1はIdと同じ50%であるが、リレ
ー接点8aがOFFのため、関数発生器7の出力
cosαB2とのミスマツチcosαBは、常に0%であ
り、高値選択回路9はコントローラ2の出力cos
α0を必らず選択している。 In FIG. 3, before the bypass pair is executed, control is executed that depends only on the output of the controller 2, and the output cosα of the high value selection circuit 9 is 25% of the same value as the output cosα 0 of the controller 2, and the load voltage E d is controlled at 50% of E d1 +E d2 and the load current is controlled at 50%. At this time, the output cosα B1 of the bypass pair controller 6 is 50%, which is the same as I d , but since the relay contact 8a is OFF, the output of the function generator 7 is
The mismatch cosα B with cosα B2 is always 0%, and the high value selection circuit 9
α 0 is always selected.
ついで、バイパスペア指令BPが発せられる
と、リレー接点8a,8bがONとなり、リレー
接点8cがOFFとなることにより、
cosαB(cosαB1−cosαB2)
は50%となり、cosα=50%に引上げられる。つ
まり、サイリスタバンク4bがバイパスペアとな
り、Ed2=0のときEd1=50%となつて、負荷電
圧Edは変化せず、負荷電流Idも変化しない。 Next, when the bypass pair command BP is issued, relay contacts 8a and 8b turn ON and relay contact 8c turns OFF, so that cosα B (cosα B1 − cosα B2 ) becomes 50%, raising cosα to 50%. It will be done. In other words, the thyristor bank 4b becomes a bypass pair, and when E d2 =0, E d1 =50%, so that the load voltage E d does not change and the load current I d does not change either.
その後、関数発生器7の出力cosαB2を増加さ
せることにより、ミスマツチ信号cosαB及びcos
αが減少して、cosα0が増加する。cosα0=
cosαB以後は、サイリスタはコントローラ2によ
つて制御され、通常の状態に戻る。 After that, by increasing the output cosα B2 of the function generator 7, the mismatch signals cosα B and cos
α decreases and cos α 0 increases. cos α 0 =
After cosα B , the thyristor is controlled by the controller 2 and returns to its normal state.
第5図は本発明の他の実施例を示すブロツク図
である。また、第6図a,b,c,d,e,f,
g,h,iは第4図の実施例の各部応答波形図で
ある。 FIG. 5 is a block diagram showing another embodiment of the invention. Also, Fig. 6 a, b, c, d, e, f,
g, h, and i are response waveform diagrams of each part of the embodiment of FIG. 4.
本実施例は、低値選択回路を用いた例であり、
バイパスペア運転を解除するために用い、関数発
生器の出力を減少させていくようにしたものであ
る。構成としては、第1図の装置におけるコント
ローラ2と位相制御回路3bとの間に、低値選沢
回路11を設け、並入指令PAが出力されたとき
リレー接点12を閉じ、関数発生器7の出力が低
値選択回路11に印加されるようにする。低値選
択回路11は、コントローラ2の出力cosα0と
関数発生器7の出力cosαB1のうち、いずれか低
い方をとつてcosα2として出力する。 This example is an example using a low value selection circuit,
This is used to cancel the bypass pair operation, and is designed to reduce the output of the function generator. As for the configuration, a low value selection circuit 11 is provided between the controller 2 and the phase control circuit 3b in the device shown in FIG. is applied to the low value selection circuit 11. The low value selection circuit 11 selects the lower of the output cosα 0 of the controller 2 and the output cosα B1 of the function generator 7 and outputs it as cosα 2 .
第6図のように、バイパスコントローラ4aが
50%運転をしているとき、並入指令BPによりバ
イパスコントローラ4a,4bで25%ずつ分担す
る場合、t2時点で並入指令BPが発せられると、
この時点から関数発生器7の出力は増大し、コン
トローラ2の出力cosα0は逆に減少する。t3時
点に至るまでは関数発生器7の出力cosαB2の方
が低値選択器11で選択され、この選択出力cos
α2により位相制御回路3bが制御され、サイリ
スタバンク4bが駆動される。制御信号cosα
1、cosα2ともに急激な変化を示すことがない
から第6図h,iに示すように負荷電流Id、負
荷電圧Ed共に変動がなく安定することがわか
る。本実施例は第3図の実施例と組合せることが
できる。 As shown in FIG. 6, the bypass controller 4a
When the bypass controllers 4a and 4b share 25% each due to the parallel entry command BP during 50% operation, when the parallel entry command BP is issued at time t2 ,
From this point on, the output of the function generator 7 increases, and the output cosα0 of the controller 2 conversely decreases. Until time t 3 , the output cosα B2 of the function generator 7 is selected by the low value selector 11, and this selected output cos
The phase control circuit 3b is controlled by α2 , and the thyristor bank 4b is driven. Control signal cosα
1 and cos α 2 do not show sudden changes, it can be seen that both the load current I d and the load voltage E d do not fluctuate and are stable, as shown in FIG. 6h and i. This embodiment can be combined with the embodiment of FIG.
以上より明らかなように本発明によれば、バイ
パスペア時における負荷電流の変動を最小にする
ことができる。 As is clear from the above, according to the present invention, fluctuations in load current during bypass pairing can be minimized.
第1図は従来のサイリスタ電源制御装置のブロ
ツク図、第2図a,b,c,d,e,f,gは第
1図の装置における各部の応答特性図、第3図は
本発明の実施例のブロツク図、第4図a,b,
c,d,e,f,g,h,i,jは第3図の実施
例の各部の応答波形図、第5図は本発明の他の実
施例のブロツク図、第6図a,b,c,d,e,
f,g,h,iは第5図の実施例の各部の応答波
形図である。
1……直流電流検出器、2……コントローラ、
3a,3b……位相制御回路、4a,4b……サ
イリスタバンク、5……負荷(Z)、6……バイ
パスペアコントローラ、7……関数発生器、8
a,8b,8c,12……リレー接点、9……高
値選択回路、10……加算器、11……低値選択
回路。
Fig. 1 is a block diagram of a conventional thyristor power supply control device, Fig. 2 a, b, c, d, e, f, and g are response characteristic diagrams of each part in the device of Fig. 1, and Fig. 3 is a diagram of a conventional thyristor power supply control device. Block diagram of the embodiment, Fig. 4 a, b,
c, d, e, f, g, h, i, j are response waveform diagrams of each part of the embodiment in Fig. 3, Fig. 5 is a block diagram of another embodiment of the present invention, Fig. 6 a, b ,c,d,e,
f, g, h, and i are response waveform diagrams of each part of the embodiment shown in FIG. 1...DC current detector, 2...Controller,
3a, 3b...Phase control circuit, 4a, 4b...Thyristor bank, 5...Load (Z), 6...Bypass pair controller, 7...Function generator, 8
a, 8b, 8c, 12...Relay contact, 9...High value selection circuit, 10...Adder, 11...Low value selection circuit.
Claims (1)
よりのフイードバツク信号に基づいて位相制御し
負荷の電流又は電圧を制御すると共に、所要時に
前記複数のサイリスタバンクの内の少なくとも1
基に対するバイパスペア運転を可能とするサイリ
スタ電源装置において、前記フイードバツク信号
が一定値になるように調節するバイパスペアコン
トローラと、ランプ状に増大する信号を発生する
関数発生器と、該関数発生器の出力と前記バイパ
スペアコントローラの出力との偏差をバイパスペ
ア指令に基づいて発生する手段と、該手段による
偏差あるいは目標指令に基づく通常制御用のコン
トローラの出力のいずれか高値を選択しバイパス
ペア実行時における非バイパスペアのサイリスタ
バンクに対する制御指令とする高値選択回路とを
具備するサイリスタ電源制御装置。 2 複数のサイリスタバンクを目標指令及び負荷
よりのフイードバツク信号に基づいて位相制御し
負荷の電流又は電圧を制御すると共に、所要時に
前記複数のサイリスタバンクの内の少なくとも1
基に対するバイパスペア運転を可能とするサイリ
スタ電源装置において、前記フイードバツク信号
が一定値になるように調節するバイパスペアコン
トローラと、ランプ状に増大する信号を発生する
第1の関数発生器と、該関数発生器の出力と前記
バイパスペアコントローラの出力との偏差をバイ
パスペア指令に基づいて発生する手段と、該手段
による偏差あるいは目標指令に基づく通常制御用
のコントローラの出力のいずれか高値を選択しバ
イパスペア実行時における非バイパスペアのサイ
リスタバンクに対する制御指令とする高値選択回
路と、並入指令に基づいてランプ状に増大する信
号を発生する第2の関数発生器と、該関数発生器
の出力あるいは前記コントローラの出力のいずれ
か低値を選択し並入サイリスタバンクの制御指令
とする低値選択回路とを具備することを特徴とす
るサイリスタ電源制御装置。[Claims] 1. Controls the current or voltage of the load by controlling the phase of a plurality of thyristor banks based on a target command and a feedback signal from the load, and at least one of the plurality of thyristor banks when necessary.
A thyristor power supply device that enables bypass pair operation with respect to a base, a bypass pair controller that adjusts the feedback signal to a constant value, a function generator that generates a signal that increases in a ramp shape, and a function generator that generates a signal that increases in a ramp-like manner. A means for generating a deviation between the output and the output of the bypass pair controller based on the bypass pair command, and selecting the higher value of either the deviation by the means or the output of the controller for normal control based on the target command and executing the bypass pair. A thyristor power supply control device comprising: a high value selection circuit that issues a control command to a non-bypass pair of thyristor banks; 2. Controls the current or voltage of the load by controlling the phase of a plurality of thyristor banks based on a target command and a feedback signal from the load, and at the same time controls at least one of the plurality of thyristor banks when necessary.
A thyristor power supply device that enables bypass pair operation with respect to a base, comprising: a bypass pair controller that adjusts the feedback signal to a constant value; a first function generator that generates a signal that increases in a ramp-like manner; A means for generating a deviation between the output of the generator and the output of the bypass pair controller based on the bypass pair command, and a bypass by selecting the higher value of either the deviation by the means or the output of the controller for normal control based on the target command. a high value selection circuit that generates a control command for the thyristor bank of the non-bypass pair when the pair is executed; a second function generator that generates a signal that increases in a ramp shape based on the parallel input command; and an output of the function generator or A thyristor power supply control device comprising: a low value selection circuit that selects one of the low values of the outputs of the controller and uses it as a control command for a parallel thyristor bank.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7897580A JPS576570A (en) | 1980-06-13 | 1980-06-13 | Controller for electric power source of thyristor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7897580A JPS576570A (en) | 1980-06-13 | 1980-06-13 | Controller for electric power source of thyristor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS576570A JPS576570A (en) | 1982-01-13 |
JPS6231591B2 true JPS6231591B2 (en) | 1987-07-09 |
Family
ID=13676893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7897580A Granted JPS576570A (en) | 1980-06-13 | 1980-06-13 | Controller for electric power source of thyristor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS576570A (en) |
-
1980
- 1980-06-13 JP JP7897580A patent/JPS576570A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS576570A (en) | 1982-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0473256A2 (en) | Control system for a current source converter supplying an ac bus | |
US5010467A (en) | Control apparatus of DC power coupling system | |
JPH0691748B2 (en) | Multiple output energy converter | |
US3319153A (en) | Automatic voltage control circuit employing electronic tap charger | |
JPH0578250B2 (en) | ||
JPS588234B2 (en) | Denryokuhenkankiyouma-jinkakuseigiyosouchi | |
JPS6231591B2 (en) | ||
US4068157A (en) | Regulated multiple transformer system | |
US4017781A (en) | D.C. voltage converter | |
US3388312A (en) | Dual response regulator | |
JPH086651A (en) | Voltage stabilizing device | |
JPH02164299A (en) | Automatic voltage regulator for generator | |
JPH0432633B2 (en) | ||
US2745049A (en) | Phase shift system utilizing saturable reactors and motor control utilizing such system | |
JP2950606B2 (en) | Voltage controller for variable speed pumped storage power generation system | |
JPH0161040B2 (en) | ||
JPS58112475A (en) | Starting system for ac/dc converter | |
JPS6176075A (en) | Method of controlling power converter | |
JPS5830241B2 (en) | ozone generator | |
SU1078556A1 (en) | Device for adjusting a.c.voltage | |
JP3228033B2 (en) | Control method of DC intermediate voltage of reactive power compensator | |
JPH0350489B2 (en) | ||
JPH0514720Y2 (en) | ||
JPS638709B2 (en) | ||
JPS6151509B2 (en) |