JPS62292040A - Loop bus control system - Google Patents

Loop bus control system

Info

Publication number
JPS62292040A
JPS62292040A JP13670686A JP13670686A JPS62292040A JP S62292040 A JPS62292040 A JP S62292040A JP 13670686 A JP13670686 A JP 13670686A JP 13670686 A JP13670686 A JP 13670686A JP S62292040 A JPS62292040 A JP S62292040A
Authority
JP
Japan
Prior art keywords
frame
circuit
control
information
loop bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13670686A
Other languages
Japanese (ja)
Inventor
Kenji Takeuchi
竹内 健次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP13670686A priority Critical patent/JPS62292040A/en
Publication of JPS62292040A publication Critical patent/JPS62292040A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To reduce a waiting time, and to improve transmission efficiency even when a large number of information frames are generated, by subsisting plural control frames on a loop bus, according to a condition derived from relation between a destination address and its own station address. CONSTITUTION:It is assumed that the relative position of a data processor having a destination station address in a loop bus 1, from its own station, is separated by half cycle of the bus 1 in the running direction of a frame, like a data processor 2n. In this case, at the time of detecting the reception of the control frame by a frame reception circuit 3, the reception of the control frame is stored by a control frame storage circuit 4. The next control frame is waited, and at the time of receiving the control frame, the information frame transmitted from an information frame transmission circuit 8 is transferred to the bus 1 by controlling a transmission frame switching circuit 9. At the time of completing the transmission of the information frame, the control frame transmitted from a control frame transmission circuit 7 is trnasferred to the bus 1 by controlling the circuit 9.

Description

【発明の詳細な説明】 発明の詳細な説明 〔産業上の利用分野〕 本発明、はループバス制御方式に関し、特に個有の局ア
ドレスを持つ複数のデータ処理装置が接続されるループ
バスにおける情報フレームの送信契機が制御フレームの
受信によるものであるループバス制御方式に関する。
[Detailed Description of the Invention] Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a loop bus control system, and in particular to information processing in a loop bus to which a plurality of data processing devices having unique station addresses are connected. The present invention relates to a loop bus control method in which frame transmission is triggered by reception of a control frame.

〔従来の技術〕[Conventional technology]

従来、個有の局アドレスを持つ複数のデータ処理装置が
接続されているループバスにおいては、これらのデータ
処理装置のうちのあるデータ処理装置が情報フレームを
ループバス上に送信しょうとしなとき、ループバス上に
ただ1つ存在する制御フレームの受信を待ち、この制御
フレームの受信を契機として情報フレームの送信を行っ
ていた。
Conventionally, in a loop bus to which a plurality of data processing devices having unique station addresses are connected, when one of these data processing devices attempts to transmit an information frame onto the loop bus, It waits for the reception of the only control frame existing on the loop bus, and uses the reception of this control frame as an opportunity to transmit an information frame.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のループバス制御方式では、情報フレーム
の送信の契機となる制御フレームがループバス上にただ
1つしか存在しないため、1つのデータ処理装置が送信
を行っていると、たとえループバス上にフレームの流れ
ていない区間があっても、他のデータ処理装置は情報フ
レームの送信を行うことができないので、ループバス上
を流れる情報フレームが多くなる程待ち時間が長くなり
伝送効率が悪くなるという欠点がある。
In the conventional loop bus control method described above, there is only one control frame on the loop bus that triggers the transmission of information frames, so if one data processing device is transmitting, Even if there is a section in which no frames are flowing, other data processing devices cannot transmit information frames, so the more information frames that flow on the loop bus, the longer the waiting time and the lower the transmission efficiency. There is a drawback.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のループバス制御方式は、それぞれ個有の局アド
レスを割り当てられている複数のデータ処理装置が所定
の規則に従ってループバスを介して接続されてなり該各
データ処理装置の間で授受される情報フレームが前記ル
ープバス内を常に回っている制御フレームの受信を契機
として送信されるループバス制御方式において、前記各
データ処理装置は制御フレームを受信するフレーム受信
回路と、前記制御フレームを送信する制御フレーム送信
回路と、前記情報フレームを送信する情報フレーム送信
回路と、前記制御フレーム送信回路と前記情報フレーム
送信回路とを切替える送信フレーム切替回路と、前記制
御フレームの受信を記憶する制御フレーム記憶回路と、
自データ処理装置に割り当てられる局アドレスを生成す
る自局アドレス生成回路と、前記情報フレーム送信回路
内の情報フレームの宛先局アドレスと前記自局アドレス
生成回路が生成する自局アドレスとを比較する比較回路
と、該比較回路の比較結果に従って前記制御フレームを
前記ループバス内に複数存在させる処理手段とを備えて
いる。
In the loop bus control method of the present invention, a plurality of data processing devices, each of which is assigned a unique station address, are connected via a loop bus according to predetermined rules, and data is exchanged between the data processing devices. In a loop bus control method in which an information frame is transmitted triggered by reception of a control frame that constantly circulates within the loop bus, each data processing device includes a frame receiving circuit that receives the control frame and a frame receiving circuit that transmits the control frame. a control frame transmission circuit, an information frame transmission circuit that transmits the information frame, a transmission frame switching circuit that switches between the control frame transmission circuit and the information frame transmission circuit, and a control frame storage circuit that stores reception of the control frame. and,
A comparison of a local station address generation circuit that generates a station address assigned to the local data processing device, and a destination station address of an information frame in the information frame transmission circuit and a local station address generated by the local station address generation circuit. and processing means for causing a plurality of the control frames to exist in the loop bus according to the comparison result of the comparison circuit.

〔実施例〕〔Example〕

次に、本発明について第1図および第2図を参照して説
明する。
Next, the present invention will be explained with reference to FIGS. 1 and 2.

第1図は本発明のループバス制御方式の一実施例を示す
ブロック図、第2図は第1図におけるループバスを流れ
るフレームフォーマットの一例を示す図である。
FIG. 1 is a block diagram showing an embodiment of the loop bus control method of the present invention, and FIG. 2 is a diagram showing an example of a frame format flowing on the loop bus in FIG. 1.

第1図において、複数のデータ処理装置2a。In FIG. 1, a plurality of data processing devices 2a.

2b、2c、〜2nはループバス1に接続されている。2b, 2c, to 2n are connected to the loop bus 1.

これらデータ処理装置2a、2b、2c。These data processing devices 2a, 2b, 2c.

〜2nにはそれぞれ個有の局アドレスが割り当てられ、
それぞれフレームの流れる方向に対して局アドレスの値
が昇順になるように接続されている。
~2n are each assigned a unique station address,
They are connected so that the station address values are in ascending order with respect to the frame flow direction.

また、第2図において、フレームはフラグパターンF、
宛先局アドレスDA、自局アドレスSA。
In addition, in FIG. 2, the frame has a flag pattern F,
Destination station address DA, own station address SA.

制御フィールドC,データD、フレームチェックシーケ
ンスFCSからなる。
It consists of a control field C, data D, and a frame check sequence FCS.

続いて本実施例の動作について第2図を併用して説明す
る。
Next, the operation of this embodiment will be explained with reference to FIG. 2.

例えば、データ処理装置2aの情報フレーム送信回路8
から情報フレームを送信しようとした場き、自局アドレ
ス生成回路6により生成された自局アドレスSAと情報
フレーム送信回路8内の情報フレームの宛先局アドレス
DAを比較回路5により比較し、この宛先局アドレスD
Aを持つデータ処理装置のループバス1内における自局
からの相対位置が例えばデータ処理装置2Cのようにフ
レームの流れる方向に対しループバス1の半周より近け
れば、制御フレームの受信をフレーム受信回路3で検出
した時を契機にして送信フレーム切替回路9を制御し、
情報フレーム送信回路8から送信される情報フレームを
ループバス1に流す。
For example, the information frame transmitting circuit 8 of the data processing device 2a
When attempting to transmit an information frame from a computer, the comparison circuit 5 compares the local station address SA generated by the local station address generation circuit 6 and the destination station address DA of the information frame in the information frame transmission circuit 8, and Station address D
If the relative position of the data processing device with A from the own station in the loop bus 1 is closer than half a circle of the loop bus 1 in the frame flow direction, as in the case of the data processing device 2C, reception of the control frame is controlled by the frame receiving circuit. 3, the transmission frame switching circuit 9 is controlled,
The information frame transmitted from the information frame transmitting circuit 8 is passed onto the loop bus 1.

この情報フレームの送信が終了したならば、送信フレー
ム切替回路9を制御して制御フレーム送信回路7から送
信される制御フレームをループバス1に流す。
When the transmission of this information frame is completed, the transmission frame switching circuit 9 is controlled to flow the control frame transmitted from the control frame transmission circuit 7 onto the loop bus 1.

また、宛先局アドレスDAを持つデータ処理装置のルー
プバス1内における自局からの相対位置が例えばデータ
処理装置2nのようにフレームの流れる方向に対しルー
プバス1の半周より遠ければ、制御フレームの受信をフ
レーム受信回路3で検出したとき制御フレーム記憶回路
4により制御フレームを受信したことを記憶する。そし
て再び制御フレームを待ち次の制御フレームを受信した
ならば、送信フレーム切替回路9を制御して情報フレー
ム送信回路8から送信される情報フレームをループバス
1に流す。この情報フレームの送信が終了したならば、
送信フレーム切替回路9を制御して制御フレーム送信回
路7から送信される制御フレームをループバス1に流す
。さらに、制御フレームがループバス1を半周したタイ
ミングで再び制御フレームをループバス1に流す。
Furthermore, if the relative position of the data processing device having the destination station address DA from the own station within the loop bus 1 is farther than half a circle of the loop bus 1 in the frame flow direction, as is the case with the data processing device 2n, the control frame When the frame reception circuit 3 detects reception, the control frame storage circuit 4 stores the fact that the control frame has been received. Then, it waits for a control frame again, and when the next control frame is received, it controls the transmission frame switching circuit 9 to flow the information frame transmitted from the information frame transmission circuit 8 onto the loop bus 1. Once this information frame has been sent,
The transmission frame switching circuit 9 is controlled to flow the control frame transmitted from the control frame transmission circuit 7 onto the loop bus 1. Furthermore, the control frame is sent to the loop bus 1 again at the timing when the control frame has made a half-circle around the loop bus 1.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明のループバス制御方式は、個
有の局アドレスが割り当てられている複数のデータ処理
装置において、宛先局アドレスと自局アドレスの関係か
ら導き出される条件に従い複数の制御フレームをループ
バス上に存在させることにより、ループバス上のデータ
の流れていない区間内であれば同時に多数のデータ処理
装置が情報フレームを送信することが可能となるので、
情報フレームが多量になっても待ち時間の増大は少なく
伝送効率も悪くならないという効果がある。
As explained above, the loop bus control method of the present invention allows multiple data processing devices to which unique station addresses are assigned to transmit multiple control frames according to conditions derived from the relationship between the destination station address and the local station address. By placing it on the loop bus, it becomes possible for a large number of data processing devices to transmit information frames at the same time within the section where data is not flowing on the loop bus.
Even if the number of information frames increases, the increase in waiting time is small and the transmission efficiency does not deteriorate.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のループバス制御方式の一実施例を示す
ブロック図、第2図は第1図におけるループバスを流れ
るフレームフォーマットの一例を示す図である。
FIG. 1 is a block diagram showing an embodiment of the loop bus control method of the present invention, and FIG. 2 is a diagram showing an example of a frame format flowing on the loop bus in FIG. 1.

Claims (1)

【特許請求の範囲】[Claims] それぞれ個有の局アドレスを割り当てられている複数の
データ処理装置が所定の規則に従つてループバスを介し
て接続されてなり該各データ処理の間で授受される情報
フレームが前記ループバス内を常に回っている制御フレ
ームの受信を契機として送信されるループバス制御方式
において、前記各データ処理装置は制御フレームを受信
するフレーム受信回路と、前記制御フレームを送信する
制御フレーム送信回路と、前記情報フレームを送信する
情報フレーム送信回路と、前記制御フレーム送信回路と
前記情報フレーム送信回路とを切替える送信フレーム切
替回路と、前記制御フレームの受信を記憶する制御フレ
ーム記憶回路と、自データ処理装置に割り当てられる局
アドレスを生成する自局アドレス生成回路と、前記情報
フレーム送信回路内の情報フレームの宛先局アドレスと
前記自局アドレス生成回路が生成する自局アドレスとを
比較する比較回路と、該比較回路の比較結果に従つて前
記制御フレームを前記ループバス内に複数存在させる処
理手段とを備えることを特徴とするループバス制御方式
A plurality of data processing devices, each of which is assigned a unique station address, are connected via a loop bus according to a predetermined rule, and information frames exchanged between each data processing device pass through the loop bus. In a loop bus control method in which transmission is triggered by the reception of control frames that are constantly rotating, each data processing device includes a frame reception circuit that receives control frames, a control frame transmission circuit that transmits the control frames, and a control frame transmission circuit that transmits the control frames. An information frame transmission circuit that transmits frames, a transmission frame switching circuit that switches between the control frame transmission circuit and the information frame transmission circuit, a control frame storage circuit that stores reception of the control frames, and an information frame transmission circuit that is allocated to the own data processing device. a comparison circuit that compares the destination station address of the information frame in the information frame transmission circuit with the own address generated by the own address generation circuit; and processing means for causing a plurality of the control frames to exist in the loop bus according to a comparison result.
JP13670686A 1986-06-11 1986-06-11 Loop bus control system Pending JPS62292040A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13670686A JPS62292040A (en) 1986-06-11 1986-06-11 Loop bus control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13670686A JPS62292040A (en) 1986-06-11 1986-06-11 Loop bus control system

Publications (1)

Publication Number Publication Date
JPS62292040A true JPS62292040A (en) 1987-12-18

Family

ID=15181580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13670686A Pending JPS62292040A (en) 1986-06-11 1986-06-11 Loop bus control system

Country Status (1)

Country Link
JP (1) JPS62292040A (en)

Similar Documents

Publication Publication Date Title
EP0028439B1 (en) A distributed processing telex exchange
JPS6199439A (en) Group address communication system
JPH0345042A (en) Data transmitter
JPS59103166A (en) Hierarchical parallel data processor
JPS62292040A (en) Loop bus control system
US5864674A (en) Reconfigurable lan and method of adding clients thereto
KR0177734B1 (en) Ihgh-speed data exchanging apparatus for ethernet system
JP2740031B2 (en) Data receiving device
KR880002334A (en) Local network controller system
JPH05108848A (en) Data transmission system
JPS6260043A (en) Communication controller
JPH0522305A (en) Communication system
JPS61210740A (en) Emergency communicating control system for token bus type local network system
JP2916185B2 (en) Dynamic selection method of incoming communication adapter
JPH02142239A (en) Data bus transmission controller
CN118449861A (en) Virtual Ethernet realization method, device and chip based on hardware domain
KR900006971B1 (en) Method and arrangement for communicating between processors having variable priorties
JPH0575622A (en) Emergency communication control system with priority
JP2949118B1 (en) Encoder data output method for bus communication type encoder device
JP2696105B2 (en) Network interconnect circuit
JPS61150543A (en) In-node point-to-point communicating system
JPH04236538A (en) Data transmission system
JPH03293838A (en) Communication controller
JPH02164155A (en) Communication mode for lan system
JPS60178748A (en) Input reply control system for broadcast type communication