JP2740031B2 - Data receiving device - Google Patents

Data receiving device

Info

Publication number
JP2740031B2
JP2740031B2 JP2000303A JP30390A JP2740031B2 JP 2740031 B2 JP2740031 B2 JP 2740031B2 JP 2000303 A JP2000303 A JP 2000303A JP 30390 A JP30390 A JP 30390A JP 2740031 B2 JP2740031 B2 JP 2740031B2
Authority
JP
Japan
Prior art keywords
frame
data
scan
station
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000303A
Other languages
Japanese (ja)
Other versions
JPH03204254A (en
Inventor
慎哉 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000303A priority Critical patent/JP2740031B2/en
Publication of JPH03204254A publication Critical patent/JPH03204254A/en
Application granted granted Critical
Publication of JP2740031B2 publication Critical patent/JP2740031B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、スキャン伝送方式を採用するローカル・エ
リア・ネットワーク(以下LANと略称する)システムの
データ受信装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Purpose of the Invention] (Industrial application field) The present invention relates to a data receiving apparatus of a local area network (hereinafter abbreviated as LAN) system employing a scan transmission system.

(従来の技術) LANシステムにおいては、一般に、各ステーション間
でデータのやりとりを行うメッセージ伝送方式と、各ス
テーションが必要データを共有するようにしたスキャン
伝送方式とを採用している。前者は送信局のステーショ
ンが受信局のステーションを指定してデータを送信し、
自局宛てのデータを受信したステーションはその受信デ
ータをメモリに書き込んでデータ処理するものであっ
て、この場合のデータ伝送フレームをメッセージフレー
ムと称する。
(Prior Art) In a LAN system, a message transmission method for exchanging data between stations and a scan transmission method for sharing necessary data between stations are generally adopted. In the former, the transmitting station specifies the receiving station and transmits data.
A station that has received data addressed to its own station writes the received data in a memory and performs data processing. A data transmission frame in this case is called a message frame.

一方、後者は第3図に示すように、伝送路1を介して
接続された複数のステーション2(2a,2b,2c,2d,…)が
各々共通のコモンメモリ3を有し、このコモンメモリ3
を複数ブロックに分割して各ステーション2に割当て
る。そして、各ステーション2は所要データを前記コモ
ンメモリ3の自局に割り当てられたブロックに書き込
み、自局の送信時にそのブロックのデータを同報通信に
より送信する。しかして、伝送路1を介して同報通信に
よる送信データを受けた他のステーション2は、前記コ
モンメモリ3の送信ステーションに割り当てられたブロ
ックの内容を更新するようにしたものである。なお、こ
の場合のデータ伝送フレームをスキャンフレームと称し
ている。
On the other hand, in the latter, as shown in FIG. 3, a plurality of stations 2 (2a, 2b, 2c, 2d,...) Connected via a transmission line 1 each have a common memory 3, 3
Is divided into a plurality of blocks and assigned to each station 2. Then, each station 2 writes the required data in a block of the common memory 3 assigned to its own station, and transmits the data of the block by broadcast communication when transmitting from its own station. The other stations 2 that have received the transmission data by broadcast via the transmission path 1 update the contents of the blocks of the common memory 3 assigned to the transmission stations. Note that the data transmission frame in this case is called a scan frame.

このため従来、これらのデータ伝送方式によるデータ
送受信が円滑に行われるように、各ステーション2には
第4図に示すようなデータ受信装置が設けられていた。
このデータ受信装置は、伝送路1を介して送られてきた
データ伝送フレームをモデム4で受信しディジタルデー
タに変換して伝送制御回路5へ送る。伝送制御回路5で
は自局宛てまたは同報通信による受信フレームのみを取
り込み、受信バッファメモリ6に書き込む。そして当該
フレームの受信を完了すると、第1のCPU(中央処理装
置)7に受信完了信号Sを送出して知らせる。受信完了
通知を受けた第1のCPU7は、受信バッファメモリ6から
受信フレームを取り出してメッセージフレームなのかス
キャンフレームなのかを判断し、メッセージフレームの
場合にはメッセージ伝送用のメモリ8に当該フレームの
データを転送し、スキャンフレームの場合にはスキャン
伝送用のコモンメモリ3の該当ブロックに転送する。し
かして、第2のCPU9が上記メモリ8およびコモンメモリ
3から必要なデータを取り出して内容を解釈し、必要な
データ処理を行って動作を制御するものとなっている。
For this reason, conventionally, each station 2 is provided with a data receiving device as shown in FIG. 4 so that data transmission and reception by these data transmission methods are performed smoothly.
In this data receiving apparatus, a data transmission frame transmitted via a transmission line 1 is received by a modem 4, converted into digital data, and transmitted to a transmission control circuit 5. The transmission control circuit 5 fetches only a received frame addressed to the own station or by broadcast communication, and writes it into the reception buffer memory 6. When the reception of the frame is completed, the first CPU (central processing unit) 7 is notified by transmitting a reception completion signal S. Upon receiving the reception completion notification, the first CPU 7 takes out the reception frame from the reception buffer memory 6 and determines whether the frame is a message frame or a scan frame. In the case of a message frame, the first CPU 7 stores the frame in the message transmission memory 8. The data is transferred, and in the case of a scan frame, is transferred to a corresponding block of the common memory 3 for scan transmission. Thus, the second CPU 9 takes out necessary data from the memory 8 and the common memory 3, interprets the contents, performs necessary data processing, and controls the operation.

しかしながら上記従来装置においては、受信したフレ
ームの種別を判断し、その判断結果に基づいてデータを
転送するだけのために、高価で大掛かりなマイクロプロ
セッサを使用していた。このため、装置全体が高コスト
にならざるを得ず、また周辺回路の増大に伴って回路実
装が複雑化していた。しかも、データの伝送速度を上昇
させようとすると伝送制御回路5の負荷が非常に大きく
なり、受信バッファメモリ6としても高速処理が可能な
ものに交換しなければ対処できなかった。
However, in the above-described conventional apparatus, an expensive and large-scale microprocessor is used only for determining the type of the received frame and transferring the data based on the determination result. For this reason, the entire apparatus must be expensive, and circuit mounting has become complicated with the increase in peripheral circuits. In addition, if the data transmission speed is to be increased, the load on the transmission control circuit 5 becomes extremely large.

(発明が解決しようとする課題) 上述したように、従来のこの種のデータ受信装置にお
いては、装置全体が高コストにならざるを得ず、また回
路実装も複雑化していた。しかもデータ伝送速度の高速
化が非常に困難であった。
(Problems to be Solved by the Invention) As described above, in this type of conventional data receiving device, the entire device has to be expensive and the circuit mounting is complicated. Moreover, it has been very difficult to increase the data transmission speed.

そこで本発明は、受信フレームの種別を判別しその判
断結果に基づいてデータを転送するだけのためのマイク
ロプロセッサを省略することによって、装置全体の低コ
スト化および回路実装の簡素化をはかり得るとともに、
データ伝送速度の高速化を容易に実現できるデータ受信
装置を提供しようとするものである。
Therefore, the present invention can reduce the cost of the entire apparatus and simplify the circuit implementation by omitting a microprocessor for merely determining the type of the received frame and transferring data based on the determination result. ,
An object of the present invention is to provide a data receiving apparatus that can easily realize a high data transmission speed.

[発明の構成] (課題を解決するための手段) 本発明は、各ステーションがそれぞれ共通のコモンメ
モリを有し、このコモンメモリを複数のブロックに分割
して各ステーションに割り当て、前記各ステーション
は、所要のデータを自己のコモンメモリの自局に割り当
てられたブロックに書き込むと共にフレームに組込んで
送信し、かつ、他のステーションからフレームを受信す
ると自己のコモンメモリの送信ステーションに割り当て
られたブロックの内容を受信したフレームのデータで更
新するスキャン伝送方式を採用したネットワークシステ
ムにおける各ステーションに組込まれたデータ受信装置
に適用される。
[Structure of the Invention] (Means for Solving the Problems) In the present invention, each station has a common common memory, and the common memory is divided into a plurality of blocks and assigned to each station. Write the required data to the block assigned to its own station in its own common memory and transmit it incorporated in the frame, and when receiving a frame from another station, the block assigned to its own common memory transmitting station The present invention is applied to a data receiving device incorporated in each station in a network system adopting a scan transmission method for updating the content of the received frame with data of a received frame.

そして、上記課題を解消するために、本発明のデータ
受信装置においては、受信したフレームに含まれる識別
コードから該当フレームがスキャン伝送用のスキャンフ
レームか否かを判定するフレーム種別判定回路と、受信
したフレームのうちフレーム種別判定回路でスキャンフ
レームと判定されたフレームのデータを一時記憶するバ
ッファメモリと、受信したフレームのデータから送信ス
テーションのブロックを特定するアドレスを生成するア
ドレス生成回路と、バッファメモリに記憶されたデータ
を自己のコモンメモリにおける生成されたアドレスに転
送する転送回路とを備えている。
In order to solve the above problem, in the data receiving apparatus of the present invention, a frame type determining circuit that determines whether or not a corresponding frame is a scan frame for scan transmission from an identification code included in the received frame; A buffer memory for temporarily storing data of a frame determined as a scan frame by the frame type determination circuit among the received frames, an address generation circuit for generating an address for specifying a block of the transmitting station from the data of the received frame, and a buffer memory. And a transfer circuit for transferring the data stored in the common memory to a generated address in its own common memory.

(作 用) このように構成されたデータ受信装置においては、各
ステーションで受信されたフレームは、フレーム種別判
定回路でそのフレームのフレーム種別が判定されて、ス
キャン伝送用のスキャンフレームの場合のみ、受信した
フレームのデータが一旦バッファメモリに記憶保持され
る。
(Operation) In the data receiving apparatus configured as described above, the frame type of the frame received by each station is determined by the frame type determination circuit, and only when the frame is a scan frame for scan transmission, The data of the received frame is temporarily stored in the buffer memory.

データがバッファメモリに記憶保持されている期間に
アドレス発生回路でコモンメモリ内の書込むべきブロッ
クを特定するアドレスが生成される。そして、バッファ
に記憶保持されているデータは例えばDMA回路等の転送
回路でコモンメモリ内のアドレスが指定する位置に書込
まれる。
During a period when data is stored and held in the buffer memory, an address for specifying a block to be written in the common memory is generated by the address generation circuit. Then, the data stored and held in the buffer is written to a position specified by an address in the common memory by a transfer circuit such as a DMA circuit.

このように、フレーム種別判定回路でスキャン伝送用
のスキャンフレームに対してのみ、バッファメモリ、転
送回路は動作するので、スキャンフレームを受信してか
らコモンメモリの内容を更新するまでの時間を短縮でき
る。
As described above, the buffer memory and the transfer circuit operate only for the scan frame for scan transmission in the frame type determination circuit, so that the time from receiving the scan frame to updating the content of the common memory can be reduced. .

(実施例) 以下、本発明を第3図に示すLANシステムの各ステー
ション2に適用した一実施例について、第1図および第
2図を参照しながら説明する。
(Embodiment) An embodiment in which the present invention is applied to each station 2 of the LAN system shown in FIG. 3 will be described below with reference to FIG. 1 and FIG.

第1図はこの実施例におけるデータ受信装置の全体構
成を示すブロック図である。同図においてモデム11は、
伝送路1を介して送られてきたデータ伝送フレームのデ
ータをディジタル信号に変換するもので、データ変換後
の受信フレームは伝送制御回路12およびスキャン受信用
制御回路13に出力される。上記伝送制御回路12は、受信
したフレームの中から自局宛のメッセージフレームだけ
を取り込み、該フレームのデータをメッセージ伝送用の
メモリ14に書き込むものである。一方、スキャン受信用
制御回路13は、受信したフレームの中から同報通信のス
キャンフレームだけを取り込み、該フレームのデータで
スキャン伝送用コモンメモリ15の該当するブロックの内
容を書き換えるものである。CPU16は、上記メモリ14お
よびコモンメモリ15から必要なデータを取り出して内容
を解釈し、必要なデータ処理を行って動作を制御する。
FIG. 1 is a block diagram showing the overall configuration of a data receiving apparatus according to this embodiment. In the figure, the modem 11
The data of the data transmission frame transmitted via the transmission path 1 is converted into a digital signal. The received frame after the data conversion is output to the transmission control circuit 12 and the scan reception control circuit 13. The transmission control circuit 12 fetches only the message frame addressed to the own station from the received frames, and writes the data of the frame into the message transmission memory 14. On the other hand, the scan reception control circuit 13 fetches only the broadcast scan frame from the received frames, and rewrites the contents of the corresponding block of the scan transmission common memory 15 with the data of the frame. The CPU 16 takes out necessary data from the memory 14 and the common memory 15, interprets the contents, performs necessary data processing, and controls the operation.

第2図は上記スキャン受信用制御回路13の具体的構成
を示すブロック図である。図示するように、このスキャ
ン受信用制御回路13は、伝送フレームに含まれるフレー
ム識別コードを検出して該フレームがメッセージフレー
ムかスキャンフレームかを判定し、特定結果を後述する
シリアル/パラレル変換回路22およびフレームチェック
回路23に通知するフレーム種別判定回路21、上記フレー
ム種別判定回路21からスキャンフレームであることが通
知されたことに応じて前記モデム11から送られてくるシ
リアルなディジタル信号をパラレルデータに変換して後
述するバッファメモリ24およびアドレス生成回路25へ送
出するシリアル/パラレル変換回路22、上記フレーム種
別判定回路21からスキャンフレームであることが通知さ
れたならばそのスキャンフレームが正常に受信されたか
否かを調べ、その結果を後述する転送回路としてのDMA
(ダイレクト・メモリ・アクセス)回路26に通知するフ
レームチェック回路23、上記シリアル/パラレル変換回
路22から送られてきたパラレルデータを一時的に記憶す
るバッファメモリ24、上記シリアル/パラレル変換回路
22から送られてきたパラレルデータから該当するスキャ
ンフレームのブロック番号あるいはアドレスを示すデー
タを抽出してスキャン伝送用コモンメモリ15の実アドレ
スを生成するアドレス生成回路25、前記フレームチェッ
ク回路23から正常なスキャンフレームが受信されたこと
が通知されたならば、上記バッファメモリ24の内容を上
記アドレス生成回路25にて生成されたアドレスにしたが
ってスキャン伝送用コモンメモリ15に転送するDMA回路2
6、等から構成されている。
FIG. 2 is a block diagram showing a specific configuration of the scan reception control circuit 13. As shown in FIG. As shown in the figure, the scan reception control circuit 13 detects a frame identification code included in a transmission frame, determines whether the frame is a message frame or a scan frame, and outputs a specified result to a serial / parallel conversion circuit 22 described later. And a frame type determination circuit 21 that notifies the frame check circuit 23, and converts the serial digital signal sent from the modem 11 into parallel data in response to being notified that the frame is a scan frame from the frame type determination circuit 21. The serial / parallel conversion circuit 22 that converts the data and sends it to the buffer memory 24 and the address generation circuit 25, which will be described later. If the frame type determination circuit 21 notifies that the scan frame is a scan frame, whether the scan frame is normally received Is checked, and the result is referred to as a DM as a transfer circuit described later. A
(Direct Memory Access) A frame check circuit 23 for notifying a circuit 26, a buffer memory 24 for temporarily storing parallel data sent from the serial / parallel conversion circuit 22, a serial / parallel conversion circuit
An address generation circuit 25 that extracts the data indicating the block number or address of the corresponding scan frame from the parallel data sent from 22 to generate a real address of the common memory 15 for scan transmission, When notified that the scan frame has been received, the DMA circuit 2 for transferring the contents of the buffer memory 24 to the scan transmission common memory 15 according to the address generated by the address generation circuit 25
6, etc.

このような構成の本実施例においては、LANを構築す
る各ステーション2でスキャン伝送が行われる場合、送
信局となるステーションは所要データをスキャン伝送用
のコモンメモリ3の自局に割り当てられたブロックに書
き込む。そして、自局の送信時に当該ブロック内のデー
タを同報通信によりスキャンフレームとして他のステー
ションへ送信する。他のステーションにおいてはそれぞ
れ伝送路1上のフレームデータをモデム11を介して受信
し、ディジタル信号に変換して伝送制御回路12およびス
キャン受信用制御回路13に取り込む。ここで、受信した
フレームはスキャンフレームであるから、スキャン受信
用制御回路13のフレーム種別判定回路21にてスキャンフ
レームであることが判定されると、それに続くデータが
スキャン受信用制御回路13のシリアル/パラレル変換回
路22にてパラレルデータに変換されてバッファメモリ24
に一時的に格納される。また、受信フレームのデータ中
からブロック番号などが抽出されてコモンメモリ15上の
実アドレスが生成される。その後、受信フレームの最後
に組み込まれたフレームチェックシーケンスがフレーム
チェック回路23にてチェックされて正常受信が判定され
ると、DMA回路26によりバッファメモリ24内のデータが
アドレス生成回路25にて生成された実アドレスにしたが
ってコモンメモリ15に転送される。なお、フレームチェ
ック回路23によりフレームの異常受信が判断された場合
には受信データが破棄される。
In the present embodiment having such a configuration, when scan transmission is performed at each station 2 constructing a LAN, a station serving as a transmitting station transmits required data to a block assigned to its own station in a common memory 3 for scan transmission. Write to. Then, at the time of transmission of the own station, the data in the block is transmitted to other stations as a scan frame by broadcast communication. The other stations receive the frame data on the transmission path 1 via the modem 11, convert the data into digital signals, and take them into the transmission control circuit 12 and the scan reception control circuit 13. Here, since the received frame is a scan frame, when the frame type determination circuit 21 of the scan reception control circuit 13 determines that the frame is a scan frame, the subsequent data is serial data of the scan reception control circuit 13. / Parallel conversion circuit 22 converts the data to parallel
Is stored temporarily. Further, a block number and the like are extracted from the data of the received frame, and a real address on the common memory 15 is generated. Thereafter, the frame check sequence incorporated at the end of the received frame is checked by the frame check circuit 23, and when normal reception is determined, data in the buffer memory 24 is generated by the DMA circuit 26 by the address generation circuit 25. The data is transferred to the common memory 15 according to the real address. If the frame check circuit 23 determines that the frame is abnormally received, the received data is discarded.

一方、LANを構築する各ステーション2でメッセージ
伝送が行われる場合には、従来と同様に、送信局となる
ステーションは、所要データをメッセージ伝送用メモリ
14に書き込む。そして、受信先のステーションを指定し
て上記メモリ14上のデータをメッセージフレームとして
送信する。受信先のステーションにおいては伝送路1上
のフレームデータをモデム11を介して受信し、ディジタ
ル信号に変換して伝送制御回路12およびスキャン受信用
制御回路13に取り込む。ここで、受信したフレームは自
局宛てのメッセージフレームであるから、伝送制御回路
12によりそれに続くデータがメッセージ伝送用メモリ14
に書き込まれる。
On the other hand, when message transmission is performed at each station 2 that constructs the LAN, the station serving as the transmitting station stores the required data in the message transmission memory as in the conventional case.
Write to 14. Then, the data in the memory 14 is transmitted as a message frame by designating a receiving station. At the receiving station, the frame data on the transmission path 1 is received via the modem 11, converted into a digital signal, and taken into the transmission control circuit 12 and the scan reception control circuit 13. Here, since the received frame is a message frame addressed to the own station, the transmission control circuit
The next data is stored in the memory for message transmission 14
Is written to.

こうして、スキャン伝送あるいはメッセージ伝送によ
りコモンメモリ15およびメモリ14に書き込まれたデータ
は、CPU16によりデータ処理されて各種動作の制御に利
用される。
Thus, the data written in the common memory 15 and the memory 14 by the scan transmission or the message transmission is subjected to data processing by the CPU 16 and used for controlling various operations.

このように本実施例によれば、従来、メッセージフレ
ームかスキャンフレームかを判定してデータを転送する
ためだけに使用していたマイクロプロセッサとその周辺
回路とを省略し、その代りにスキャン受信用制御回路13
を用いたので、次のような〜の効果を奏する。
As described above, according to the present embodiment, the microprocessor and its peripheral circuits, which have conventionally been used only to determine whether the frame is a message frame or a scan frame and transfer data, are omitted, and the Control circuit 13
Is used, the following effects are obtained.

スキャン受信用制御回路13に組み込まれたバッファ
メモリ24は1フレーム分のデータを記憶できる容量で賄
えるので、スキャン受信用制御回路13を1つのゲートア
レイで作ることができる。この結果、装置全体の低コス
ト化をはかり得る上、回路実装の簡素化をはかり得る。
また、消費電流も低減できる。
Since the buffer memory 24 incorporated in the scan reception control circuit 13 can be provided with a capacity capable of storing data for one frame, the scan reception control circuit 13 can be formed by one gate array. As a result, the cost of the entire device can be reduced, and the circuit mounting can be simplified.
Also, current consumption can be reduced.

伝送制御回路12はスキャンフレームに関する処理を
行なわないため、負荷が大幅に軽減される。この結果、
伝送制御回路12の処理に余裕ができ、スキャン受信用制
御回路13の動作範囲内でデータ伝送速度の高速化をはか
り得る。
Since the transmission control circuit 12 does not perform processing relating to the scan frame, the load is greatly reduced. As a result,
The process of the transmission control circuit 12 has a margin, and the data transmission speed can be increased within the operation range of the scan reception control circuit 13.

スキャンフレームを取り扱う回路が単純になった分
だけスキャンフレームを受信してコモンメモリ15の内容
を更新するまでの時間を短縮できる。
The time required to receive a scan frame and update the contents of the common memory 15 can be reduced by the amount of simplification of the circuit for handling the scan frame.

従来のようにCPUを2個以上使用するとCPU相互間で
データのやりとり等が行われるためソフトウェアが複雑
になるが、本実施例ではCPU16が1個で済むためソフト
ウェアが簡単であり、スループットも上昇する。
When two or more CPUs are used as in the past, software is complicated because data is exchanged between the CPUs. However, in this embodiment, the software is simple because only one CPU 16 is required, and the throughput is increased. I do.

伝送制御回路12はスキャンフレームを受信しないよ
うに構成しなければならないが、このスキャンフレーム
はグループアドレスを使用して同報で通信されるため、
伝送制御回路12が該当するグループアドレスを受けつけ
ないように設定変更することによって、1つのLSIによ
って構成されている通常の伝送制御回路をLSIの内部を
変更することなく適用できる。
The transmission control circuit 12 must be configured not to receive the scan frame, but since this scan frame is broadcast using the group address,
By changing the setting so that the transmission control circuit 12 does not accept the corresponding group address, a normal transmission control circuit including one LSI can be applied without changing the inside of the LSI.

なお、スキャンフレームが可変長であっても、そのス
キャンフレーム内にデータ長を示すものがあればそれを
検出してDMA回路26に転送数をセットするように構成す
ることによって対処できる。また、バッファメモリ24の
代りにシフトレジスタを使用したり、モデム11の代りに
レシーバを使用できるのは言うまでもない。このほか、
本発明の要旨を逸脱しない範囲で種々変形実施可能であ
るのは勿論である。
Even if the scan frame has a variable length, it can be dealt with by configuring the DMA circuit 26 to detect the data length in the scan frame, if any, and to set the transfer number in the DMA circuit 26. Needless to say, a shift register can be used instead of the buffer memory 24, and a receiver can be used instead of the modem 11. other than this,
Of course, various modifications can be made without departing from the spirit of the present invention.

[発明の効果] 以上詳述したように、本発明によれば、受信フレーム
の種別を判別しその判断結果に基づいてデータを転送す
るだけのためのマイクロプロセッサを省略することがで
き、装置全体の低コスト化および回路実装の簡素化をは
かり得るとともに、データ伝送速度の高速化を容易に実
現できるデータ受信装置を提供できる。
[Effects of the Invention] As described above in detail, according to the present invention, it is possible to omit a microprocessor for merely discriminating the type of a received frame and transferring data based on the judgment result. It is possible to provide a data receiving device which can reduce the cost and simplify the circuit mounting of the device, and can easily realize a high data transmission speed.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例における全体構成を示すブロ
ック図、第2図は同実施例におけるスキャン受信用制御
回路の具体的構成を示すブロック図、第3図は一般的な
LAN(ローカル・エリア・ネットワーク)システムを示
す概念図、第4図は従来装置を示すブロック図である。 1……伝送路、2……ステーション、 11……モデム、12……伝送制御回路、 13……スキャン受信用制御回路、 14……メッセージ伝送用メモリ、 15……スキャン伝送用コモンメモリ、 16……CPU。
FIG. 1 is a block diagram showing an overall configuration in one embodiment of the present invention, FIG. 2 is a block diagram showing a specific configuration of a scan reception control circuit in the embodiment, and FIG.
FIG. 4 is a conceptual diagram showing a LAN (local area network) system, and FIG. 4 is a block diagram showing a conventional device. DESCRIPTION OF SYMBOLS 1 ... Transmission path, 2 ... Station, 11 ... Modem, 12 ... Transmission control circuit, 13 ... Scan reception control circuit, 14 ... Message transmission memory, 15 ... Scan transmission common memory, 16 ……CPU.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】各ステーションがそれぞれ共通のコモンメ
モリを有し、このコモンメモリを複数のブロックに分割
して各ステーションに割り当て、前記各ステーション
は、所要のデータを自己のコモンメモリの自局に割り当
てられたブロックに書き込むと共にフレームに組込んで
送信し、かつ、他のステーションからフレームを受信す
ると自己のコモンメモリの送信ステーションに割り当て
られたブロックの内容を受信したフレームのデータで更
新するスキャン伝送方式を採用したネットワークシステ
ムにおける前記各ステーションに組込まれたデータ受信
装置において、 前記受信したフレームに含まれる識別コードから該当フ
レームがスキャン伝送用のスキャンフレームか否かを判
定するフレーム種別判定回路と、 前記受信したフレームのうち前記フレーム種別判定回路
でスキャンフレームと判定されたフレームのデータを一
時記憶するバッファメモリと、 前記受信したフレームのデータから前記送信ステーショ
ンのブロックを特定するアドレスを生成するアドレス生
成回路と、 前記バッファメモリに記憶されたデータを前記自己のコ
モンメモリにおける前記生成されたアドレスに転送する
転送回路と を備えたことを特徴とするデータ受信装置。
1. Each station has a common memory in common, and the common memory is divided into a plurality of blocks and assigned to each station, and each station transfers necessary data to its own station in its own common memory. Scan transmission to write to the allocated block, transmit it incorporated in the frame, and when receiving a frame from another station, update the contents of the block allocated to the transmitting station of its own common memory with the data of the received frame. A data receiving device incorporated in each of the stations in the network system adopting a system, a frame type determination circuit that determines whether the corresponding frame is a scan frame for scan transmission from an identification code included in the received frame, Of the received frame A buffer memory for temporarily storing data of a frame determined as a scan frame by the frame type determination circuit; an address generation circuit for generating an address for specifying a block of the transmission station from the data of the received frame; A transfer circuit for transferring data stored in a memory to the generated address in the own common memory.
JP2000303A 1990-01-05 1990-01-05 Data receiving device Expired - Lifetime JP2740031B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000303A JP2740031B2 (en) 1990-01-05 1990-01-05 Data receiving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000303A JP2740031B2 (en) 1990-01-05 1990-01-05 Data receiving device

Publications (2)

Publication Number Publication Date
JPH03204254A JPH03204254A (en) 1991-09-05
JP2740031B2 true JP2740031B2 (en) 1998-04-15

Family

ID=11470136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000303A Expired - Lifetime JP2740031B2 (en) 1990-01-05 1990-01-05 Data receiving device

Country Status (1)

Country Link
JP (1) JP2740031B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760789B2 (en) 2001-01-10 2004-07-06 Denso Corporation Microcomputer having temporary storage for received data and method of processing received data

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223726A (en) 2000-02-10 2001-08-17 Toyo Microsystems Corp Method, device, and system for multiplex communication
JP5110998B2 (en) 2007-07-24 2012-12-26 株式会社オートネットワーク技術研究所 Distribution device, communication system, and communication method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110249A (en) * 1982-12-15 1984-06-26 Matsushita Electric Ind Co Ltd Packet communication system
JPS6024745A (en) * 1983-07-20 1985-02-07 Yaskawa Electric Mfg Co Ltd Method and device for signal transmission
JPH01103047A (en) * 1987-10-15 1989-04-20 Nec Corp Multiple address communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760789B2 (en) 2001-01-10 2004-07-06 Denso Corporation Microcomputer having temporary storage for received data and method of processing received data

Also Published As

Publication number Publication date
JPH03204254A (en) 1991-09-05

Similar Documents

Publication Publication Date Title
JPH114279A (en) Method and mechanism for transmission between advanced systems
JPS63292843A (en) Method and apparatus for connecting interface to local area network
JPS63280365A (en) Control system for direct memory access order contention
JP2740031B2 (en) Data receiving device
JPH05136788A (en) Reception data transfer controller in data transmission system
JPS6054549A (en) Data transmitting method and device
JPH0730576A (en) Transmission system
JPH05257852A (en) Process data processing system and processing method
JP2696105B2 (en) Network interconnect circuit
JPS6298444A (en) Data communication system
JPH01129548A (en) Communication controller
JP2001127767A (en) Packet transfer system and packet transfer method using it
JPH0514365A (en) Scan transmission system
JPH09190390A (en) Cyclic transmission system
JP2576236B2 (en) Communication method of programmable controller
JPS61156953A (en) Reception buffer control system
JPH02201569A (en) Inter-microprocessor communication system
JPS61288641A (en) Circuit for eliminating undesired reception data
JPH03143047A (en) Communication control system
JPH0521378B2 (en)
JPH04236538A (en) Data transmission system
JPH08293919A (en) Overload test device for centralized maintenance managing system
JPH0728730A (en) Communication controller
JPS63269643A (en) Terminal controller
JPS63248251A (en) Packet switching equipment

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080123

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090123

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100123

Year of fee payment: 12

EXPY Cancellation because of completion of term