JPS6228600B2 - - Google Patents
Info
- Publication number
- JPS6228600B2 JPS6228600B2 JP52160916A JP16091677A JPS6228600B2 JP S6228600 B2 JPS6228600 B2 JP S6228600B2 JP 52160916 A JP52160916 A JP 52160916A JP 16091677 A JP16091677 A JP 16091677A JP S6228600 B2 JPS6228600 B2 JP S6228600B2
- Authority
- JP
- Japan
- Prior art keywords
- hall
- hall effect
- voltage
- contact portion
- effect plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005355 Hall effect Effects 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910003460 diamond Inorganic materials 0.000 claims description 7
- 239000010432 diamond Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 description 19
- 239000010410 layer Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005457 optimization Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
Landscapes
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
Description
本発明はホール効果発電器に関するものであ
り、更に詳細には並列に接続された出力接触部を
有する多数の直交した対をなすホール効果板から
作られたホール効果発電器に関するものである。 機械的作動無接点スイツチングへの半導体のホ
ール効果の応用は長い間知られていりる。しかし
ながら、最近までホール効果装置は高価格および
低感度という理由のために広く普及していない。
低いオフセツトを有した十分な出力電圧を得るた
めに、発電器に対してインジウム・ヒ素−インジ
ウム・リン（ＩNＡS−ＩNＰ）合金のように高易
動度物質を使用することが必要であるということ
は感じられていたが、しかしこれらの物質や装置
を経済的に作る方法が開発されていなかつた。 現在では、シリコン技術の進歩が同じ半導体チ
ツプ上にホール効果発電器、前置増幅器、信号条
件づけ（処理）回路、およびトリガ回路を集積化
した回路を組み立てることによつて、シリコンの
低易動性および低感度を克服することを可能にし
た。 感度および温度効果は手に負えない分野である
けれども、シリコン・ホール効果発電器における
主要な問題はオフセツト電圧、即ち磁界がない時
の残余出力電圧である。この電圧は、発電器の要
求された対称性が保持されていないと、上昇し、
マスク誤差および心合わせ誤差、ドープ不均等、
接触部または発電器の周辺における不均一拡散、
剪断力、拡張欠陥等のような種々の影響を受け
る。これらの影響が組み合わされた結果、オフセ
ツト電圧がスライス上のチツプごとに予測できな
い変化をしたり、予期されたホール電圧になるこ
ともあればそれを超過することもある。 この問題に対する現在の解決法はスライス上の
各チツプを個々に機能的にプロービング
（Probing）したり、あるいはトリミングするこ
とであり、これはスライス価格をきわめて増加す
る。 互いに直交した関係に１対のホール効果板を位
置づけ、ホール電圧接触部が並列に接続された複
数個のそのように直交した対を使用することによ
つて、本発明はストレス・エラー電圧から全く解
放されるだけでなく、心合わせおよびマスクが完
全に正確である必要がないという理由により組み
立て価格を節減している。 本願の好適実施例では、半導体チツプ上に形成
され、適切に位置づけられ、相互接続された２対
の直交して配列されたホール効果板が実質的にオ
フセツト電圧をなくしたホール効果発電器を提供
している。ここに説明する好適実施例のホール効
果板は実質的にダイヤモンド形状と同一である。
ダイヤモンド形状板の直接の反対側の点には、１
対の電流接触部（電流接点）があり、他方の点に
は１対のホール電圧接触部（ホール電圧接点）が
ある。第１の直交した１対のホール効果板は１方
のホール効果板の電流接触部を２等分する線が他
のホール効果板の電流接触部を２等分する線に対
して実質的に直交するように位置づけられてい
る。第２の直交した１対のホール効果板は上記の
対に同じであり、端が隣接した２枚のホール効果
板がそれぞれの電流接触部の各々を通して引かれ
た線が実質的に互いに直交するように方向づけら
れるように、第１の直交した対の次に形成され
る。各セルの電流端子を横切つてバイアス電圧を
加えたり、また実質的に直角にホール効果板の面
を横切る磁界を選択的に加えるようにされてい
る。正のホール電圧接触部は互いに接続され、負
のホール電圧接触部も互いに接続され、電圧の極
性は電流接触部を横切つて加えられたバイアス電
圧の極性および磁界の方向から決められる。出力
回路は横切る磁界の存在を表わす出力電気信号を
受信および送信するために使用される。出力回路
は増幅器を有し、更に増幅器に加えて、フリツ
プ・フロツプのようなヒステリシス回路も有して
おり、それらはすべて、ホール効果発電器として
同じ半導体チツプ上に形成されている。 それ故に、本発明の主要な目的は実質的にオフ
セツト電圧のないホール効果発電器を提供するこ
とである。 更に本発明の目的は製造が比較的経済的である
ホール効果発電器を提供することである。 これらの目的およびその他の目的は次に示す詳
述から明らかになるであろう。 第１図は電流接触部１２と１３およびホール電
圧接触部１４と１５を備えた半導体基体１１を有
した標準ホール板（SHP）１０を図示したもので
ある。このホール板は、もちろんビスマスのよう
な金属から作ることができる。 出力電圧Voutはホール電圧接触部１４と１５
の所で測定され、次のように表わされる。 Ｖput＝ＶH＋Ｖpffset (1) ここでホール電圧ＶHは次式で与えられる。 ＶH＝αtanθＶa (2) 加えられたバイアス電圧はVaであり、tanθ＝
10-8μＨはキヤリア易動度cm2（Ｖ−sec）-1と磁界
の強度エルステツドの積に比例するホール角度の
正接である。単位のないパラメータαはホール装
置の幾何学上の特性であり、αの最大化は所望の
出力電圧を最大にする。他の関係は次のとおりで
ある。すなわちオフセツト電圧 Ｖpffset＝εＶa (3) ここで単位のないパラメータεは理想的にはゼ
ロであるが、実際には前述した外部要因に依存し
ている。最適化はεの最小化を必要とする 最終的には次の如くなる。 Ｒio＝γρｓ （3′） ここでＲioは発電器がバイアス供給リード線に
表わす抵抗であり、ρsは発電器を有するシリコ
ンの薄板の固有抵抗である。発電器における消費
電力は次のように与えられる。 ＰiN＝Ｖa ２／Ｒio＝Ｖa ２／γρｓ (4) その結果、一定のρｓに対する最小の電力は最
大のγを必要とする。 代りに、ホール電圧は式(2)と(4)を使用して、入
力電力の形で表現できる。即ち、 ここで
り、更に詳細には並列に接続された出力接触部を
有する多数の直交した対をなすホール効果板から
作られたホール効果発電器に関するものである。 機械的作動無接点スイツチングへの半導体のホ
ール効果の応用は長い間知られていりる。しかし
ながら、最近までホール効果装置は高価格および
低感度という理由のために広く普及していない。
低いオフセツトを有した十分な出力電圧を得るた
めに、発電器に対してインジウム・ヒ素−インジ
ウム・リン（ＩNＡS−ＩNＰ）合金のように高易
動度物質を使用することが必要であるということ
は感じられていたが、しかしこれらの物質や装置
を経済的に作る方法が開発されていなかつた。 現在では、シリコン技術の進歩が同じ半導体チ
ツプ上にホール効果発電器、前置増幅器、信号条
件づけ（処理）回路、およびトリガ回路を集積化
した回路を組み立てることによつて、シリコンの
低易動性および低感度を克服することを可能にし
た。 感度および温度効果は手に負えない分野である
けれども、シリコン・ホール効果発電器における
主要な問題はオフセツト電圧、即ち磁界がない時
の残余出力電圧である。この電圧は、発電器の要
求された対称性が保持されていないと、上昇し、
マスク誤差および心合わせ誤差、ドープ不均等、
接触部または発電器の周辺における不均一拡散、
剪断力、拡張欠陥等のような種々の影響を受け
る。これらの影響が組み合わされた結果、オフセ
ツト電圧がスライス上のチツプごとに予測できな
い変化をしたり、予期されたホール電圧になるこ
ともあればそれを超過することもある。 この問題に対する現在の解決法はスライス上の
各チツプを個々に機能的にプロービング
（Probing）したり、あるいはトリミングするこ
とであり、これはスライス価格をきわめて増加す
る。 互いに直交した関係に１対のホール効果板を位
置づけ、ホール電圧接触部が並列に接続された複
数個のそのように直交した対を使用することによ
つて、本発明はストレス・エラー電圧から全く解
放されるだけでなく、心合わせおよびマスクが完
全に正確である必要がないという理由により組み
立て価格を節減している。 本願の好適実施例では、半導体チツプ上に形成
され、適切に位置づけられ、相互接続された２対
の直交して配列されたホール効果板が実質的にオ
フセツト電圧をなくしたホール効果発電器を提供
している。ここに説明する好適実施例のホール効
果板は実質的にダイヤモンド形状と同一である。
ダイヤモンド形状板の直接の反対側の点には、１
対の電流接触部（電流接点）があり、他方の点に
は１対のホール電圧接触部（ホール電圧接点）が
ある。第１の直交した１対のホール効果板は１方
のホール効果板の電流接触部を２等分する線が他
のホール効果板の電流接触部を２等分する線に対
して実質的に直交するように位置づけられてい
る。第２の直交した１対のホール効果板は上記の
対に同じであり、端が隣接した２枚のホール効果
板がそれぞれの電流接触部の各々を通して引かれ
た線が実質的に互いに直交するように方向づけら
れるように、第１の直交した対の次に形成され
る。各セルの電流端子を横切つてバイアス電圧を
加えたり、また実質的に直角にホール効果板の面
を横切る磁界を選択的に加えるようにされてい
る。正のホール電圧接触部は互いに接続され、負
のホール電圧接触部も互いに接続され、電圧の極
性は電流接触部を横切つて加えられたバイアス電
圧の極性および磁界の方向から決められる。出力
回路は横切る磁界の存在を表わす出力電気信号を
受信および送信するために使用される。出力回路
は増幅器を有し、更に増幅器に加えて、フリツ
プ・フロツプのようなヒステリシス回路も有して
おり、それらはすべて、ホール効果発電器として
同じ半導体チツプ上に形成されている。 それ故に、本発明の主要な目的は実質的にオフ
セツト電圧のないホール効果発電器を提供するこ
とである。 更に本発明の目的は製造が比較的経済的である
ホール効果発電器を提供することである。 これらの目的およびその他の目的は次に示す詳
述から明らかになるであろう。 第１図は電流接触部１２と１３およびホール電
圧接触部１４と１５を備えた半導体基体１１を有
した標準ホール板（SHP）１０を図示したもので
ある。このホール板は、もちろんビスマスのよう
な金属から作ることができる。 出力電圧Voutはホール電圧接触部１４と１５
の所で測定され、次のように表わされる。 Ｖput＝ＶH＋Ｖpffset (1) ここでホール電圧ＶHは次式で与えられる。 ＶH＝αtanθＶa (2) 加えられたバイアス電圧はVaであり、tanθ＝
10-8μＨはキヤリア易動度cm2（Ｖ−sec）-1と磁界
の強度エルステツドの積に比例するホール角度の
正接である。単位のないパラメータαはホール装
置の幾何学上の特性であり、αの最大化は所望の
出力電圧を最大にする。他の関係は次のとおりで
ある。すなわちオフセツト電圧 Ｖpffset＝εＶa (3) ここで単位のないパラメータεは理想的にはゼ
ロであるが、実際には前述した外部要因に依存し
ている。最適化はεの最小化を必要とする 最終的には次の如くなる。 Ｒio＝γρｓ （3′） ここでＲioは発電器がバイアス供給リード線に
表わす抵抗であり、ρsは発電器を有するシリコ
ンの薄板の固有抵抗である。発電器における消費
電力は次のように与えられる。 ＰiN＝Ｖa ２／Ｒio＝Ｖa ２／γρｓ (4) その結果、一定のρｓに対する最小の電力は最
大のγを必要とする。 代りに、ホール電圧は式(2)と(4)を使用して、入
力電力の形で表現できる。即ち、 ここで
【式】は電圧／電力の価値指数
（figure of merit）である。
重要な式を要約すると、次の如くなる。
Ｖput＝ＶH＋Ｖpffest (1)
ＶH＝αtanθＶa (2)
Ｖpffset＝εＶa (3)
tanθ＝10-8μＨ
最適化の例を想定して、第１図のSHPの最適化
を考える。SHPの形状は出力電圧用点接点間を等
電位面とするために長方形にする必要がある。
tanθ≪１、ε＝０およびρsを一定と仮定する。
これらの拘束下において、最適化変数は長さに対
する幅の比率Ｗ／Ｌであり、次に示すようにな
る。 α＝ｆ（Ｗ／Ｌ） ここで テストを通して、入力電力に対して最も効率的
な出力電圧を選択することが最適化となることは
明らかである。最大値の95％以上にＶHを増加す
るために消費された付加電力が浪費されたと仮定
すると、最適範囲は次の如くなる。 0.75＜Ｗ／Ｌ＜1.2、0.833Ｌ／Ｗ＜４／３ (7) それに対して、αとβは下記の範囲にある。 0.602＜α＜0.707 (8) 0.695＞β＞0.642 (9) SHPは第２Ａ図および第２Ｂ図の正角写像変換
を受けることができる。即ち、 Ｗ＝exp Ｚ (10) これはSHPを半円環体に変換する。この幾何学
（形状）はオフセツト電圧を減らすという利点が
ある。 第２Ａ図において、SHPは幅Ｗと長さＬを有し
て、図解的に表現されている。 第２Ｂ図において、ホール・プローブ１４′と
１５′は中心から半径ｒH＝（r1r2）1/2の距離にあ
り、ここでr1とr2は内部および外部の半径であ
る。Ｗ／Ｌの等価な値は次式から計算される。 （Ｗ／Ｌ）equiv＝θ〔ln（r2／r1）〕-1 (11) θ＝２πに対して、条件式(8)と(9)を満足する
r2／r1の最適範囲は次のようになる。 4348＞（r2／r1）＞188 (12) この範囲の値は多少大きめの装置を除いて実施
することが困難である。実際に等価な構造は、第
２Ｂ図において電流接触部１２′，１３′を互に平
行な直線状としr1＝Ｃ、ｒH＝Ｘx、およびr2＝Ｌ
で画定される形状であつて、三角形の先端すなわ
ち中心からr1部分を切り取つた台形状である。 この実際の例では、接触部の誤整列（ミスアラ
イメント）によるオフセツト電圧は、SHPの場合
のように、セルの長さにわたつて、一定でない。
この場合、オフセツト電圧に次式により与えられ
る。 このエラー電圧はセルに沿つたホール接触部の
対の位置の逆数として変化する。一定のＬ／Ｃの
比率に対して、このオフセツト電圧を最少にする
ために、ホール接触部はセルの最も大きな幅、即
ちＸc＝Ｌの所に置かれる。しかしながら、Ｘ＝
Ｌの所に置かれた大きな電流接触部はこの領域の
ホール電圧を短絡させる。電流接触部のシヤント
効果を最小にするために、ホール接触部は幾何学
的平均、即ちＸc＝√の所に置かれる。幾何学
的平均へのホール接触部の設定は次式によつて与
えられるオフセツト電圧として生じる。 第３Ａ図及び第３Ｂ図は上記の図と異なるホー
ル効果装置の形状を例示している。第３Ａ図は２
個の「背中合せ」の半円環体と考えられるダイヤ
モンド形状のホール効果板２０を図示している。
この装置は最大16％以下の消費電力を有したSHP
と同じ大きさの出力電圧を作ることができる。 この構造において、ホール電圧接触部２２と２
５（または２３と２４）はセの最も広い部分に置
かれている。これらの接触部のこの幾何学的配置
はオフセツト電圧と感度の観点の両方から最適の
所にこれらの接触部を置いている。 この好適実施例においては、電流接触部とホー
ル電圧接触部は相互に交換でるということに注意
されたい。 第３Ｂ図はＰ型基板３３とその上に形成された
Ｎ型エピタキシヤル層３０を図示したものであ
る。Ｐ型材料３１と３２はホール効果板２０を絶
縁分離し、画定するために、エピタキシヤル層の
中に入れられている。シリコン酸化保護層２１は
エピタキシヤル層３０の上に形成され、その中に
孔２６−２９がエピタキシヤル層３０のＮ型材料
中に形成されたＮ＋型材料でなる接触部２２−２
５を露出するように形成されている。 オフセツト電圧の分析は半円環体の場合をとる
と、次式で与えられる。 V″e＝Ｖcc〔２ΔＸ／ｌｏ（Ｌ／Ｃ）Ｌ この簡略化された分析は要因２／ｌo（Ｌ／
Ｃ）のSHP上の改良を示している。 磁界がない場合の電界は次式による点の電流密
度に関係している。 Ｅ＝ρＪ （15） ここで２次元の近似において、固有抵抗のテン
ソルは次式を有する。 もしチツプがパツケージの異なる拡張効果また
はひずみのために剪断力を受けるなら、固有抵抗
のテンソルは次の如くになる。 また、弱い磁界が加えられると、次のようにな
る。 ここでＲはホール係数である。さて、第４図を
参照すると、発電器４０に対して、 ｊy＝０およびＥy＝（ρ′xy−RH）ｊxである。
それ故に （ＶA−ＶB）Ｖy＝（ρ′xy−RH）１x／ｔ ＝Ｖpffset−ＶH （19） 式(3)で定義されたオフセツト・パラメータεは
次式で与えられる。 ε＝（ρ′xy／ρ′xx）（Ｗ／Ｌ） 他のSHP４１はSHP４０の近くにあるが、しか
しそれに対して直角におかれ、SHP４１に対して
はｊx＝０、および （ＶD−ＶC）＝ＶX＝（ρ′xy＋RH）１y／ｔ ＝Ｖpffset＋ＶH （20） である。 SHP４１のホール接触部Ｃは導体４２からスイ
ツチ４４および導体４３を通つて、SHP４０のホ
ール導体Ａに接続されている。SHP４１のホール
電圧接触部Ｄは導体５３と５１からスイツチ５２
を通つて、SHP４０のホール電圧接触部Ｂに接続
されている。バイアス電圧がホール板４１と４０
の電流接触部４６と４８にそれぞれ加えられ、
SHP４１と４０の電流接触部４５と４７はそれぞ
れ接地されている。出力端子４９と５０はそれぞ
れ導体４２と５１に接続されている。 スイツチ４４と５２が閉じると、点ＡとＣは同
電位になる。同じようにＢとＤも同電位になる。
その結果の電圧差は初項に対して、次の如くな
る。 ＶBD−ＶAC＝１／２〔（ＶB−ＶA）＋（ＶD−ＶC）〕 ＝１／２〔（−Ｖpffset＋ＶH）＋（Ｖpffset＋ ＶH）〕＝ＶH （21） このようにして、剪断力を均一にすることによ
つて、オフセツト電圧は第４図のように互いに接
続された対の直交した発電器に対する初項で取り
除かれている。 ２個以上の発電器を同じチツプ上に互いに接続
することはある環境下における幾何学的結果の影
響を減らすことができる。１個のチツプ上にｎ個
の発電器があり、所定の１つのセンサがＶpffset
＝δを有する確率が次の正規確率関数で与えられ
ると仮定する。 ここでこの関数はゼロでない値のδ＝μの所で
最高になる可能性がある。 ホール電圧接触部に並列に接続されたｎ個の発
電器に対して、組合せがオフセツト電圧δを有す
る確率の逆数は次のように示すことができる。 ここで
を考える。SHPの形状は出力電圧用点接点間を等
電位面とするために長方形にする必要がある。
tanθ≪１、ε＝０およびρsを一定と仮定する。
これらの拘束下において、最適化変数は長さに対
する幅の比率Ｗ／Ｌであり、次に示すようにな
る。 α＝ｆ（Ｗ／Ｌ） ここで テストを通して、入力電力に対して最も効率的
な出力電圧を選択することが最適化となることは
明らかである。最大値の95％以上にＶHを増加す
るために消費された付加電力が浪費されたと仮定
すると、最適範囲は次の如くなる。 0.75＜Ｗ／Ｌ＜1.2、0.833Ｌ／Ｗ＜４／３ (7) それに対して、αとβは下記の範囲にある。 0.602＜α＜0.707 (8) 0.695＞β＞0.642 (9) SHPは第２Ａ図および第２Ｂ図の正角写像変換
を受けることができる。即ち、 Ｗ＝exp Ｚ (10) これはSHPを半円環体に変換する。この幾何学
（形状）はオフセツト電圧を減らすという利点が
ある。 第２Ａ図において、SHPは幅Ｗと長さＬを有し
て、図解的に表現されている。 第２Ｂ図において、ホール・プローブ１４′と
１５′は中心から半径ｒH＝（r1r2）1/2の距離にあ
り、ここでr1とr2は内部および外部の半径であ
る。Ｗ／Ｌの等価な値は次式から計算される。 （Ｗ／Ｌ）equiv＝θ〔ln（r2／r1）〕-1 (11) θ＝２πに対して、条件式(8)と(9)を満足する
r2／r1の最適範囲は次のようになる。 4348＞（r2／r1）＞188 (12) この範囲の値は多少大きめの装置を除いて実施
することが困難である。実際に等価な構造は、第
２Ｂ図において電流接触部１２′，１３′を互に平
行な直線状としr1＝Ｃ、ｒH＝Ｘx、およびr2＝Ｌ
で画定される形状であつて、三角形の先端すなわ
ち中心からr1部分を切り取つた台形状である。 この実際の例では、接触部の誤整列（ミスアラ
イメント）によるオフセツト電圧は、SHPの場合
のように、セルの長さにわたつて、一定でない。
この場合、オフセツト電圧に次式により与えられ
る。 このエラー電圧はセルに沿つたホール接触部の
対の位置の逆数として変化する。一定のＬ／Ｃの
比率に対して、このオフセツト電圧を最少にする
ために、ホール接触部はセルの最も大きな幅、即
ちＸc＝Ｌの所に置かれる。しかしながら、Ｘ＝
Ｌの所に置かれた大きな電流接触部はこの領域の
ホール電圧を短絡させる。電流接触部のシヤント
効果を最小にするために、ホール接触部は幾何学
的平均、即ちＸc＝√の所に置かれる。幾何学
的平均へのホール接触部の設定は次式によつて与
えられるオフセツト電圧として生じる。 第３Ａ図及び第３Ｂ図は上記の図と異なるホー
ル効果装置の形状を例示している。第３Ａ図は２
個の「背中合せ」の半円環体と考えられるダイヤ
モンド形状のホール効果板２０を図示している。
この装置は最大16％以下の消費電力を有したSHP
と同じ大きさの出力電圧を作ることができる。 この構造において、ホール電圧接触部２２と２
５（または２３と２４）はセの最も広い部分に置
かれている。これらの接触部のこの幾何学的配置
はオフセツト電圧と感度の観点の両方から最適の
所にこれらの接触部を置いている。 この好適実施例においては、電流接触部とホー
ル電圧接触部は相互に交換でるということに注意
されたい。 第３Ｂ図はＰ型基板３３とその上に形成された
Ｎ型エピタキシヤル層３０を図示したものであ
る。Ｐ型材料３１と３２はホール効果板２０を絶
縁分離し、画定するために、エピタキシヤル層の
中に入れられている。シリコン酸化保護層２１は
エピタキシヤル層３０の上に形成され、その中に
孔２６−２９がエピタキシヤル層３０のＮ型材料
中に形成されたＮ＋型材料でなる接触部２２−２
５を露出するように形成されている。 オフセツト電圧の分析は半円環体の場合をとる
と、次式で与えられる。 V″e＝Ｖcc〔２ΔＸ／ｌｏ（Ｌ／Ｃ）Ｌ この簡略化された分析は要因２／ｌo（Ｌ／
Ｃ）のSHP上の改良を示している。 磁界がない場合の電界は次式による点の電流密
度に関係している。 Ｅ＝ρＪ （15） ここで２次元の近似において、固有抵抗のテン
ソルは次式を有する。 もしチツプがパツケージの異なる拡張効果また
はひずみのために剪断力を受けるなら、固有抵抗
のテンソルは次の如くになる。 また、弱い磁界が加えられると、次のようにな
る。 ここでＲはホール係数である。さて、第４図を
参照すると、発電器４０に対して、 ｊy＝０およびＥy＝（ρ′xy−RH）ｊxである。
それ故に （ＶA−ＶB）Ｖy＝（ρ′xy−RH）１x／ｔ ＝Ｖpffset−ＶH （19） 式(3)で定義されたオフセツト・パラメータεは
次式で与えられる。 ε＝（ρ′xy／ρ′xx）（Ｗ／Ｌ） 他のSHP４１はSHP４０の近くにあるが、しか
しそれに対して直角におかれ、SHP４１に対して
はｊx＝０、および （ＶD−ＶC）＝ＶX＝（ρ′xy＋RH）１y／ｔ ＝Ｖpffset＋ＶH （20） である。 SHP４１のホール接触部Ｃは導体４２からスイ
ツチ４４および導体４３を通つて、SHP４０のホ
ール導体Ａに接続されている。SHP４１のホール
電圧接触部Ｄは導体５３と５１からスイツチ５２
を通つて、SHP４０のホール電圧接触部Ｂに接続
されている。バイアス電圧がホール板４１と４０
の電流接触部４６と４８にそれぞれ加えられ、
SHP４１と４０の電流接触部４５と４７はそれぞ
れ接地されている。出力端子４９と５０はそれぞ
れ導体４２と５１に接続されている。 スイツチ４４と５２が閉じると、点ＡとＣは同
電位になる。同じようにＢとＤも同電位になる。
その結果の電圧差は初項に対して、次の如くな
る。 ＶBD−ＶAC＝１／２〔（ＶB−ＶA）＋（ＶD−ＶC）〕 ＝１／２〔（−Ｖpffset＋ＶH）＋（Ｖpffset＋ ＶH）〕＝ＶH （21） このようにして、剪断力を均一にすることによ
つて、オフセツト電圧は第４図のように互いに接
続された対の直交した発電器に対する初項で取り
除かれている。 ２個以上の発電器を同じチツプ上に互いに接続
することはある環境下における幾何学的結果の影
響を減らすことができる。１個のチツプ上にｎ個
の発電器があり、所定の１つのセンサがＶpffset
＝δを有する確率が次の正規確率関数で与えられ
ると仮定する。 ここでこの関数はゼロでない値のδ＝μの所で
最高になる可能性がある。 ホール電圧接触部に並列に接続されたｎ個の発
電器に対して、組合せがオフセツト電圧δを有す
る確率の逆数は次のように示すことができる。 ここで
【式】である。ゼロ・オフセツト
の確率の逆数は次のとおりである。
ゼロ・オフセツトの確率が単一センサに対する
よりも、相互接続されたセンサの組合せに対する
方がより大きい条件は次のとおりである。 Ｐo（０）＞P1（０） （25） これは次を必要とする。 μ２／σ２＜ιo（ｎ）／〔２（ｎ−１）〕
（26） このようにして、もし確率関数がオフセツトの
１つの方向に対して過度に「スキユー
（Skewed）」でなければ、いくつかのセンサを互
いに接続することはゼロ・オフセツトの確率を増
すことができる。スキユーのない分布（μ＝０）
に対しては、 であり、その結果、例えばこの場合には互いに４
つの発電器を接続することは２の因数によるオフ
セツト電圧によつて歩留りロスを減らす。 有限オフセツトが許されるなら、改良はより向
上する。１例として、σ＝5mVを有したスキユ
ーのない（μ＝０）分布により特徴づけられる１
群の発電器を考えてみる。もしオフセツトδ′＝
3mV以下が受け入れられるとすると、所定の単
一発電器が受け入れることができる確率はerf
（δ′／２σ）＝0.452であり、一方４個の発電器の
組合せが受け入れることができる確率はerf（δ
２／２δ４）＝0.769である。このように単一発電
器の歩留りロスは54.8％であるが、一方組合せの
歩留りロスは僅か23％である。直交発電器による
剪断電圧消去および統計的平均化によるオフセツ
ト電圧の減少の概念は並列なホール電圧接触部を
有した偶数個の直交発電器のペアにより実現でき
る。多重差動増幅器／ホール発電器の組合せに対
するこれらの概念の拡張は組合せられた発電器／
増幅器のオフセツト電圧を減少する。 ホール磁気発電器の出力電圧は使用されたキヤ
リアの種類に依存している。シリコンの中の電子
の移動はホールの移動より大きい。ホール電圧は
キヤリアの移動に直接比例しているので、ホー
ル・センサは第３Ｂ図に示したように、電流およ
びホール接触部の両方に対して、適切で、浅いＮ
＋拡散を有したＮ型シリコンで作られる。 出力電圧はホール発電器内のキヤリア濃度に依
存している。1015原子／cm3以上の濃度に対して、
キヤリアの易動度は減少する。1015原子／cm3以下
の濃度は発電器の内部インピーダンスを増し、発
電器の負荷が重要になる。 好適実施例において、２対の直交したダイヤモ
ンド形状の発電器６０−６１と６２−６３が第５
Ａ図および第５Ｂ図に示すように形成されてい
る。111配向を有した10から20オーム・センチメ
ートルのＰ型出発物質が基板６４を形成し、その
上にＮ型エピタキシヤル層６６が成長する。酸化
シリコン保護層６８はＮ型エピタキシヤル層上に
形成される。Ｐ型絶縁領域６７が発電器６０−６
３画定するために、エピタキシヤル層の中に形成
される。 第６Ａ図および第６Ｂ図は製造プロセスにおけ
る別のステツプを図示しており、ここでＮ＋型物
質の接触部７５−７８がＮ型エピタキシヤル層６
６の中に形成されて示されている。また、保護層
６８の別の形成が接触開口部７１−７４を有し
て、はつきりと示されている。これらの開口部お
よび接触部は装置６２と６３に対して示されてい
る。装置６２と６３および６０と６１の残りの接
触部と開口部はすべて同じであるが、詳細には示
されていない。完全な装置は第７Ａ図および第７
Ｂ図に示されている。第７Ｂ図は接触部７５−７
８とそれぞれ接触するように設けられた金属導体
８０−８３を図示している。相互接続は示されて
いないが、この好適実施例においては、金属導体
８１と８４は装置６２のホール電圧接触部に接続
され、導体８８と９３は装置６０のホール電圧接
触部に接続され、導体９１と９４は装置６１のホ
ール電圧接触部に接続され、導体８２と８７は装
置６３のホール電圧接触部に接続されている。各
装置上の残りの２個の導体はバイアス電圧源に接
続され、電流接触部として作用する。この好適実
施例においては、電流接触部とホール電圧接触部
は対が直交しているので、任意に完全に相互交換
できることを思い出されたい。相互接続は示され
ていないが、第７Ｂ図ではバイアス電圧入力が金
属導体９２，８０，９５および８３に接続されて
いる。金属導体８９，９０，８５および８６は接
地されている。この電力の接続は逆にすることが
できる。ホール電圧出力は金属導体８１と８２か
ら取り出される。金属導体８１は導体８８，９４
および８７に接続されている。金属導体８２は導
体９１，８３および８４に接続されている。この
ようにして、ホール電圧接触部の並列接続がなさ
れる。 この好適実施例においては、最適なホール板は
端の長さが等しいダイヤモンドの形状である。対
が直交するように互いに設定すると、ストレス電
圧を減らす代りにオフセツト電圧を減らす。これ
らの直交した対を他の直交した対と並列に接続す
ることによつて、ストレス消去があるばかりでな
く、初めに列挙した理由によつて生じたオフセツ
ト電圧も消去する。 本好適実施例は好適装置を作るために、２個の
直交した対について簡単に図示しているけれど
も、本発明は２個の対の組合せに限定されること
なく、更に必要に応じて追加することができるこ
とを理解されたい。また、好適ダイヤモンド形状
の装置が示されているが、もちろん長方形の装置
または他の所望の形状でも同じように使用される
ことができる。 また、Ｎ型エピタキシヤル物質がホール効果発
電器の基体として、好適実施例として示されてい
るけれども、本発明はそのような材料に限定され
ないし、また他の半導体材料および金属でも企て
ることができる。その金属および材料は当業者に
はよく知られている。さらに、直交対を並列に接
続する応用は能動半導体装置の用途にも意図して
いる。もちろん、初めに述べたように、増幅器お
よびヒステリシス素子はスイツチングの用途や直
線的（リニア）の用途のような種々の目的のため
に、直交対の出力に接続されるということもよく
知られていることである。
よりも、相互接続されたセンサの組合せに対する
方がより大きい条件は次のとおりである。 Ｐo（０）＞P1（０） （25） これは次を必要とする。 μ２／σ２＜ιo（ｎ）／〔２（ｎ−１）〕
（26） このようにして、もし確率関数がオフセツトの
１つの方向に対して過度に「スキユー
（Skewed）」でなければ、いくつかのセンサを互
いに接続することはゼロ・オフセツトの確率を増
すことができる。スキユーのない分布（μ＝０）
に対しては、 であり、その結果、例えばこの場合には互いに４
つの発電器を接続することは２の因数によるオフ
セツト電圧によつて歩留りロスを減らす。 有限オフセツトが許されるなら、改良はより向
上する。１例として、σ＝5mVを有したスキユ
ーのない（μ＝０）分布により特徴づけられる１
群の発電器を考えてみる。もしオフセツトδ′＝
3mV以下が受け入れられるとすると、所定の単
一発電器が受け入れることができる確率はerf
（δ′／２σ）＝0.452であり、一方４個の発電器の
組合せが受け入れることができる確率はerf（δ
２／２δ４）＝0.769である。このように単一発電
器の歩留りロスは54.8％であるが、一方組合せの
歩留りロスは僅か23％である。直交発電器による
剪断電圧消去および統計的平均化によるオフセツ
ト電圧の減少の概念は並列なホール電圧接触部を
有した偶数個の直交発電器のペアにより実現でき
る。多重差動増幅器／ホール発電器の組合せに対
するこれらの概念の拡張は組合せられた発電器／
増幅器のオフセツト電圧を減少する。 ホール磁気発電器の出力電圧は使用されたキヤ
リアの種類に依存している。シリコンの中の電子
の移動はホールの移動より大きい。ホール電圧は
キヤリアの移動に直接比例しているので、ホー
ル・センサは第３Ｂ図に示したように、電流およ
びホール接触部の両方に対して、適切で、浅いＮ
＋拡散を有したＮ型シリコンで作られる。 出力電圧はホール発電器内のキヤリア濃度に依
存している。1015原子／cm3以上の濃度に対して、
キヤリアの易動度は減少する。1015原子／cm3以下
の濃度は発電器の内部インピーダンスを増し、発
電器の負荷が重要になる。 好適実施例において、２対の直交したダイヤモ
ンド形状の発電器６０−６１と６２−６３が第５
Ａ図および第５Ｂ図に示すように形成されてい
る。111配向を有した10から20オーム・センチメ
ートルのＰ型出発物質が基板６４を形成し、その
上にＮ型エピタキシヤル層６６が成長する。酸化
シリコン保護層６８はＮ型エピタキシヤル層上に
形成される。Ｐ型絶縁領域６７が発電器６０−６
３画定するために、エピタキシヤル層の中に形成
される。 第６Ａ図および第６Ｂ図は製造プロセスにおけ
る別のステツプを図示しており、ここでＮ＋型物
質の接触部７５−７８がＮ型エピタキシヤル層６
６の中に形成されて示されている。また、保護層
６８の別の形成が接触開口部７１−７４を有し
て、はつきりと示されている。これらの開口部お
よび接触部は装置６２と６３に対して示されてい
る。装置６２と６３および６０と６１の残りの接
触部と開口部はすべて同じであるが、詳細には示
されていない。完全な装置は第７Ａ図および第７
Ｂ図に示されている。第７Ｂ図は接触部７５−７
８とそれぞれ接触するように設けられた金属導体
８０−８３を図示している。相互接続は示されて
いないが、この好適実施例においては、金属導体
８１と８４は装置６２のホール電圧接触部に接続
され、導体８８と９３は装置６０のホール電圧接
触部に接続され、導体９１と９４は装置６１のホ
ール電圧接触部に接続され、導体８２と８７は装
置６３のホール電圧接触部に接続されている。各
装置上の残りの２個の導体はバイアス電圧源に接
続され、電流接触部として作用する。この好適実
施例においては、電流接触部とホール電圧接触部
は対が直交しているので、任意に完全に相互交換
できることを思い出されたい。相互接続は示され
ていないが、第７Ｂ図ではバイアス電圧入力が金
属導体９２，８０，９５および８３に接続されて
いる。金属導体８９，９０，８５および８６は接
地されている。この電力の接続は逆にすることが
できる。ホール電圧出力は金属導体８１と８２か
ら取り出される。金属導体８１は導体８８，９４
および８７に接続されている。金属導体８２は導
体９１，８３および８４に接続されている。この
ようにして、ホール電圧接触部の並列接続がなさ
れる。 この好適実施例においては、最適なホール板は
端の長さが等しいダイヤモンドの形状である。対
が直交するように互いに設定すると、ストレス電
圧を減らす代りにオフセツト電圧を減らす。これ
らの直交した対を他の直交した対と並列に接続す
ることによつて、ストレス消去があるばかりでな
く、初めに列挙した理由によつて生じたオフセツ
ト電圧も消去する。 本好適実施例は好適装置を作るために、２個の
直交した対について簡単に図示しているけれど
も、本発明は２個の対の組合せに限定されること
なく、更に必要に応じて追加することができるこ
とを理解されたい。また、好適ダイヤモンド形状
の装置が示されているが、もちろん長方形の装置
または他の所望の形状でも同じように使用される
ことができる。 また、Ｎ型エピタキシヤル物質がホール効果発
電器の基体として、好適実施例として示されてい
るけれども、本発明はそのような材料に限定され
ないし、また他の半導体材料および金属でも企て
ることができる。その金属および材料は当業者に
はよく知られている。さらに、直交対を並列に接
続する応用は能動半導体装置の用途にも意図して
いる。もちろん、初めに述べたように、増幅器お
よびヒステリシス素子はスイツチングの用途や直
線的（リニア）の用途のような種々の目的のため
に、直交対の出力に接続されるということもよく
知られていることである。
第１図は標準ホール板（SHP）の上面図であ
る。第２図は数学的正角写像変換の図式表示図で
ある。第３Ａ図はダイヤモンド形状ホール効果板
の上面図である。第３Ｂ図は第３Ａ図の板を線３
Ｂに沿つて切断した立面図である。第４図は１対
の直交SHPの電気的接続図である。第５Ａ図は直
交ダイヤモンド形状の２対の製造過程の初期段階
を図示したものである。第５Ｂ図は第５Ａ図の線
５Ｂに沿つて切断された立面図である。第６Ａ図
は直交ダイヤモンド形状の２対の製造プロセスの
別のステツプを示す図である。第６Ｂ図は第６Ａ
図の線６Ｂに沿つて切断された立面図である。第
７Ａ図は直交ダイヤモンド形状の２対の完成した
上面図である。第７Ｂ図は第７Ａ図の線７Ｂに沿
つて切断された立面図である。 １０，２０…ホール効果板、１１…半導体基
体、１２，１３…電流接触部、１４，１５，２
２，２３，２４，２５…ホール電圧接触部、４
０，４１，６０，６１，６２，６３…ホール発電
器、４９，５０…出力端子。
る。第２図は数学的正角写像変換の図式表示図で
ある。第３Ａ図はダイヤモンド形状ホール効果板
の上面図である。第３Ｂ図は第３Ａ図の板を線３
Ｂに沿つて切断した立面図である。第４図は１対
の直交SHPの電気的接続図である。第５Ａ図は直
交ダイヤモンド形状の２対の製造過程の初期段階
を図示したものである。第５Ｂ図は第５Ａ図の線
５Ｂに沿つて切断された立面図である。第６Ａ図
は直交ダイヤモンド形状の２対の製造プロセスの
別のステツプを示す図である。第６Ｂ図は第６Ａ
図の線６Ｂに沿つて切断された立面図である。第
７Ａ図は直交ダイヤモンド形状の２対の完成した
上面図である。第７Ｂ図は第７Ａ図の線７Ｂに沿
つて切断された立面図である。 １０，２０…ホール効果板、１１…半導体基
体、１２，１３…電流接触部、１４，１５，２
２，２３，２４，２５…ホール電圧接触部、４
０，４１，６０，６１，６２，６３…ホール発電
器、４９，５０…出力端子。
Claims (1)
- 【特許請求の範囲】 １ 改良された集積回路ホール発電器であつて、 (イ) 共にダイヤモンド形状に形成された少なくと
も２枚のホール効果板であつて、各々が前記ダ
イヤモンド形状板の対向した点に位置する電流
接触部ともう一方の対向した点に位置するホー
ル電圧接触部を有し、一方のホール効果板の電
流接触部を２等分するように引かれた線が他方
のホール効果板の電流接触部を２等分する線と
実質的に直交するように位置づけられている前
記の少なくとも２枚のホール効果板と、 (ロ) 前記ホール効果板の各々の前記電流接触部を
横切つて、電圧を加える手段と、 (ハ) 前記ホール効果板の面に対して実質的に垂直
に前記ホール効果板を交差する磁界を選択的に
加える手段と、 (ニ) 各ホール効果板の正のホール電圧接触部を相
互接続する手段および各ホール効果板の負の電
圧ホール接触部を相互接続する手段であつて、
前記交差磁界を加えることによりホール電圧が
発生してくるように構成された相互接続手段
と、 (ホ) 前記交差磁界を表示する発生した電気信号を
受信および送信する前記相互接続手段に取り付
けられた出力手段とを有する前記改良された集
積回路ホール発電器。 ２ 特許請求の範囲第１項記載のホール発電器に
おいて、前記ホール効果板が半導体材料を含む前
記ホール発電器。 ３ 特許請求の範囲第１項記載のホール発電器に
おいて、前記ホール効果板が金属を含む前記ホー
ル発電器。 ４ 特許請求の範囲第１項記載のホール発電器に
おいて、前記ダイヤモンド形状ホール効果板の各
辺の長さが等しく、電流接触部とホール電圧接触
部とが相互交換可能である前記ホール発電器。 ５ 改良された集積回路ホール発電器であつて、 (イ) 共にダイヤモンド形状に形成された少なくと
も２対のホール効果板であつて、前記ダイヤモ
ンド形状のホール効果板はその向かい合つた点
に位置する電流接触部と他方の向かい合つた点
に位置するホール電圧接触部とを有し、一方の
ホール効果板の電流接触部を２等分するように
引かれた線が他方のホール効果板の電流接触部
を２等分する線に対して実質的に直交するよう
に位置づけられ、２対のホール効果板は互いに
対して、電流接触部を２等分するように引かれ
た線のすべてが相互に直交するように位置づけ
られている前記の少なくとも２対のホール効果
板と、 (ロ) 前記ホール効果板の各々の電流接触部を横切
つて電圧を加える手段と、 (ハ) 前記ホール効果板の面に対して実質的に垂直
に前記ホール効果板を交差する磁界を選択的に
加える手段と、 (ニ) 各ホール効果板の正のホール電圧接触部を相
互接続する手段及び各ホール効果板の負の電圧
ホール接触部を相互接続する手段であつて、前
記交差磁界を加えることによりホール電圧を発
生してくるように構成された相互接続手段と、 (ホ) 前記相互接続手段に取り付けられ、前記交差
磁界を表示する発生した電気信号を受信および
送信する出力手段とを有する前記の改良された
集積回路ホール発電器。 ６ 特許請求の範囲第５項記載のホール発電器に
おいて、前記ホール効果板が半導体材料を含む前
記ホール発電器。 ７ 特許請求の範囲第５項記載のホール発電器に
おいて、前記ホール効果板が金属を含む前記ホー
ル発電器。 ８ 特許請求の範囲第５項記載のホール発電器に
おいて、前記ダイヤモンド形状ホール効果板の各
辺の長さが等しく、電流接触部とホール電圧接触
部とが相互交換可能である前記ホール発電器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/764,931 US4141026A (en) | 1977-02-02 | 1977-02-02 | Hall effect generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53108396A JPS53108396A (en) | 1978-09-21 |
| JPS6228600B2 true JPS6228600B2 (ja) | 1987-06-22 |
Family
ID=25072193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16091677A Granted JPS53108396A (en) | 1977-02-02 | 1977-12-28 | Improved ic hall generator |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4141026A (ja) |
| JP (1) | JPS53108396A (ja) |
| DE (1) | DE2804373A1 (ja) |
| IT (1) | IT1090846B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4163986A (en) * | 1978-05-03 | 1979-08-07 | International Business Machines Corporation | Twin channel Lorentz coupled depletion width modulation effect magnetic field sensor |
| DE3001772A1 (de) * | 1980-01-18 | 1981-07-23 | Siemens AG, 1000 Berlin und 8000 München | Halbleiterbauelement |
| DE3110107A1 (de) * | 1981-03-16 | 1982-09-23 | Mannesmann Rexroth GmbH, 8770 Lohr | Kraftmessverfahren und kraftmessvorrichtung zur steuerung des krafthebers eines ackerschleppers |
| EP0162165A3 (en) * | 1983-06-10 | 1986-07-16 | Texas Instruments Incorporated | A Hall effect device and method for fabricating such a device |
| US4578692A (en) * | 1984-04-16 | 1986-03-25 | Sprague Electric Company | Integrated circuit with stress isolated Hall element |
| CH668147A5 (de) * | 1985-05-22 | 1988-11-30 | Landis & Gyr Ag | Einrichtung mit einem hallelement in integrierter halbleitertechnologie. |
| CH669068A5 (de) * | 1986-04-29 | 1989-02-15 | Landis & Gyr Ag | Integrierbares hallelement. |
| US4908527A (en) * | 1988-09-08 | 1990-03-13 | Xolox Corporation | Hall-type transducing device |
| US5789915A (en) * | 1989-02-17 | 1998-08-04 | Nartron Corporation | Magnetic field energy responsive position sensing apparatus and method |
| US7205622B2 (en) * | 2005-01-20 | 2007-04-17 | Honeywell International Inc. | Vertical hall effect device |
| US9007060B2 (en) | 2011-07-21 | 2015-04-14 | Infineon Technologies Ag | Electronic device with ring-connected hall effect regions |
| US8988072B2 (en) | 2011-07-21 | 2015-03-24 | Infineon Technologies Ag | Vertical hall sensor with high electrical symmetry |
| US9103868B2 (en) | 2011-09-15 | 2015-08-11 | Infineon Technologies Ag | Vertical hall sensors |
| US9312472B2 (en) | 2012-02-20 | 2016-04-12 | Infineon Technologies Ag | Vertical hall device with electrical 180 degree symmetry |
| DE102012024062A1 (de) * | 2012-12-10 | 2014-06-12 | Micronas Gmbh | Magnetfeldsensor |
| US9252354B2 (en) * | 2013-01-29 | 2016-02-02 | Infineon Technologies Ag | Vertical hall device with highly conductive opposite face node for electrically connecting first and second hall effect regions |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842691A (ja) * | 1971-09-30 | 1973-06-21 | ||
| JPS5038478A (ja) * | 1973-08-06 | 1975-04-09 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL173335C (nl) * | 1972-06-01 | 1984-01-02 | Philips Nv | Hall-element. |
| JPS561789B2 (ja) * | 1974-04-26 | 1981-01-16 | ||
| JPS5220317B2 (ja) * | 1974-12-25 | 1977-06-02 | ||
| US3994010A (en) * | 1975-03-27 | 1976-11-23 | Honeywell Inc. | Hall effect elements |
| US3997909A (en) * | 1975-05-14 | 1976-12-14 | International Business Machines Corporation | High carrier velocity magnetic sensor |
| JPS51147191A (en) * | 1975-06-12 | 1976-12-17 | Asahi Chem Ind Co Ltd | Hall element and its method of manufacturing |
-
1977
- 1977-02-02 US US05/764,931 patent/US4141026A/en not_active Expired - Lifetime
- 1977-12-23 IT IT52372/77A patent/IT1090846B/it active
- 1977-12-28 JP JP16091677A patent/JPS53108396A/ja active Granted
-
1978
- 1978-02-02 DE DE19782804373 patent/DE2804373A1/de active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842691A (ja) * | 1971-09-30 | 1973-06-21 | ||
| JPS5038478A (ja) * | 1973-08-06 | 1975-04-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53108396A (en) | 1978-09-21 |
| US4141026A (en) | 1979-02-20 |
| DE2804373C2 (ja) | 1991-06-06 |
| DE2804373A1 (de) | 1978-08-03 |
| IT1090846B (it) | 1985-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6228600B2 (ja) | ||
| US4782375A (en) | Integratable hall element | |
| US8134361B2 (en) | Magnetic sensor including magnetic field detectors and field resistors arranged on inclined surfaces | |
| JPH01251763A (ja) | 縦型ホール素子と集積化磁気センサ | |
| US6424018B1 (en) | Semiconductor device having a hall-effect element | |
| US2942177A (en) | Method and means for measuring magnetic field strength | |
| US4673964A (en) | Buried Hall element | |
| JP2000174357A (ja) | ホ―ル効果素子を有する半導体装置 | |
| CN107703466B (zh) | 霍尔传感器装置和霍尔感测方法 | |
| US20100019331A1 (en) | Hall-effect magnetic sensors with improved magnetic responsivity and methods for manufacturing the same | |
| CN110376537A (zh) | 一种适用于高温工作环境的半导体三维霍尔传感器制作方法 | |
| US2855549A (en) | Hall voltage generators | |
| US3123788A (en) | Piezoresistive gage | |
| JPS62260376A (ja) | 集積回路チツプ | |
| US20020024109A1 (en) | Integrated circuit and method for magnetic sensor testing | |
| JP3471986B2 (ja) | ホール素子及びそれを用いた電力量計 | |
| US10379175B2 (en) | Low-noise magnetic sensors | |
| Lozanova et al. | From magnetoresistor element to in-plane sensitive Hall device | |
| US9614148B1 (en) | Magnetic-field and magnetic-field gradient sensors based on lateral SOI bipolar transistors | |
| US11946890B2 (en) | Method for measuring high resistivity test samples using voltages or resistances of spacings between contact probes | |
| US11372061B2 (en) | Hall effect sensor devices and methods of forming hall effect sensor devices | |
| JP2514394B2 (ja) | ショットキゲ―トのゲ―ト長または位置合せ精度の測定方法 | |
| Wang et al. | A 3-D GaAs-based Hall sensor design with dual active layers structure | |
| JPH0239104B2 (ja) | Handotaikanatsusoshi | |
| JPS6216558B2 (ja) |