JPS62281334A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS62281334A
JPS62281334A JP61126761A JP12676186A JPS62281334A JP S62281334 A JPS62281334 A JP S62281334A JP 61126761 A JP61126761 A JP 61126761A JP 12676186 A JP12676186 A JP 12676186A JP S62281334 A JPS62281334 A JP S62281334A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip regions
water
field oxide
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61126761A
Other languages
Japanese (ja)
Other versions
JPH07105374B2 (en
Inventor
Takayuki Matsukawa
隆行 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12676186A priority Critical patent/JPH07105374B2/en
Publication of JPS62281334A publication Critical patent/JPS62281334A/en
Publication of JPH07105374B2 publication Critical patent/JPH07105374B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

PURPOSE:To enable a semiconductor device having an extremely fine structure to be water washed and dried with less contamination of the surface, by connecting adjacent chip regions at one or more positions on scribed lines surrounding the chip regions or opposing adiacent chip regions across narrow gaps. CONSTITUTION:Adjacent chip regions are connected to each other at one or more positions on scribed lines 31 of the chip regions upon completion of a field isolating process, even if the minimum working size of a field pattern is 2 mum or below. Alternatively, adjacent chip regions may be opposed across a narrow gap of 10 mum or below, When a semiconductor device having such a construction is lifted out of a water-washing tank, any water drops on the device will be connected to each other over the surface of field oxide films 2 through bridging portions between the adjacent chip regions. The water drops are moved easily by an air pressure of dry air and grow to larger drops. These water drops are blown off by the air pressure together with various contaminants left therein. Therefore, the surface of the semiconductor device is freed of residual contaminant.

Description

【発明の詳細な説明】 3、発明の詳細な説明 [産業上の利用分野] この発明は半導体装置に関し、特にフィールドパターン
の最小加工寸法が2μ市以下の超微細構造を有する場合
において、表面汚染の少ない状態で水洗・乾燥できる半
導体装置に関するものである。
Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] This invention relates to a semiconductor device, and particularly in the case where the field pattern has an ultra-fine structure with a minimum feature size of 2 μm or less, surface contamination can be avoided. This invention relates to a semiconductor device that can be washed and dried with less water.

[従来の技術] 第4図は、従来のff1Ls I半導体装置を示す平面
図であり、第5図は、第4図のA−A線断面図である。
[Prior Art] FIG. 4 is a plan view showing a conventional ff1LsI semiconductor device, and FIG. 5 is a sectional view taken along the line AA in FIG. 4.

図において、シリコンウェハ1表面に二酸化シリコンか
らなるフィールド酸化l12が形成されており、このフ
ィールド図化li2は、ここで対象としているような超
LSIレベルの半導体装置では大抵の場合LOCO8法
によって形成される。フイールド酸化膜2に格子状にス
クライブライン30が設けられており、このスクライブ
ライン3゜で囲まれた各領域(点111c内の領域)は
チップ領域を示している。フィールド酸化膜2表面の内
部111には、実際のLSI回路の配置に必要な形状で
フィールドパターン(図示せず)が形成されている。ス
クライブライン30は、ff1Ls I半導体装置の’
IJ造工程の初期段階で、一般にフィールド分離工程と
呼ばれる工程で、各チップfjA域の周囲に50〜20
0ミクOン程度の幅でフィールド酸化膜を付けずシリコ
ンウェハ1表面を露出させることによって設けられる。
In the figure, a field oxide 112 made of silicon dioxide is formed on the surface of a silicon wafer 1, and this field oxide 112 is formed by the LOCO8 method in most cases in ultra-LSI level semiconductor devices such as the one targeted here. Ru. Scribe lines 30 are provided in a grid pattern on the field oxide film 2, and each area (area within the point 111c) surrounded by the scribe lines 3° indicates a chip area. A field pattern (not shown) is formed in the interior 111 of the surface of the field oxide film 2 in a shape necessary for the actual arrangement of the LSI circuit. The scribe line 30 is the ff1Ls I semiconductor device.
At the initial stage of the IJ fabrication process, 50 to 20
It is provided by exposing the surface of the silicon wafer 1 without forming a field oxide film with a width of approximately 0 μm.

そして、このスクライブライン30は、R終的にウェハ
プロセスを完了した後、各チップを切り出すときにレー
ザヤダイヤモンド回転歯等で切れ目を入れる領域に相当
する。
The scribe line 30 corresponds to a region where cuts are made with a laser or diamond rotating tooth or the like when cutting out each chip after the wafer process is finally completed.

[発明が解決しようとする問題点1 以上のように、従来の半導体装置は、フィールドパター
ンの形成段階において既に、各チップ領域の周囲がスク
ライブライン30で囲まれているが、第4図の半導体装
置を素子製造の必要上から水洗して乾燥する場合、シリ
コンウェハ1表面が水に濡れにくい疎水面であるのに対
してフィールド酸化膜2は水に濡れやすい親水性の二酸
化シリコン面であるので、水洗槽から半導体IIIを引
き上げたとき、第6図のように水がフィールド酸化l1
2表面に各チップ領域ごとに独立した水滴4として付く
。このような形で水に濡れた半導体装置は、引き続き、
たとえば遠心力を利用したスピンドライ¥R1の中に入
れて水滴4を吹き飛ばして乾燥するが、発明者がフィー
ルドパターンの最小加工寸法が種々のLSIシリコンウ
ェハについて実験を重ねたところ、フィールドパターン
の最小加工寸法が2μ謂より大きいLSIシリコンウェ
ハでは、第6図のように各チップ領域ごとに独立した水
滴4として表面に付着した水は割合I′!?!F¥1に
遠心力によって吹き飛ばすことができる。しかし、フィ
ールドパターンの最小加工寸法が2μmからサブミクロ
ン11域へと微細化されるに従って、水滴とフィールド
酸化1142mの表面吸着力は急激に大きくなり、スピ
ン乾燥においても水滴は、フィールドパターンの最小加
工寸法が2μ薄より大きいLSIシリコンウェハの場合
のように吹き飛ばされて乾燥するのではなく、大部分の
水滴は、第6図のように各チップgtti!!ごとに独
立したままその場で自然乾燥することが判明した。その
結果、最終的な乾燥後の半導体装置表面のWt浄さにつ
いて、フィールドパターンの最小加工寸法が2μ層以下
の場合はフィールドパターンの最小加工寸法が2μ畿よ
り大きい場合と比較してはるかに汚れが多い状態になり
、以侵の工程で汚染混入の主原因となるという致命的な
問題点があった。
[Problem to be Solved by the Invention 1] As described above, in the conventional semiconductor device, each chip area is already surrounded by the scribe line 30 at the stage of forming the field pattern. When the device is washed with water and dried as required for device manufacturing, the surface of the silicon wafer 1 is a hydrophobic surface that is difficult to get wet with water, whereas the field oxide film 2 is a hydrophilic silicon dioxide surface that is easily wetted with water. , when the semiconductor III was pulled up from the washing tank, the water caused field oxidation l1 as shown in Figure 6.
Water droplets 4 adhere to the surface of 2 as independent water droplets 4 for each chip area. Semiconductor devices that have gotten wet in this way will continue to be damaged.
For example, it is placed in a spin dryer R1 that uses centrifugal force and is dried by blowing off water droplets 4. However, the inventor conducted repeated experiments on LSI silicon wafers with various minimum processing dimensions for field patterns, and found that For LSI silicon wafers with processing dimensions larger than 2μ, the proportion of water that adheres to the surface as independent water droplets 4 for each chip area is I'!, as shown in FIG. ? ! F¥1 can be blown away by centrifugal force. However, as the minimum processing size of field patterns becomes finer from 2 μm to the submicron 11 range, the surface adsorption force between water droplets and field oxide 1142m rapidly increases, and even in spin drying, water droplets Instead of being blown away and dried as in the case of LSI silicon wafers with dimensions larger than 2μ thin, most of the water droplets are removed from each chip gtti! as shown in FIG. ! It turned out that each piece can be left to dry naturally on the spot. As a result, regarding the Wt purity of the semiconductor device surface after final drying, when the minimum feature size of the field pattern is 2μ layer or less, it is much more contaminated than when the minimum feature size of the field pattern is larger than 2μ layer. There was a fatal problem in that this resulted in a large amount of contamination, which became the main cause of contamination in subsequent processes.

この発明は上記のような問題点を解消するためになされ
たもので、垣微!Il構造を有する場合において表面汚
染の少ない状態で水洗・乾燥できる半導体装置を得るこ
とを目的とする。
This invention was made to solve the above-mentioned problems, and it is very simple! An object of the present invention is to obtain a semiconductor device having an Il structure that can be washed and dried with less surface contamination.

[問題点を解決するための手段〕 この発明に係る半導体装置は、シリコンウェハと、この
シリコンウェハ表面に形成されるフィールド酸化膜とを
備え、このフィールド酸化膜に、多数のチップ領域に区
切るためのスクライブラインを設けた半導体装置におい
て、各チップ領域の周囲のスクライブラインの少なくと
も1111所において、隣接するチップ*[が連なるよ
うに、または狭間隙を介して対向するようにしたもので
ある。
[Means for Solving the Problems] A semiconductor device according to the present invention includes a silicon wafer and a field oxide film formed on the surface of the silicon wafer. In a semiconductor device provided with scribe lines, adjacent chips *[ are arranged in a row or face each other with a narrow gap in at least 1111 locations of the scribe lines around each chip region.

[作用] この発明においては、各チップ領域の周囲のスクライブ
ラインの少なくとも1箇所において、隣接するチップ領
域が連なるように、または狭間隙を介して対向するよう
にしたので、水洗時に各チップ@域表面に付着した水滴
は隣接するチップ領域間の槽渡し部分または狭間隙部分
を通じてフィールド酸化膜全表面にわたって連結した形
となる。
[Function] In the present invention, adjacent chip regions are connected to each other or face each other with a narrow gap in at least one location of the scribe line around each chip region. Water droplets adhering to the surface are connected over the entire surface of the field oxide film through the tank-crossing portion or narrow gap portion between adjacent chip regions.

そして、半導体装置の乾燥工程において、この連結した
形の水滴に遠心力や風圧力が加わると水滴は容易に流動
して大きな水滴へと成長し、水滴に加わる力が大きくな
ってこの大きな水滴は半導体装β表面から吹き飛ばされ
る。このため、フィールドパターンの最小加工寸法が非
常に小さい場合でも、表面汚染の少ない状態で半導体装
置の水洗・乾燥が可能となる。
In the drying process of semiconductor devices, when centrifugal force or wind pressure is applied to these connected water droplets, the water droplets easily flow and grow into large water droplets. It is blown away from the semiconductor device β surface. Therefore, even if the minimum processing size of the field pattern is very small, it is possible to wash and dry the semiconductor device with less surface contamination.

[実施例] 以下、この発明の実施例を図について説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.

なあ、この実施例の説明において、従来の技術の説明と
重複する部分については適宜その説明を省略する。
In the description of this embodiment, the description of parts that overlap with the description of the conventional technology will be omitted as appropriate.

第1図は、この発明の一実施例である半導体装置を示す
平面図である。図において、31はスクライブラインを
示している。従来の半導体装置においては、フィールド
パターンの最小加工寸法が2μm以下の場合であっても
、フィールド分離工程が完了した段階の各チップ領域の
周囲は完全にシリコンウェハ1表面が露出したスクライ
ブライン30で囲まれていたが、この実施例(1は、各
チップ領域の各コーナ部において隣接するチップ領域が
フィールド酸化膜で橋渡しされて連なっている。このた
め、次工程以降での工程上の必要に応じて、この半導体
装ぽを水洗して乾燥する場合、半導体装Uを水洗槽から
引き上げたとき半導体装置表面に付着する水滴は従来の
半導体装置の場合のようにチップ領域ごとに独立した水
滴とならず、各チップ領域に付着した水滴は隣接するチ
ップ領域間のII渡し部分を通じてフィールド酸化膜2
全表面にわたって連結した形になる。このため、次の乾
燥工程において、この連結した形の水滴に半導体装置表
面に平行な力、たとえばスピン乾燥における遠心力や吹
き付けられる窒素あるいは乾燥空気の風圧力が加わると
、フィールド酸化膜2表面に付着した水滴は容易に流動
し、大きな水滴I\と成長していく。このようにして、
水滴とフィールド酸化膜2との接着面積に比べてこの水
滴が大きくなると、水滴全体に加わる遠心力や風圧力が
大きくなるため、やがて水滴は半導体装置の端部から水
滴のままで、その水滴内に残留した諸々の汚れとともに
吹き飛ばされてしまい、半導体装置表面に汚染物を残留
させることがない。
FIG. 1 is a plan view showing a semiconductor device which is an embodiment of the present invention. In the figure, 31 indicates a scribe line. In conventional semiconductor devices, even if the minimum processing size of the field pattern is 2 μm or less, the periphery of each chip region after the field separation process is completed is a scribe line 30 where the surface of the silicon wafer 1 is completely exposed. However, in this embodiment (1), adjacent chip regions are connected at each corner of each chip region by being bridged by a field oxide film. Accordingly, when this semiconductor device is washed with water and dried, the water droplets that adhere to the surface of the semiconductor device when the semiconductor device U is pulled out of the washing tank are separate water droplets for each chip area, as in the case of conventional semiconductor devices. Therefore, the water droplets attached to each chip area are transferred to the field oxide film 2 through the II transition area between adjacent chip areas.
It becomes connected over the entire surface. Therefore, in the next drying process, when a force parallel to the surface of the semiconductor device is applied to these connected water droplets, such as centrifugal force in spin drying or wind pressure of blown nitrogen or dry air, the surface of the field oxide film 2 is The attached water droplets flow easily and grow into large water droplets I\. In this way,
When this water droplet becomes larger than the adhesion area between the water droplet and the field oxide film 2, the centrifugal force and wind pressure applied to the whole water droplet become large, so that the water droplet eventually continues to be a water droplet from the edge of the semiconductor device, and inside the water droplet. It is blown away along with various dirt remaining on the surface of the semiconductor device, so that no contaminants remain on the surface of the semiconductor device.

また、水滴に半導体装置表面に平行な力が加わるとき、
水滴はスクライブライン31に沿って動く傾向が強いた
め、この実施例のように橿渡し部分を各チップ領域の四
隅に配置するようにするのが最も効果的であるが、橋渡
し部分を各チップ領域の周囲の少なくとも1箇所におい
て配置するようにしてもよく、また隣接するチップ領域
を完全にフィールド酸化膜で連続させるのではなく、水
の表面張力から考えて連続と見なし得る程度の狭間隙を
介して隣接するチップ領域が対向するようにしてもよい
。そして、実験の結果によれば、この狭間隙は10μm
以下であればよいことが判明している。
Also, when a force parallel to the surface of the semiconductor device is applied to the water droplet,
Since water droplets have a strong tendency to move along the scribe line 31, it is most effective to arrange the bridging parts at the four corners of each chip area as in this embodiment. The field oxide film may be arranged at at least one place around the periphery of the field oxide film, and instead of making the adjacent chip regions completely continuous with the field oxide film, the field oxide film may be arranged with a narrow gap that can be considered continuous considering the surface tension of water. Adjacent chip regions may also face each other. According to the experimental results, this narrow gap is 10 μm.
It has been found that the following is sufficient.

また、上記実施例のように各チップ領域の四隅において
隣接するチップ領域が連なるようになっている場合、最
終的にチップに分割するために第2図に示すように半導
体装置にスクライブ溝5を入れると、フィールド酸化l
12はかなり堅くて脆い性質を持つので、スクライブ溝
5上でフィールド酸化m2に割れ6が生じることがあり
、チップの信頼性を失うというおそれがある。これを避
けるために、1つの方法としてIIし部分の近くに訓れ
6で影響されるような回路要素を配置しないという対策
がある。あるいはまた、第3A図に示すように、隣接す
るチップ領域をフィールド酸化膜で完全に連続させずに
、スクライブ溝5の両側でフィールド酸化膜からなるm
sし部分に10μ層以下の狭間隙りをあけておくことも
有効である。
In addition, when adjacent chip areas are connected at the four corners of each chip area as in the above embodiment, scribe grooves 5 are formed in the semiconductor device as shown in FIG. 2 in order to finally divide it into chips. When put in, field oxidation l
Since 12 is quite hard and brittle, cracks 6 may occur in the field oxidation m2 above the scribe grooves 5, and there is a risk that the reliability of the chip will be lost. To avoid this, one method is to avoid arranging circuit elements that would be affected by Precept 6 near the portion II. Alternatively, as shown in FIG. 3A, a field oxide film may be formed on both sides of the scribe groove 5 without completely connecting the adjacent chip regions with the field oxide film.
It is also effective to leave a narrow gap of 10 μm or less in the cut portion.

こうすることによって、第3B図のごとく、最終的にス
クライブ溝5を切ったときフィールド酸化膜2の割れ6
はチップ領域内部へ悪影響を及ぼすことなく、最悪でも
この狭間隙で影響が阻止される。
By doing this, as shown in FIG. 3B, when the scribe groove 5 is finally cut, cracks 6 in the field oxide film 2 can be avoided.
does not have any adverse effect on the inside of the chip area, and in the worst case, the effect can be prevented by this narrow gap.

[発明の効果] 以上のようにこの発明によれば、各チップ領域の周囲の
スクライブラインの少なくとも1箇所において、llj
!!接するチップ領域が連なるように、また、は狭間隙
を介して対向するようにしたので、水洗時に各チップ領
域表面に付着した水滴は乾燥工程において大きな水滴へ
と成長し、水滴に加わる力が大きくなってこの大きな水
滴が半導体装置表面から吹き飛ばされる。このため、超
微細構造を有する場合において表面汚染の少ない状態で
水洗・乾燥ができる半導体装置を得ることができ、高い
歩留りと品質を実現できる。
[Effects of the Invention] As described above, according to the present invention, llj
! ! Since the adjacent chip areas are connected or face each other with a narrow gap, the water droplets that adhere to the surface of each chip area during washing grow into large water droplets during the drying process, and the force applied to the water droplets is large. This large water droplet is then blown away from the surface of the semiconductor device. Therefore, it is possible to obtain a semiconductor device having an ultrafine structure that can be washed and dried with less surface contamination, and high yield and quality can be achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の一実施例である半導体装2を示す
平面図である。 第2図は、第1図の半導体装置においてスクライブ溝加
工時にフィールド酸化膜に生じた割れを示T断面図であ
る。 第3A図は、この発明の他の実施例である半導体装置を
示す断面図である。 第38図は、第3A図の半導体装置においてスクライブ
溝加工時にフィールド酸化膜に生じた割れの悪影響が狭
間隙によって阻止される種子を示す断面図である。 第4図は、従来の超LSI半導体装置を示す平面図であ
る。 第5図は、第4図のA−AJI断面図である。 第6図は、第4図の半導体装置においてその表面の水滴
の付着状況を示す断面図である。 図において、1はシリコンウェハ、2はフィールド酸化
膜、30.31はスクライブライン、4は水滴、5はス
クライブ溝、6は刷れである。 なお、各図中同一符号は同一または相当部分を示す。
FIG. 1 is a plan view showing a semiconductor device 2 which is an embodiment of the present invention. FIG. 2 is a T cross-sectional view showing cracks that occur in the field oxide film during scribe groove processing in the semiconductor device of FIG. 1. FIG. 3A is a sectional view showing a semiconductor device according to another embodiment of the invention. FIG. 38 is a sectional view showing a seed in which the adverse effects of cracks generated in the field oxide film during scribe groove processing in the semiconductor device of FIG. 3A are prevented by a narrow gap. FIG. 4 is a plan view showing a conventional VLSI semiconductor device. FIG. 5 is a sectional view taken along line A-AJI in FIG. 4. FIG. 6 is a cross-sectional view showing how water droplets adhere to the surface of the semiconductor device shown in FIG. 4. In the figure, 1 is a silicon wafer, 2 is a field oxide film, 30, 31 is a scribe line, 4 is a water drop, 5 is a scribe groove, and 6 is an imprint. Note that the same reference numerals in each figure indicate the same or corresponding parts.

Claims (4)

【特許請求の範囲】[Claims] (1)シリコンウェハと、前記シリコンウェハ表面に形
成されるフィールド酸化膜とを備え、該フィールド酸化
膜に多数のチップ領域に区切るためのスクライブライン
を設けた半導体装置において、 前記各チップ領域の周囲のスクライブラインの少なくと
も1箇所において、隣接する前記チップ領域が連なるよ
うに、または狭間隙を介して対向するようにしたことを
特徴とする半導体装置。
(1) In a semiconductor device comprising a silicon wafer and a field oxide film formed on the surface of the silicon wafer, and in which the field oxide film is provided with scribe lines for partitioning into a large number of chip regions, the periphery of each chip region. A semiconductor device, wherein the adjacent chip regions are connected to each other or face each other with a narrow gap interposed therebetween at at least one location of the scribe line.
(2)前記スクライブラインは格子状に設けられており
、該スクライブラインの交差部において前記隣接するチ
ップ領域が連なるように、または狭間隙を介して対向す
るようにした特許請求の範囲第1項記載の半導体装置。
(2) The scribe lines are provided in a grid pattern, and the adjacent chip regions are connected to each other at intersections of the scribe lines or face each other with a narrow gap between them. The semiconductor device described.
(3)前記狭間隙は10μm以下である特許請求の範囲
第1項または第2項記載の半導体装置。
(3) The semiconductor device according to claim 1 or 2, wherein the narrow gap is 10 μm or less.
(4)前記半導体装置のフィールドパターンの最小加工
寸法が2μm以下である特許請求の範囲第1項ないし第
3項のいずれかに記載の半導体装置。
(4) The semiconductor device according to any one of claims 1 to 3, wherein a minimum processing dimension of a field pattern of the semiconductor device is 2 μm or less.
JP12676186A 1986-05-29 1986-05-29 Method for manufacturing semiconductor device Expired - Lifetime JPH07105374B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12676186A JPH07105374B2 (en) 1986-05-29 1986-05-29 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12676186A JPH07105374B2 (en) 1986-05-29 1986-05-29 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS62281334A true JPS62281334A (en) 1987-12-07
JPH07105374B2 JPH07105374B2 (en) 1995-11-13

Family

ID=14943268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12676186A Expired - Lifetime JPH07105374B2 (en) 1986-05-29 1986-05-29 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH07105374B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291424A (en) * 1987-05-25 1988-11-29 Nec Kyushu Ltd Semiconductor device with isolation band

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50150366A (en) * 1974-05-22 1975-12-02
JPS58197743A (en) * 1982-05-12 1983-11-17 Toshiba Corp Manufacture of semiconductor device
JPS60253241A (en) * 1984-05-30 1985-12-13 Oki Electric Ind Co Ltd Scribing method for semiconductor wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50150366A (en) * 1974-05-22 1975-12-02
JPS58197743A (en) * 1982-05-12 1983-11-17 Toshiba Corp Manufacture of semiconductor device
JPS60253241A (en) * 1984-05-30 1985-12-13 Oki Electric Ind Co Ltd Scribing method for semiconductor wafer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63291424A (en) * 1987-05-25 1988-11-29 Nec Kyushu Ltd Semiconductor device with isolation band

Also Published As

Publication number Publication date
JPH07105374B2 (en) 1995-11-13

Similar Documents

Publication Publication Date Title
US5723385A (en) Wafer edge seal ring structure
US6462401B2 (en) Semiconductor wafer having a bank on a scribe line
KR930000226B1 (en) Semiconductor device and there manufacturing method protecting from pattern pollution
JPH08293476A (en) Semiconductor wafer and photomask and manufacture of semiconductor integrated circuit device
JPS62281334A (en) Semiconductor device
JPH01260451A (en) Formation of dicing line
JP2004253678A (en) Method for manufacturing semiconductor device
US4410580A (en) Semiconductor wafer
JPH03139862A (en) Semiconductor device
CN109166812A (en) The monitoring method of control wafer and its manufacturing method and chemical mechanical grinding defect
US20220172995A1 (en) Chip manufacturing method
JPS6118955A (en) Reticle mask
KR20070006044A (en) Method of manufacturing a pattern structure and method of manufacturing a trench using the same
KR0141176B1 (en) Treatment method of wafer edge
KR100781458B1 (en) Wafer edge exposure apparatus
KR970006418Y1 (en) The chuck with a sensor
JPS6381351A (en) Photomask
JPH01238123A (en) Manufacture of semiconductor device
JPS63306635A (en) Method of marking semiconductor chip
JPS62143054A (en) Mask
KR19990016772A (en) Semiconductor Device to Ensure Uniformity of Photoresist Thickness
KR19990011069A (en) Dry cleaner of wafer and wafer cleaning method using same
JPH0817899A (en) Substrate treating device
JPH09160217A (en) Photomask and method for forming the same
JPH0516664B2 (en)