JPS62277811A - Drive circuit - Google Patents

Drive circuit

Info

Publication number
JPS62277811A
JPS62277811A JP12160886A JP12160886A JPS62277811A JP S62277811 A JPS62277811 A JP S62277811A JP 12160886 A JP12160886 A JP 12160886A JP 12160886 A JP12160886 A JP 12160886A JP S62277811 A JPS62277811 A JP S62277811A
Authority
JP
Japan
Prior art keywords
input signal
voltage
input
converter
pulse transformer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12160886A
Other languages
Japanese (ja)
Inventor
Yoichi Masuda
増田 陽一
Kiyomi Mori
清巳 守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12160886A priority Critical patent/JPS62277811A/en
Publication of JPS62277811A publication Critical patent/JPS62277811A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To isolate a driven element and a drive input signal source by a pulse transformer in a DC-DC converter by providing a control circuit and the DC-DC converter and supplying its output to a control terminal of the driven element. CONSTITUTION:The titled circuit is provided with a control circuit 2 converting an input signal into a higher frequency signal and outputting a control signal and the DC-DC converter 3 whose input/output controlled by the control signal is isolated electrically by the pulse transformer 12. The titled circuit is constituted that the output of the DC-DC converter 3 is fed to the control terminal of the driven element 4. In turning on the driven element 4, the input signal is set to a level to activate the DC-DC converter 3 via the control circuit 2 and high frequency switching is applied to switching elements 10, 11, and a DC voltage is fed to the control terminal of the driven element 4. In turning off the driven element 4, the input signal is brought into other level to stop the DC-DC converter via the control circuit.

Description

【発明の詳細な説明】 3、発明の詳細な説明 [発明の目的] (産業上の利用分野) この発明はバイポーラ・トランジスタ。[Detailed description of the invention] 3. Detailed description of the invention [Purpose of the invention] (Industrial application field) This invention is a bipolar transistor.

MOS−FE丁、GTO(ゲート・ターン−オフ・サイ
リスタ)等の半導体素子を駆動する駆動回路に関する。
The present invention relates to a drive circuit that drives semiconductor devices such as MOS-FEs and GTOs (gate turn-off thyristors).

(従来の技術) 一般にチョッパ回路と呼ばれている、入力直流電圧をよ
り低い直流電圧に変換する降圧型のDC−DCコンバー
タは、第10図に示すように入力直流電源101の電圧
をスイッチングトランジスタ102でスイッチングする
ことにより、ダンパーダイオード103の両端に半波電
圧波形を発生させ、それをチョークコイル104および
平滑コンデンサ105を介して負荷106に供給する構
成となつている。
(Prior Art) A step-down DC-DC converter that converts an input DC voltage to a lower DC voltage, generally called a chopper circuit, converts the voltage of an input DC power supply 101 into a switching transistor as shown in FIG. By switching at 102, a half-wave voltage waveform is generated across the damper diode 103, and the half-wave voltage waveform is supplied to the load 106 via the choke coil 104 and the smoothing capacitor 105.

トランジスタ102は入力信号@j107からの信号に
基づいて、駆動回路108によって駆動される。
Transistor 102 is driven by drive circuit 108 based on a signal from input signal @j107.

この駆動回路108は、トランジスタ102のエミッタ
電位が接地電位から入力画流電ffl 101の電圧ま
で変化する関係で、信号レベルの低い入力信号源107
とトランジスタ102とを電気的に絶縁するためのもの
で、この例では入力信号源107からの入力信号を前置
増幅器109で増幅し、ざらに絶縁のためのパルストラ
ンス110および分流抵抗111゜112を介して、ト
ランジスタ102のベース・エミッタ間に駆動電圧とし
て印加する。従って、トランジスタ102のエミッタ電
位が入力信号fA107や前置増幅器109に影響を与
えることはない。
This drive circuit 108 is connected to an input signal source 107 with a low signal level because the emitter potential of the transistor 102 changes from the ground potential to the voltage of the input current ffl 101.
In this example, an input signal from an input signal source 107 is amplified by a preamplifier 109, and a pulse transformer 110 and shunt resistors 111 and 112 are used for rough isolation. It is applied as a driving voltage between the base and emitter of the transistor 102 via. Therefore, the emitter potential of the transistor 102 does not affect the input signal fA 107 or the preamplifier 109.

パルストランス110は周知のように、−次側に印加さ
れる正電圧と負電圧の電圧・時間積が同じでないと飽和
するという性質がある。従って、パルストランス110
に印加する正電圧と負電圧との比を1=1とすると、上
記構成ではトランジスタ102のスイッチングにおける
オン時間とスイッチング周期との比、すなわちデユーテ
ィ比を50%以上には上げられないことになる。
As is well known, the pulse transformer 110 has a property of being saturated unless the voltage/time product of the positive voltage and the negative voltage applied to the negative side are the same. Therefore, the pulse transformer 110
Assuming that the ratio of the positive voltage to the negative voltage applied to the transistor 102 is 1=1, the ratio between the on time and the switching period during switching of the transistor 102, that is, the duty ratio, cannot be increased to 50% or more with the above configuration. .

また、トランジスタ102のベース・エミッタ間の逆耐
圧に限界があることからも、パルストランス110に印
加する負電圧を正電圧に対し大きくしてスイッチングの
デユーティ比を大きくすることには限界がある。
Furthermore, since there is a limit to the reverse breakdown voltage between the base and emitter of the transistor 102, there is a limit to increasing the switching duty ratio by increasing the negative voltage applied to the pulse transformer 110 relative to the positive voltage.

さらに、パルストランス110では直流の伝送ができな
いため、トランジスタ102を連続的にオン状態にする
、すなわちデユーティ比を100%にするというような
動作モードを得ることはできない。
Furthermore, since the pulse transformer 110 cannot transmit direct current, it is not possible to obtain an operating mode in which the transistor 102 is continuously turned on, that is, the duty ratio is 100%.

(発明が解決しようとする問題点) このように従来の駆動回路では、入力信号源と被部tl
l素子とを電気的に絶縁させた上で、被駆動素子のスイ
ッチングのデユーティ比を大きくしたり、被駆動素子を
連続的にオン状態にするように駆動することは困難であ
った。
(Problems to be Solved by the Invention) In this way, in the conventional drive circuit, the input signal source and the target part tl
It has been difficult to increase the switching duty ratio of the driven element or to drive the driven element so as to continuously turn it on after electrically insulating the driven element from the L element.

本発明はこのような問題点を解決するためになされたも
ので、被駆動素子と駆動入力信号源とを電気的に絶縁で
き、被駆動素子のスイッチングのデユーティ比を広範囲
に変化させることができ、さらに被駆動素子を連続的に
オン状態にすることも可能な駆動回路を提供することを
目的とする。
The present invention was made to solve these problems, and it is possible to electrically isolate the driven element and the drive input signal source, and to change the switching duty ratio of the driven element over a wide range. Another object of the present invention is to provide a drive circuit that can also continuously turn on a driven element.

[発明の構成] (問題点を解決するための手段) この発明は、入力信号をより高周波の信号に変換して制
御信号を出力する制御回路と、この制御信号によって制
御される入出力間がパルストランスを介して電気的に絶
縁されたDC−DCコンバータとを漏え、DC−DCコ
ンバータの出力を被駆動素子の制6(Hfit子に供給
するようにしたものである。
[Structure of the Invention] (Means for Solving the Problems) This invention provides a control circuit that converts an input signal into a higher frequency signal and outputs a control signal, and a control circuit that converts an input signal into a higher frequency signal and outputs a control signal, and an input/output that is controlled by this control signal. An electrically insulated DC-DC converter is leaked through a pulse transformer, and the output of the DC-DC converter is supplied to a control 6 (Hfit) of a driven element.

(作用) 被駆動素子をオン状態にする場合には、入力信号をある
レベルに設定することにより、制御回路を介してDC−
DCコンバータを動作状態として、DC−DCコンバー
タ内のスイッチング素子に高周波スイッチング動作を行
なわせるようにし、DC−DCコンバータから被駆動素
子の制御端子に直流電圧を印加する。そして、被駆動素
子をオフ状態にしたい場合には、入力信号を他のレベル
とすることにより、制御回路を介してDC−DCコンバ
ータを停止状態にする。
(Function) When turning on the driven element, by setting the input signal to a certain level, the DC-
The DC converter is brought into operation, the switching elements in the DC-DC converter are caused to perform high-frequency switching operations, and a DC voltage is applied from the DC-DC converter to the control terminal of the driven element. When it is desired to turn off the driven element, the input signal is set to another level, and the DC-DC converter is stopped via the control circuit.

(実施例) 第1図は本発明の第1の実施例に係る駆動回路の概略構
成を示すものである。入力信号源1は被駆動素子である
トランジスタ(以下、被駆動トランジスタという)4の
駆動波形を設定する入力信号を発生するものであり、こ
の入力信号は制御回路2に入力される。制御回路2は発
振器5と、入力信号源1からの入力信号を一方の入力と
し、発振器5からの出力を他方の入力とする2つのAN
D回路7.8と、AND回路8の入力と発(辰器5との
間に接続されたインバータ6とにより構成される。
(Embodiment) FIG. 1 shows a schematic configuration of a drive circuit according to a first embodiment of the present invention. An input signal source 1 generates an input signal for setting a driving waveform of a transistor (hereinafter referred to as a driven transistor) 4, which is a driven element, and this input signal is input to a control circuit 2. The control circuit 2 includes an oscillator 5 and two ANs, one input of which is the input signal from the input signal source 1, and the other input of which is the output from the oscillator 5.
It is composed of a D circuit 7.8 and an inverter 6 connected between the input of an AND circuit 8 and the generator 5.

制御回路2内のAND回路7,8から出力される制御信
号によって、DC−DCコンバータ3が制御される。D
C−DCコンバータ3は入力直流Ia9と、スイッチン
グ素子としての2つのパワー1vlO8−FET10,
11と、パルストランス12と、整流ダイオード13.
14および分流抵抗15.16により構成される。すな
わち、FET10.11のゲートはANDゲート7.8
の出力端にそれぞれ接続され、ドレインはパルストラン
ス12の一次巻線の両端にそれぞれ接続され、ソースは
入力直流電源9の負極端に接続されている。また、入力
直流電源9の正極端はパルストランス12の一次巻線の
中点に接続されている。
The DC-DC converter 3 is controlled by control signals output from the AND circuits 7 and 8 in the control circuit 2. D
The C-DC converter 3 has an input DC Ia9 and two power 1vlO8-FET10 as switching elements.
11, a pulse transformer 12, and a rectifier diode 13.
14 and shunt resistors 15 and 16. That is, the gate of FET10.11 is AND gate 7.8
The drains are connected to both ends of the primary winding of the pulse transformer 12, and the sources are connected to the negative terminal of the input DC power supply 9. Further, the positive end of the input DC power source 9 is connected to the midpoint of the primary winding of the pulse transformer 12.

パルストランス12の二次巻線の両端は、整流ダイオー
ド13.14のアノードにそれぞれ接続され、二次巻線
の中点は被駆動トランジスタ4のエミッタに接続されて
いる。ダイオード13.14のカソードはベース抵抗1
5を共通に介して被駆動トランジスタ4のベースに接続
されている。トランジスタ4のベース・エミッタ間には
抵抗16が接続されている。ここで、被駆動トランジス
タ4は例えば第10図に示したDC−DCコンバータに
おけるスイッチングトランジスタ102に相当する。
Both ends of the secondary winding of the pulse transformer 12 are connected to the anodes of rectifier diodes 13 and 14, respectively, and the midpoint of the secondary winding is connected to the emitter of the driven transistor 4. The cathode of diodes 13 and 14 has a base resistance of 1
5 in common to the bases of the driven transistors 4. A resistor 16 is connected between the base and emitter of the transistor 4. Here, the driven transistor 4 corresponds to the switching transistor 102 in the DC-DC converter shown in FIG. 10, for example.

なお、上記構成において、発振器5の発振周波数は入力
信号rA2からの入力信号の周波数より十分高いものと
する。また、発振器5はデユーティ比50%の方形波を
出力するものとする。
Note that in the above configuration, the oscillation frequency of the oscillator 5 is sufficiently higher than the frequency of the input signal from the input signal rA2. Further, it is assumed that the oscillator 5 outputs a square wave with a duty ratio of 50%.

第2図(a)〜(e)はこのように構成された駆動回路
の入力信号電圧Vin、発振器5Ω出力電圧Vosc 
、 AND回287(7)出力1圧Vc+sl。
Figures 2 (a) to (e) show the input signal voltage Vin of the drive circuit configured in this way and the oscillator 5Ω output voltage Vosc.
, AND times 287 (7) output 1 pressure Vc+sl.

(FETIOのゲート・ソース間電圧)、AND回路8
の出力電圧Vos11 (F E T’11のゲート・
ソース間電圧)、DC−DCコンバータ3の出力電圧O
u[(被駆動トランジスタ4のベース・エミッタ間電圧
)のそれぞれの波形を示したものである。
(FETIO gate-source voltage), AND circuit 8
Output voltage Vos11 (gate of FET'11)
source voltage), output voltage O of DC-DC converter 3
The waveforms of u[(base-emitter voltage of driven transistor 4) are shown.

第2図を参照して動作を説明する。まず、入力信号源1
から制御回路2に入力信号Vinとして“1゛が入力さ
れると、AND回路7からは発振器5の出力信号V o
scが’J in= ”“1″の期間そのまま7gS1
0として出力され、AND回路8からは発振器5の出力
信号V oscを反転した信号V(1311が出力され
る。これらAND回路7,8の出力信号Vgs10. 
VgSllがFET10,11のゲートに印加されるこ
とにより、FET10,1mは発振器5の発振周波数で
交互にオン/オフ動作を繰返す。この結果、パルストラ
ンス12の一次巻線の両端に入力直流電源9の電圧の2
倍の振幅を持つ正負の方形波電圧が印加され、二次巻線
には巻線比により変換された電圧が発生する。このパル
ストランス12の二次巻線に発生する電圧がダイオード
13.14により整流されて直流電圧となり、抵抗15
.16を介して被駆動トランジスタ4にベース・エミッ
タ間電圧v outとして印加されることにより、トラ
ンジスタ4はオン状態になる。
The operation will be explained with reference to FIG. First, input signal source 1
When "1" is input as the input signal Vin to the control circuit 2, the AND circuit 7 outputs the output signal V o of the oscillator 5.
7gS1 for the period when sc is 'J in = ``1''
0, and the AND circuit 8 outputs a signal V (1311) which is an inversion of the output signal V osc of the oscillator 5. The output signals Vgs10 .
By applying VgSll to the gates of the FETs 10 and 11, the FETs 10 and 1m alternately repeat on/off operations at the oscillation frequency of the oscillator 5. As a result, 2 of the voltage of the input DC power supply 9 is applied to both ends of the primary winding of the pulse transformer 12.
Positive and negative square wave voltages with twice the amplitude are applied, and a voltage converted by the winding ratio is generated in the secondary winding. The voltage generated in the secondary winding of this pulse transformer 12 is rectified by diodes 13 and 14 to become a DC voltage, and the resistor 15
.. By applying the base-emitter voltage v out to the driven transistor 4 via the transistor 16, the transistor 4 is turned on.

次に、入力信号1IliJ1から制御回路2に入力信号
として○゛′が入力されると、AND回路7.8)出力
信号V qslo、 V gsllは共に” o ”と
なり、FET10.11は共にオフ状態になる。従って
、パルストランス12の一次巻線に電圧が印加されなく
なり、二次巻線にも電圧が発生しないので、被駆動トラ
ンジスタ4はベース・エミッタ間に電圧が印加されなく
なり、オフ状態となる。
Next, when ○' is input as an input signal to the control circuit 2 from the input signal 1IliJ1, the AND circuit 7.8) output signals V qslo and V gsll both become "o", and the FETs 10 and 11 are both turned off. become. Therefore, no voltage is applied to the primary winding of the pulse transformer 12, and no voltage is generated to the secondary winding, so no voltage is applied between the base and emitter of the driven transistor 4, and the driven transistor 4 is turned off.

このように入力信号源1から制閲回路2に1″が入力さ
れると、DC−DCコンバータ3が動作し、被駆動トラ
ンジスタ4がオン状態になるように駆動され、制御回路
2に゛Oパが入力されるとDC−DCコンバータ3が停
止し、被駆動トランジスタ4がオフ状態にされる。換言
すれば、被駆動トランジスタ4は入力信号源1からの入
力信号波形に応じてオン/オフ動作を行なう。
When 1'' is input from the input signal source 1 to the control circuit 2 in this way, the DC-DC converter 3 is operated, the driven transistor 4 is driven to be in the on state, and the control circuit 2 is turned on. When the input voltage is input, the DC-DC converter 3 is stopped and the driven transistor 4 is turned off.In other words, the driven transistor 4 is turned on/off according to the input signal waveform from the input signal source 1. Perform the action.

本実施例の駆動回路においては、入力信号源1と被駆動
トランジスタ4とをパルストランス12により絶縁でき
るので、入力信号源1が被駆動トランジスタ4のエミッ
タ電位による影響を受けることはない。
In the drive circuit of this embodiment, the input signal source 1 and the driven transistor 4 can be isolated by the pulse transformer 12, so the input signal source 1 is not affected by the emitter potential of the driven transistor 4.

また、入力信号Vinが“1″のときにパルストランス
12の一次巻線に印加される電圧は、常に発振器5の発
振周波数と同じ周波数のデユーティ比50%の方形波電
圧、すなわち正負の期間が同じ波形であるため、パルス
トランス12が飽和することはない。従って、入力信号
Vinにより被駆動トランジスタ4のスイッチングのデ
ユーティ比を広範囲に変化させることができ、また入力
信号Vinを連続して“1″にすることにより、トラン
ジスタ4を連続してオン状態にすることも可能である さらに、パルストランス12には入力信号Vinより十
分高い発振器5の発振周波数と同じ周波数の電圧が印加
される。このためM2O図に示した従来の駆動回路10
8において、入力信号源107からの入力信号が前置増
幅器109を介して印加されるパルストランス110に
比べて、パルストランス12の磁束密度が小さくなる。
Further, when the input signal Vin is "1", the voltage applied to the primary winding of the pulse transformer 12 is always a square wave voltage with a duty ratio of 50% and the same frequency as the oscillation frequency of the oscillator 5, that is, a positive and negative period. Since the waveforms are the same, the pulse transformer 12 will not be saturated. Therefore, the switching duty ratio of the driven transistor 4 can be varied over a wide range by the input signal Vin, and by continuously setting the input signal Vin to "1", the transistor 4 is continuously turned on. Furthermore, a voltage having the same frequency as the oscillation frequency of the oscillator 5, which is sufficiently higher than the input signal Vin, is applied to the pulse transformer 12. For this reason, the conventional drive circuit 10 shown in the M2O diagram
8, the magnetic flux density of the pulse transformer 12 is reduced compared to the pulse transformer 110 to which the input signal from the input signal source 107 is applied via the preamplifier 109.

従って、同じ磁束密度でパルストランスを設計した場合
、本発明におけるパルストランス12の方が形状を小さ
くすることができる。
Therefore, when pulse transformers are designed with the same magnetic flux density, the shape of the pulse transformer 12 according to the present invention can be made smaller.

第3図は第1の実施例をさらに改良した本発明の第2の
実施例であり、被駆動トランジスタ4がターン・オフす
る瞬間に、逆バイアス電圧印加回路17により被駆動ト
ランジスタ4のベース・エミッタ間に逆バイアス電圧を
印加してターン・オフを素早く行なわせるようにしたも
のである。
FIG. 3 shows a second embodiment of the present invention, which is a further improvement on the first embodiment, in which the base voltage of the driven transistor 4 is turned off by the reverse bias voltage application circuit 17 at the moment the driven transistor 4 is turned off. A reverse bias voltage is applied between the emitters to quickly turn off.

この第3図の駆動回路における入カ信号電圧vin、A
ND回路7の出力信号V gslO1AND回路8の出
力信号vosii、パルス発生回路18の出力信号(パ
ワーMO8−FET19のゲート・ソース間電圧)Vg
s19、被駆動トランジスタ4のベース・エミッタ間電
圧voutの各波形を第4図(a)〜(d>に示す。入
力信号源1に接続されたパルス発生回路18により、入
力信号Vinが1″から0′′に変化した時にパルスが
出力され、入力直流電源9にパルストランス20の一次
巻線を介して並列に接続されたパワーMO8・FETI
 9のゲートに該パルスが印加される。これによりFE
T19がオンし、パルストランス20の二次巻線に電圧
が発生し、この電圧がダイオード21.22を介して被
駆動トランジスタ4のベース・エミッタ間に逆バイアス
電圧として印加される。この逆バイアス電圧の印加によ
り、被駆動トランジスタ4は素早くターン・オフするこ
とができる。
The input signal voltage vin, A in the drive circuit of FIG.
Output signal of ND circuit 7 V gslO1 Output signal of AND circuit 8 vosii, output signal of pulse generation circuit 18 (gate-source voltage of power MO8-FET 19) Vg
s19, and the waveforms of the base-emitter voltage vout of the driven transistor 4 are shown in FIGS. A pulse is output when the change from
The pulse is applied to the gate of 9. This allows the FE
T19 is turned on, a voltage is generated in the secondary winding of the pulse transformer 20, and this voltage is applied as a reverse bias voltage between the base and emitter of the driven transistor 4 via the diodes 21 and 22. By applying this reverse bias voltage, the driven transistor 4 can be quickly turned off.

第5図は本発明の第3の実施例に係る駆動回路の概略構
成を示すものであり、入力信号a31からの入力信号を
受ける制御回路32と、この制御回路32からの制御信
号によって制御される被駆動トランジスタ34を駆動す
るDC−DCコンバータ33の構成が先の実施例と異な
っている。
FIG. 5 shows a schematic configuration of a drive circuit according to a third embodiment of the present invention, which includes a control circuit 32 that receives an input signal from an input signal a31, and a control circuit that is controlled by the control signal from this control circuit 32. The structure of the DC-DC converter 33 that drives the driven transistor 34 is different from the previous embodiment.

すなわち、制御回路32は発振器35と、この発振器3
5の出力信号を一方の入力とし、入力信号11131か
らの入力信号を他方の入力とするAND回路36とによ
り構成される。なお、発振器35の発振周波数は先の実
施例と同嫌に、入力信号[31からの入力信号の周波数
より十分高いものとする。
That is, the control circuit 32 includes the oscillator 35 and the oscillator 3.
The output signal from the input signal 11131 is used as one input, and the AND circuit 36 receives the input signal from the input signal 11131 as the other input. It is assumed that the oscillation frequency of the oscillator 35 is sufficiently higher than the frequency of the input signal from the input signal [31, as in the previous embodiment.

DC−DCコンバータ33は入力直流電源37と、パワ
ー1vlO3−FET38と、リセット・ダイオード3
9と、パルストランス40と、ダイオード41.42と
、チョークコイル43と、平滑コンデンサ44および被
駆動トランジスタ34のベース電流を制限するための分
流用抵抗45゜46によって構成される。
The DC-DC converter 33 has an input DC power supply 37, a power 1vlO3-FET 38, and a reset diode 3.
9, a pulse transformer 40, diodes 41, 42, a choke coil 43, a smoothing capacitor 44, and a shunt resistor 45.degree. 46 for limiting the base current of the driven transistor 34.

すなわち、FET38のゲートはAND回路36の出力
端に接続され、ドレインはパルストランス40の一次巻
線の一端に接続され、ソースは入力直流電源37の負極
端に接続されている。パルストランス40の他端はリセ
ット・ダイオード39を介して入力直流電源37の負極
端に接続され、−次巻線の中点は入力直流N源37の正
極端に接続されている。パルストランス4oの二次巻線
の両端には、整流ダイオード41とフライホイール・ダ
イオード42の7ノードがそれぞれ接続されている。ダ
イオード41.42のカソードはチョークコイル43と
ベース抵抗45を介して被駆動トランジスタ41のベー
スに接続され、ダイオード42のカソードは被駆動トラ
ンジスタ4のエミッタに接続されている。チョークコイ
ル43とベース抵抗45との接続点と、ダイオード42
のアノードとの間に平滑コンデンサ44が接続され、被
駆動トランジスタ34のベース・エミッタ間には抵抗4
6が接続されている。
That is, the gate of the FET 38 is connected to the output terminal of the AND circuit 36, the drain is connected to one end of the primary winding of the pulse transformer 40, and the source is connected to the negative terminal of the input DC power supply 37. The other end of the pulse transformer 40 is connected to the negative end of the input DC power supply 37 via the reset diode 39, and the midpoint of the negative winding is connected to the positive end of the input DC N source 37. Seven nodes of a rectifier diode 41 and a flywheel diode 42 are connected to both ends of the secondary winding of the pulse transformer 4o. The cathodes of the diodes 41 and 42 are connected to the base of the driven transistor 41 via the choke coil 43 and the base resistor 45, and the cathodes of the diode 42 are connected to the emitter of the driven transistor 4. The connection point between the choke coil 43 and the base resistor 45 and the diode 42
A smoothing capacitor 44 is connected between the anode of the driven transistor 34, and a resistor 4 is connected between the base and emitter of the driven transistor 34.
6 is connected.

第6図(a)〜(d)はこの実施例の駆動回路の入力信
号電圧Vin、発振器35の出力電圧VO3C,AND
回路36の出力if 圧V (1338(FET38の
ゲート・ソース間電圧)、被駆動トランジスタ34のベ
ース・エミッタ間電圧■outのそれぞれの波形を示し
たものである。
6(a) to (d) show the input signal voltage Vin of the drive circuit of this embodiment, the output voltage VO3C of the oscillator 35, AND
The waveforms of the output if voltage V (1338 (gate-source voltage of FET 38)) of the circuit 36 and the base-emitter voltage (out) of the driven transistor 34 are shown.

入力信号[31から副葬回路32に入力信号Vinとし
て゛1″が入力されると、AND回路36からは発振器
35の出力信号V oscが■in=“1パの期間V 
gs38として出力され、この出力信号V(ls38が
FET38のゲートに印加されることにより、FET3
8は発振器5の発掘周波数でオン/オフ動作を繰返す。
When "1" is input as the input signal Vin from the input signal [31 to the burial circuit 32, the output signal V osc of the oscillator 35 is output from the AND circuit 36 as ■in="1 period V
gs38, and by applying this output signal V (ls38 to the gate of FET38, FET3
8 repeats on/off operations at the excavation frequency of the oscillator 5.

この結果、パルストランス40の一次巻線の両端に方形
波電圧が印加され、二次巻線には巻線比により変換され
た電圧が発生する。このパルストランス40の二次巻線
に発生する電圧がダイオード41,42、チョークコイ
ル43およびコンデンサ44により整流されて直流電圧
となり、抵抗45.46を介して被駆動トランジスタ3
4にベース・エミッタ間電圧VOutとして印加される
ことにより、トランジスタ34はオン状態になる。なお
、リセット・ダイオード39はFET38のオン期間に
パルストランス40に蓄えられた励磁電流をオフ期間に
入力直流電源37に回生するためのものである。
As a result, a square wave voltage is applied to both ends of the primary winding of the pulse transformer 40, and a voltage converted by the winding ratio is generated in the secondary winding. The voltage generated in the secondary winding of the pulse transformer 40 is rectified by the diodes 41, 42, the choke coil 43, and the capacitor 44 to become a DC voltage, which is then applied to the driven transistor 3 via the resistor 45, 46.
4 as a base-emitter voltage VOut, the transistor 34 is turned on. Note that the reset diode 39 is for regenerating the excitation current stored in the pulse transformer 40 during the ON period of the FET 38 to the input DC power supply 37 during the OFF period.

次に、入力信号源31から制御回路32に入力信号とし
て0゛が入力されると、AND回路36の出力信号V 
gs38は”○゛′となり、F、ET38がオフ状態に
なる。従って、パルストランス40の一次巻線に電圧が
印加されなくなり、二次巻線にも電圧が発生しなくなる
。この場合、被駆動トランジスタ34のベース・エミッ
タ間にはチョークコイル43に蓄えられていた電流とコ
ンデンサ44に蓄えられていた電圧とにより、しばらく
の間はバイアス電圧が印加され続けるが、その後やがて
バイアス電圧は零となり、オフ状態となる。
Next, when 0゛ is input as an input signal from the input signal source 31 to the control circuit 32, the output signal V of the AND circuit 36
gs38 becomes "○", and F and ET38 are turned off.Therefore, no voltage is applied to the primary winding of the pulse transformer 40, and no voltage is generated to the secondary winding.In this case, the driven A bias voltage continues to be applied between the base and emitter of the transistor 34 for a while due to the current stored in the choke coil 43 and the voltage stored in the capacitor 44, but then the bias voltage eventually becomes zero. Turns off.

第7図は第3図の実施例をさらに改良した本発明の第4
図の実施例であり、第3図に示した第2の実施例と同様
に、被駆動トランジスタ34のターン・オフ時に被駆動
トランジスタ34のベース・エミッタ間に逆バイアス電
圧を印加してターン・オフを素早く行なわせるための逆
バイアス電圧印加回路47を設けたものである。
FIG. 7 shows a fourth embodiment of the present invention which is a further improvement of the embodiment shown in FIG.
This embodiment is similar to the second embodiment shown in FIG. 3, and when the driven transistor 34 is turned off, a reverse bias voltage is applied between the base and emitter of the driven transistor 34. A reverse bias voltage application circuit 47 is provided to quickly turn off the switch.

第7図の駆動回路における入力信号電圧■in、AND
回路36の出力信号Vgs38、パルス発生回路48の
出力信号V as49 (パワーMO8−FET49の
ゲート・ソース間電圧)、被駆動トランジスタ34のベ
ース・エミッタ間電圧Voutの各波形を第8図(a)
〜(d)に示す。入力信号源31に接続されたパルス発
生回路48により、入力信号Vinが1′”からO”に
変化した時にパルスが出力され、入力画流電111i3
7にパルストランス51の一次巻線の中点と一端間を介
して接続され、かつソースがパルストランス51の一次
巻線の他端にリセット・ダイオード50を介して接続さ
れたFET49のゲートに該パルスが印加される。これ
によりFET49がオンとなって、パルストランス51
の二次巻線に電圧が発生し、この電圧がダイオード51
.52を介して被駆動トランジスタ34のベース・エミ
ッタ間に逆バイアス電圧として印加される。この逆バイ
アス電圧の印加により、被駆動トランジスタ34は素早
くターン・オフすることができる。
Input signal voltage ■in, AND in the drive circuit of Fig. 7
The waveforms of the output signal Vgs38 of the circuit 36, the output signal Vas49 of the pulse generation circuit 48 (voltage between the gate and source of the power MO8-FET 49), and the voltage Vout between the base and emitter of the driven transistor 34 are shown in FIG. 8(a).
- Shown in (d). A pulse generation circuit 48 connected to the input signal source 31 outputs a pulse when the input signal Vin changes from 1''' to O'', and the input image current 111i3
7 through the midpoint of the primary winding of the pulse transformer 51 and one end thereof, and whose source is connected to the other end of the primary winding of the pulse transformer 51 through a reset diode 50. A pulse is applied. This turns on FET 49 and pulse transformer 51
A voltage is generated in the secondary winding of the diode 51.
.. 52 as a reverse bias voltage between the base and emitter of the driven transistor 34. Application of this reverse bias voltage allows the driven transistor 34 to be quickly turned off.

第9図はDC−DCコンバータ54を変形した本発明の
第5の実施例を示したものである。パルストランス55
の二次巻線の中点が被駆動トランジスタ34のエミッタ
に接続され、二次巻線の両端はそれぞれダイオード56
.57の7ノードに接続され、ダイオード56.57の
カソードはチョークコイル43とベース抵抗45を介し
て被駆動トランジスタ34のベースに接続されている。
FIG. 9 shows a fifth embodiment of the present invention in which the DC-DC converter 54 is modified. pulse transformer 55
The midpoint of the secondary winding is connected to the emitter of the driven transistor 34, and both ends of the secondary winding are connected to a diode 56, respectively.
.. The cathodes of the diodes 56 and 57 are connected to the base of the driven transistor 34 via the choke coil 43 and the base resistor 45.

このような構成とすることにより、FET38のオン期
間にパルストランス55に蓄えられた励磁電流をFET
38のオフ期間に二次側に伝送することができるため、
−次側のリセット・ダイオードは不要となる。
With this configuration, the excitation current stored in the pulse transformer 55 during the ON period of the FET 38 is transferred to the FET.
Since it can be transmitted to the secondary side during the off period of 38,
- No need for a reset diode on the next side.

本発明は上記実施例に限定されるものではなく、例えば
DC−DCIンバータについて、第1図。
The present invention is not limited to the above embodiment, and for example, FIG. 1 shows a DC-DCI inverter.

第3図の回路ではいわゆるブツシュ・プル形のスイッチ
ング回路を用い、また第5図、第7図ではフォワード形
のスイッチング回路を用いたが、ハーフ・ブリッジ形ス
イッチング回路やフル・ブリフジ形スイッチング回路、
あるいはフライバック形のスイッチング回路を用いたも
のでもよい。
The circuit in Figure 3 uses a so-called bush-pull type switching circuit, and in Figures 5 and 7, forward type switching circuits are used, but half-bridge type switching circuits, full-bridge type switching circuits,
Alternatively, a flyback type switching circuit may be used.

また、以上の実施例ではDC−DCコンバータにおける
スイッチング素子にパワーMO5・FETを用いたが、
特にこれに限定されるものでなく、バイポーラ・トラン
ジスタ等でも良い。
In addition, in the above embodiment, a power MO5 FET was used as a switching element in the DC-DC converter, but
It is not particularly limited to this, and may be a bipolar transistor or the like.

また、DC−DCコンバータ内のスイッチング素子のス
イッチング速度やパルストランスのり一ケージ・インダ
クタンスの影響により、被駆動素子の駆動電圧・電流に
高周波ノイズがあられれる場合があるが、このような場
合、整流回路の出力端または駆動回路の出力端に、コン
デンサまたはLCフィルタ等を挿入しても良い。
Furthermore, due to the switching speed of the switching elements in the DC-DC converter and the influence of the pulse transformer's cage inductance, high-frequency noise may appear in the drive voltage and current of the driven elements. A capacitor, LC filter, etc. may be inserted at the output end of the circuit or the output end of the drive circuit.

その他、抵抗15,16,45.46については必要に
応じて省略しても良い。
In addition, the resistors 15, 16, 45, and 46 may be omitted if necessary.

制御回路については、DC−DCコンバータ部の変更に
伴ない適宜変更されることは勿論であり、例えばDC−
DCコンバータ内のスイッチング素子に応じて、出力す
る制御信号のパルス幅を制限したり、DC−DCコンバ
ータを大電力で駆動するだめの駆動回路を接続する等種
々の変形が考えられる。
As for the control circuit, it goes without saying that the control circuit may be changed as appropriate depending on the change in the DC-DC converter section.
Various modifications can be considered, such as limiting the pulse width of the output control signal depending on the switching element in the DC converter, or connecting a drive circuit that drives the DC-DC converter with high power.

また、制御回路2,32内の発成器5,35は入力信号
と同期させる必要は特にないが、同期させても勿論かま
わない。
Further, the generators 5 and 35 in the control circuits 2 and 32 do not particularly need to be synchronized with the input signal, but they may of course be synchronized.

また、以上の実施例、変形例では被駆動素子は全てバイ
ポーラ・トランジスタとして説明したが、パワーMO8
−FET、ゲート・ターン・オフ・サイリスタ等でもよ
い。
Furthermore, in the above embodiments and modifications, all driven elements have been explained as bipolar transistors, but the power MO8
-FET, gate turn-off thyristor, etc. may be used.

さらに、この発明は被駆動素子にオン/オフ動作だけを
行なわせるものではなく、例えばDC−DCコンバータ
における入力直流電源の電圧値を変化させることにより
、被駆動素子を能動状態で動作させることもできる。そ
の場合、入力信号に応じて入力直流電源の電圧値を変化
させれば一種の増幅回路として利用することもできる。
Furthermore, the present invention does not only allow the driven element to perform on/off operations; for example, by changing the voltage value of the input DC power supply in a DC-DC converter, the driven element can also be operated in an active state. can. In that case, by changing the voltage value of the input DC power supply according to the input signal, it can be used as a kind of amplifier circuit.

また、第3図、第7図の実施例においては被駆動素子に
ターン・オフ時のみに逆バイアス電圧を印加したが、被
駆動素子のオフ状態時、常に逆バイアス電圧を印加する
構成としてもよい。
In addition, in the embodiments shown in FIGS. 3 and 7, the reverse bias voltage was applied to the driven element only when it was turned off, but it is also possible to apply a reverse bias voltage at all times when the driven element is in the off state. good.

また、上記の実施例のいくつかを組合せて実施しても良
い。要するに、この発明はその要旨を逸脱しない範囲で
種々変形して実施することができる。
Further, some of the above embodiments may be combined and implemented. In short, this invention can be implemented with various modifications without departing from its gist.

[発明の効果] 本発明によれば、被駆動素子と駆動入力信号源とをDC
−DCコンバータ内のパルストランスで絶縁することが
できる。また、該パルストランスには入力信号が高周波
に変換されてから印加され、常に正負の電圧が均等に印
加されるので飽和することはない。さらに、DC−DC
コンバータ内のパルストランスには入力信号より十分高
い周波数の電圧が印加されるため、従来に比べて磁束密
度を下げることができ、また同じ磁束密度でパルストラ
ンスを設計した場合には、パルストランスの形状を小さ
くすることができる。さらに、被駆動素子のスイッチン
グのデユーティ比を0〜100%まで変化させることが
できる。
[Effects of the Invention] According to the present invention, the driven element and the drive input signal source are
- Can be isolated with a pulse transformer in the DC converter. In addition, the input signal is applied to the pulse transformer after being converted into a high frequency signal, and positive and negative voltages are always equally applied to the pulse transformer, so that it is never saturated. Furthermore, DC-DC
Since a voltage with a frequency sufficiently higher than that of the input signal is applied to the pulse transformer in the converter, the magnetic flux density can be lowered compared to conventional methods, and if the pulse transformer is designed with the same magnetic flux density, The shape can be made smaller. Furthermore, the switching duty ratio of the driven element can be varied from 0 to 100%.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例に係る駆動回路の構成図
、第2図は第1図の駆動回路の動作波形図、第3図は本
発明の第2の実施例に係る駆動回路の構成図、第4図は
第3図の駆動回路の動作波形図、第5図は本発明の第3
の実施例に係る駆動回路の構成図、第6図は第5図の駆
動回路の動作波形図、第7図は本発明の第4の実施例に
係る駆動回路の構成図、第8図は第7図の駆動回路の動
作波形図、第9図は本発明の第5の実施例に係る駆動回
路の構成図、第10図は従来のチョッパ回路及びその駆
動回路の構成図である。 1.31・・・入力信号源、2.32・・・制御回路、
5.35・・・発成器、3.33.54・・・DC−D
Cコンバータ、9.37・・・入力直流NFA、10゜
11.38・・・スイッチング素子、12,40゜55
・・・パルストランス、17.47・・・逆バイアス電
圧印カロ回路。 出願人代理人 弁理士 鈴江武彦 第1図 第3図 31       第5図 第 6図 第8 図
FIG. 1 is a configuration diagram of a drive circuit according to a first embodiment of the present invention, FIG. 2 is an operation waveform diagram of the drive circuit of FIG. 1, and FIG. 3 is a diagram of a drive circuit according to a second embodiment of the present invention. The configuration diagram of the circuit, FIG. 4 is an operation waveform diagram of the drive circuit of FIG. 3, and FIG. 5 is a diagram of the third embodiment of the present invention.
6 is an operational waveform diagram of the drive circuit of FIG. 5, FIG. 7 is a block diagram of the drive circuit according to the fourth embodiment of the present invention, and FIG. 8 is a diagram of the drive circuit according to the fourth embodiment of the present invention. FIG. 7 is an operational waveform diagram of the drive circuit, FIG. 9 is a block diagram of a drive circuit according to a fifth embodiment of the present invention, and FIG. 10 is a block diagram of a conventional chopper circuit and its drive circuit. 1.31... Input signal source, 2.32... Control circuit,
5.35... Generator, 3.33.54... DC-D
C converter, 9.37... Input DC NFA, 10°11.38... Switching element, 12,40°55
...Pulse transformer, 17.47... Reverse bias voltage impression Karo circuit. Applicant's Representative Patent Attorney Takehiko Suzue Figure 1 Figure 3 Figure 31 Figure 5 Figure 6 Figure 8

Claims (3)

【特許請求の範囲】[Claims] (1)制御端子を有する被駆動素子を入力信号に応じて
駆動する駆動回路において、前記入力信号をより高周波
の信号に変換して制御信号を出力する制御回路と、この
制御信号によって制御され、その出力を前記被駆動素子
の制御端子に供給する、入出力間がパルストランスを介
して電気的に絶縁されたDC−DCコンバータとを備え
たことを特徴とする駆動回路。
(1) In a drive circuit that drives a driven element having a control terminal in accordance with an input signal, a control circuit that converts the input signal into a higher frequency signal and outputs a control signal, and a drive circuit that is controlled by the control signal, A drive circuit comprising: a DC-DC converter whose input and output are electrically isolated via a pulse transformer, the output of which is supplied to the control terminal of the driven element.
(2)前記DC−DCコンバータは入力直流電源に接続
されたスイッチング素子と、このスイッチング素子を介
して一次側が前記入力直流電源に接続されたパルストラ
ンスと、このパルストランスの二次側に接続された整流
回路とを有し、上記スイッチング素子が前記制御信号に
よりオン・オフ制御されることを特徴とする特許請求の
範囲第1項記載の駆動回路。
(2) The DC-DC converter includes a switching element connected to an input DC power source, a pulse transformer whose primary side is connected to the input DC power source via this switching element, and a secondary side of the pulse transformer. 2. The drive circuit according to claim 1, further comprising a rectifier circuit, wherein said switching element is turned on and off by said control signal.
(3)前記被駆動素子の制御端子に該被駆動素子のオフ
期間における少なくとも初期に逆バイアス電圧を印加す
る手段を付加したことを特徴とする特許請求の範囲第1
項記載の駆動回路。
(3) Means for applying a reverse bias voltage to the control terminal of the driven element at least at the beginning of the off period of the driven element is added.
Drive circuit described in section.
JP12160886A 1986-05-27 1986-05-27 Drive circuit Pending JPS62277811A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12160886A JPS62277811A (en) 1986-05-27 1986-05-27 Drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12160886A JPS62277811A (en) 1986-05-27 1986-05-27 Drive circuit

Publications (1)

Publication Number Publication Date
JPS62277811A true JPS62277811A (en) 1987-12-02

Family

ID=14815464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12160886A Pending JPS62277811A (en) 1986-05-27 1986-05-27 Drive circuit

Country Status (1)

Country Link
JP (1) JPS62277811A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01126633U (en) * 1988-02-24 1989-08-30

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01126633U (en) * 1988-02-24 1989-08-30

Similar Documents

Publication Publication Date Title
JP4262886B2 (en) Double-ended insulation C. -D. C. converter
US6366476B1 (en) Switching power supply apparatus with active clamp circuit
US5132889A (en) Resonant-transition DC-to-DC converter
US6320765B2 (en) Switching power circuit
US6587358B1 (en) Switching power supply circuit
US6344768B1 (en) Full-bridge DC-to-DC converter having an unipolar gate drive
US8018279B2 (en) Class D amplifier circuit with bi-directional power switch
US20010036092A1 (en) Switching power supply circuit
KR20010040913A (en) Self-driven synchronous rectification scheme
US6452817B1 (en) Switching power supply circuit
JPH0357713B2 (en)
EP3509203B1 (en) Converter with zvs
US5877951A (en) Circuit for and method of decreasing conducted and radiated electromagnetic interference of a power converter and a full bridge power converter employing the same
CN113839558A (en) Conversion device
JPS59191485A (en) Low loss high frequency inverter
JP3375893B2 (en) Drive circuit for switching power supply
JPS62277811A (en) Drive circuit
JP2003259644A (en) Switching converter circuit
JP4403663B2 (en) DC / DC converter
JPH07135769A (en) Dc resonance converter
JPH08168244A (en) Switching power unit
JP2716221B2 (en) DC-DC converter
JP2000125560A (en) Switching power supply device
JP3400425B2 (en) Chopper type switching power supply
JP2719746B2 (en) X-ray power supply control circuit