JPS622729A - Digital radio communication system - Google Patents

Digital radio communication system

Info

Publication number
JPS622729A
JPS622729A JP14030085A JP14030085A JPS622729A JP S622729 A JPS622729 A JP S622729A JP 14030085 A JP14030085 A JP 14030085A JP 14030085 A JP14030085 A JP 14030085A JP S622729 A JPS622729 A JP S622729A
Authority
JP
Japan
Prior art keywords
signals
signal
series
orthogonal
communication system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14030085A
Other languages
Japanese (ja)
Other versions
JPH0553332B2 (en
Inventor
Kiyoshi Funayama
舟山 清志
Hikari Abe
光 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14030085A priority Critical patent/JPS622729A/en
Publication of JPS622729A publication Critical patent/JPS622729A/en
Publication of JPH0553332B2 publication Critical patent/JPH0553332B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the generation of malfunctions in any case with a digital radio communication system by delaying optionally the base band signals of one of (n) series of those signals at the transmitter side and at the same time correcting the phase relation of (n) series of base bands orthogonal to each other at the receiver side. CONSTITUTION:When bipolar signals 100v and 100h are cut off, at least one of (n) series of scrambled modulation input signals 103v and 103h is delayed optionally to secure the no-correlation between the modulation signals orthogonal to each other. The same state is also secured with input of the same code series even though both signals 100v and 100h are not cut off at a time. Each signal series is delayed by 3-0 bits against a base band signal 105h at the receiver side before both base band signals 105v and 105h which are decoded by a discriminating circuit are sent to a reception signal processor. Thus all signal series are delayed by 3 bits to the signal 105v. As a result, the phase relation between signals 105'v and 105'h can be corrected to that between signals 103v and 103h.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は無線通信方式に関し、特に交差偏波干渉除去回
路を備えた直交偏波ディジタル無線通信方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a wireless communication system, and more particularly to an orthogonal polarization digital wireless communication system equipped with a cross-polarization interference removal circuit.

〔従来の技術〕[Conventional technology]

マイクロ波および準ミリ波帯のディジタル無線通信方式
では、多重化端局装置から送られてくるバイポーラ形成
のディジタル多重化信号は9次のようだ処理される。す
なわち、送信端局側に設けられた送信信号処理装置にお
いてまずユニポーラ信号に変換され、速度変換されて無
線区間監視用・eリティ・チェック・ビット、フンーム
同期信号等の付加ビットが挿入される。更に、送信スに
クトラムの平坦化と受信側におけるビット同期の再生を
容易にするためのスクランブル処理を受け。
In microwave and sub-millimeter wave band digital wireless communication systems, a bipolar digital multiplexed signal sent from a multiplexing terminal device is processed in a 9th order manner. That is, the signal is first converted into a unipolar signal in the transmission signal processing device provided on the transmission terminal side, then speed-converted, and additional bits such as a wireless section monitoring/equality check bit and a hum synchronization signal are inserted. Furthermore, the transmitted signal is subjected to a scrambling process to flatten the spectral signal and facilitate recovery of bit synchronization on the receiving side.

送信装置の変調器に送り出される。このスクランブル処
理は、一般にシフトレノスタを用いたm系列(最長線形
符号系列)の符号系列発生器から得られる擬似ランダム
符号と入力信号との2を法とする和を求めることにより
行われる。一方、受信端局側では送信端局側と同じ擬似
ランダム符号によってデスクランブル処理が行われて原
信号が復元される。
It is sent out to the modulator of the transmitting device. This scrambling process is generally performed by calculating the modulo-2 sum of an input signal and a pseudo-random code obtained from an m-sequence (longest linear code sequence) code sequence generator using a shift lenoster. On the other hand, on the receiving end station side, descrambling processing is performed using the same pseudorandom code as on the transmitting end station side, and the original signal is restored.

従来のディジタル無線通信方式においては、直交する二
つの偏波の搬送周波数は各偏波の搬送周波数が相互に逆
偏波の搬送周波数の中間になるように配置されたインタ
ーリーブ周波数配置が使用されている。そして、装置構
成の単純化および量産性の向上のため、各ディジタル多
重化信号に対して同じ送信信号処理装置が使用され、従
ってスクランブル処理には同じ擬似ランダム符号が用い
られている。
In conventional digital wireless communication systems, an interleaved frequency arrangement is used in which the carrier frequencies of two orthogonal polarized waves are arranged so that the carrier frequency of each polarized wave is midway between the carrier frequencies of mutually opposite polarized waves. There is. In order to simplify the device configuration and improve mass productivity, the same transmission signal processing device is used for each digital multiplexed signal, and therefore the same pseudo-random code is used for scrambling processing.

近年9周波数帯域の利用をより一層効果的にするため、
直交偏波を用いるコチャンネル周波数配置が注目され、
この実用化のための研究開発が活発て行われている。そ
の一つに降雨等により直交偏波間に発生する交差偏波干
渉を除去する問題があり2種々の方法が提案されている
。なかでも特開昭55−133156号公報に提案され
ている方法V′irイノタル無線通信方式に適した方法
として注目される。この方法は・セイロント信号を使用
せず、復調された二つの偏波のベースバンド信号から相
関を求めることによって交差偏波干渉を検出するもので
ちり、直交する二つの偏波で送られるデータ信号は互い
に独立で無相関でちるという前提によって成り立ってい
る。この前提条件は二つの偏波に対して正常にデータ信
号が入力されているときには成立し、従って干渉除去回
路は正常に動作する。
In order to make the use of nine frequency bands even more effective in recent years,
Co-channel frequency allocation using orthogonal polarization has attracted attention,
Research and development for this practical application is being actively conducted. One of these problems is the problem of eliminating cross-polarization interference that occurs between orthogonal polarizations due to rain, etc., and two various methods have been proposed. Among them, the method proposed in Japanese Patent Application Laid-Open No. 55-133156 attracts attention as a method suitable for the V'ir Innotal wireless communication system. This method detects cross-polarization interference by calculating the correlation from the demodulated baseband signals of the two polarizations without using the Ceylon signal.In this method, the data signal is sent with two orthogonal polarizations. It is based on the assumption that they are mutually independent and uncorrelated. This precondition is satisfied when data signals are normally input to the two polarized waves, and therefore the interference cancellation circuit operates normally.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながら、従来方式と同様なスクランブル処理が行
われていると+”(垂直)、H(水平)両偏波の多重化
端局装置からのディジタル多重化信号が共に断となった
場合や、多重化端局装置の入力がすべて“0″となった
場合(このような条件は回線運用中にも発生するが、建
設時の回線試験などのときに特に問題となる)に問題が
発生する。すなわち、詳しくは後述するように、上述の
場合にはスクランブル、処理を行う送信信号処理装置か
らVとHの両偏波に同一符号系列が送出され。
However, if scrambling processing similar to the conventional method is performed, there may be cases where the digital multiplexed signals from the multiplexing terminal equipment for both +" (vertical) and H (horizontal) polarizations are disconnected, or A problem occurs when all inputs to the network terminal equipment become "0" (this condition occurs even during line operation, but is particularly problematic during line tests during construction). That is, as will be described in detail later, in the above case, the same code sequence is sent to both V and H polarizations from the transmission signal processing device that performs scrambling and processing.

干渉除去回路を含む受信系が誤動作するという問題点が
ある。
There is a problem in that the receiving system including the interference cancellation circuit malfunctions.

本発明の目的は上述の問題点を除去し、いかなる場合で
もv、H両偏波の送信信号処理装置から同じ符号系列が
同位相で出力されることがなく。
An object of the present invention is to eliminate the above-mentioned problems, and to prevent the same code sequence from being outputted in the same phase from the transmission signal processing apparatus for both the V and H polarizations under any circumstances.

干渉除去回路を含む受信系に誤動作が発生しないディジ
タル無線通信方式を提供することである。
It is an object of the present invention to provide a digital wireless communication system in which malfunction does not occur in a receiving system including an interference cancellation circuit.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明は、互いに直交する二つの偏波を使用する多相多
値ディジタル無線通信方式において、それぞれn系列の
ベースバンド信号の組のうち少なくとも一方の組の少な
くとも一系列のベースバンド信号を送信側では任意に遅
延させて、互いに直交する多相多値ディジタル変調信号
の関係を無相関にし、受信側では復調ベースバンド信号
を送信側で施した遅延に対しn系列を組として相補的に
遅延回路を設けて、互いに直交するそれぞれn系列のベ
ースバンド信号の位相関係を補正するように設定して構
成される。
The present invention provides a multi-phase multi-level digital wireless communication system using two mutually orthogonal polarized waves, in which at least one series of baseband signals of at least one set of n series of baseband signals is transmitted to a transmitting side. Then, by arbitrarily delaying the mutually orthogonal multiphase multilevel digital modulation signals, the relationship between the mutually orthogonal multiphase multilevel digital modulation signals is made uncorrelated, and on the receiving side, the demodulated baseband signal is sent to a delay circuit as a set of n sequences complementary to the delay applied on the transmitting side. are provided and configured to correct the phase relationship of each of the n series of baseband signals that are orthogonal to each other.

〔実施例〕〔Example〕

次に図面を参照して本発明について詳細に説明する。 Next, the present invention will be explained in detail with reference to the drawings.

はじめに1本発明が適用される送信側、受信側の装置の
構成1作用を説明する。第1図は直交偏波ディジタル無
線通信方式における送信端局側の送信信号処理装置の一
構成例を示すブロック図。
First, the structure and operation of the transmitter and receiver devices to which the present invention is applied will be explained. FIG. 1 is a block diagram showing an example of the configuration of a transmission signal processing device on the transmission terminal station side in an orthogonal polarization digital wireless communication system.

第2図は受信端局クリの干渉除去および波形等化回路の
一構成例を示すブロック図である。以後の説明では垂直
系にVを、水平系にhを付すものとする。
FIG. 2 is a block diagram showing an example of the configuration of an interference cancellation and waveform equalization circuit of a reception terminal station. In the following description, the vertical system will be denoted by V, and the horizontal system will be denoted by h.

第1図において、lv、lhは多重化端局装置(図示せ
ず)から入力されるバイポーラ信号100v、100h
をユニポーラ信号101v。
In FIG. 1, lv and lh are bipolar signals 100v and 100h input from a multiplexing terminal equipment (not shown).
The unipolar signal 101V.

101hi/i:変換する符号変換回路p  2 vr
 2 hDユニポーラ信号の“1′又は0″の数を計数
して奇数か偶数かを判定するパリティ計数回路である。
101hi/i: code conversion circuit to convert p 2 vr
This is a parity counting circuit that counts the number of "1's" or "0"s in the 2 hD unipolar signal and determines whether it is an odd number or an even number.

3v、3bはスタッフ操作てよりフンーム同期信号、・
ぞリティ・チェック・ビット等を挿入する速度変換回路
、4v、4hは速度変換された信号102v、102h
にそれぞれスクランブル処理を施すスクランブル回路で
ある。更に、5v。
3v, 3b are sync signals from staff operation,・
Speed conversion circuit that inserts error check bit etc. 4v, 4h are speed converted signals 102v, 102h
This is a scrambling circuit that performs scrambling processing on each. Furthermore, 5v.

5hはスクランブル処理用の擬似ランダム符号(m系列
の線形符号)を発生する符号系列発生器である。スクラ
ンブル処理された変調入力信号103v、103h#i
各偏波の送信装置(図示せず)の変調器に送られる。V
、H各偏波の各送信信号処理装置6v、6h及び他の搬
送周波数の各送信信号処理装置(図示せず)は共通のビ
ットクロック発生器7及びフレームクロック発生器8に
より制御されている。従来方式では各符号系列発生器5
v、5hはすべて同じであり、V、H各偏波のスクラン
ブル処理には同一の擬似ランダム符号が用いられている
5h is a code sequence generator that generates pseudo-random codes (m-sequence linear codes) for scrambling processing. Scrambled modulated input signals 103v, 103h#i
The signal is sent to a modulator of a transmitting device (not shown) for each polarized wave. V
, H, and each of the transmission signal processing devices 6v, 6h for each polarization and each transmission signal processing device (not shown) for other carrier frequencies are controlled by a common bit clock generator 7 and frame clock generator 8. In the conventional method, each code sequence generator 5
v and 5h are all the same, and the same pseudo-random code is used for scrambling processing of each polarization of V and H.

第2図は復調されたベースバンド信号の相関関係を利用
して交差偏波干渉を除去する特開昭55−133156
号公報提案の相関法による干渉除去回路を備えた受信回
路の一構成例のブロック図である。第2図において、検
波器9マ、9hで検波されたV r H各偏波の検波出
力104V、104hは、それぞれトランスパーサルフ
ィルタで構成される波形等什器10v、10hを経て識
別判定回路11v、llhに加えられ、ここで復号され
てベースバンド信号105マ、105hとなり受信信号
処理装置(図示せず)K送り出される。一方。
Figure 2 shows Japanese Patent Application Laid-Open No. 55-133156, which removes cross-polarization interference using the correlation of demodulated baseband signals.
1 is a block diagram of a configuration example of a receiving circuit including an interference cancellation circuit using a correlation method proposed in the publication; FIG. In FIG. 2, the detection outputs 104V and 104h of the V r H polarized waves detected by the detectors 9ma and 9h are passed through the waveform fixtures 10v and 10h, which are composed of transpersal filters, respectively, to the identification judgment circuit 11v. . on the other hand.

各偏波の検波出力104v、104h#′iそれぞれ分
岐されて干渉除去回路(トランスパーサルフィルタによ
り構成される)12h、12マを経て逆偏波の信号に結
合されている。波形等化相関器13v、13h及び干渉
制御相関器14v、14hの入力はそれぞれ各偏波のベ
ースバンド信号105v、LO5h及びその±にビット
(kは整fil、2.・・・であり、トランスパーサル
フィルタの段数により上限が決まる)シフトした信号と
し。
The detected outputs 104v and 104h#'i of each polarized wave are branched, respectively, and coupled to the oppositely polarized signal through interference removal circuits 12h and 12ma (comprised of transversal filters). The inputs of the waveform equalization correlators 13v, 13h and the interference control correlators 14v, 14h are the baseband signal 105v of each polarization, the LO5h, and its ± bits (k is an integer fil, 2..., transformer (The upper limit is determined by the number of stages of the parsal filter) as a shifted signal.

識別判定回路11v、llhからの誤差信号106マ、
106hとの相関を求めることによって、それぞれ波形
歪および交差偏波干渉成分を検出し、各誤差成分が最小
となるように波形等化器および干渉除去回路を制御する
ように構成されている。すなわち、V偏波の識別判定回
路11vの誤差信号106vに含まれる波形歪成分は、
V偏波のベースバンド信号105マとその±にビットシ
フトした基準信号により波形等化相関器13vで検出さ
れ、この検出信号で波形等化器10vを!lI御して等
化される。これに対してH偏波からの干渉成分はH偏波
のベースバンド信号105h及びその±にビットシフト
した基準信号によって干渉制御相関器14Vで検出され
、干渉除去回路12vを制御して除去される。
Error signal 106 from the identification judgment circuit 11v, llh,
By determining the correlation with 106h, waveform distortion and cross-polarization interference components are respectively detected, and the waveform equalizer and interference cancellation circuit are controlled so that each error component is minimized. In other words, the waveform distortion component included in the error signal 106v of the V polarization identification/judgment circuit 11v is
The waveform equalization correlator 13v detects the V-polarized baseband signal 105 and the reference signal bit-shifted to ±, and the waveform equalizer 10v uses this detection signal! It is equalized by controlling lI. On the other hand, the interference component from the H polarization is detected by the interference control correlator 14V using the baseband signal 105h of the H polarization and the reference signal bit-shifted to ±, and is removed by controlling the interference cancellation circuit 12v. .

ここで2両偏波のベースバンド信号105vと105h
とが無相関である場合には、誤差信号106vの中から
波形歪成分と交差偏波干渉成分を分離して検出すること
ができる。ところが、前述のように、信号1057と1
05hが同一符号、  系列となりほぼ同一位相(2に
ビットシフト以内)となると、波形等化相関器13vと
干渉制御相開器14vは基準信号が同じとなるOで波形
歪成分と交差偏波成分とを分離して検出することができ
なくなり、正常な動作が行われなくなる。このような状
態は、第1図においてバイポーラ信号100vt100
hが共に断となった場合に発生する。このときスクラン
ブル回路4v、4hの入力102マ。
Here, two polarized baseband signals 105v and 105h
If they are uncorrelated, the waveform distortion component and the cross-polarization interference component can be separated and detected from the error signal 106v. However, as mentioned above, the signals 1057 and 1
When 05h has the same code and sequence and almost the same phase (within a bit shift of 2), the waveform equalization correlator 13v and the interference control phase opener 14v output the waveform distortion component and the cross polarization component at O, where the reference signal is the same. It will no longer be possible to separate and detect the Such a state is represented by the bipolar signal 100vt100 in FIG.
This occurs when both h are disconnected. At this time, the input 102 of the scramble circuits 4v and 4h.

102hは共に“0″又は“1′の連続となる。Both 102h are a series of "0" or "1".

このだめ、スクランブル回路4v、4hからは擬似ラン
ダム符号がそのまま出力され、符号系列発生器5V 、
5hで発生する擬似ランダム符号が同じであると、変調
人力信号103v、103hが同一となる。
In this case, the pseudo-random codes are output as they are from the scrambling circuits 4v and 4h, and the code sequence generator 5V,
If the pseudorandom codes generated in 5h are the same, the modulated human input signals 103v and 103h will be the same.

このような状態が発生しないようにするためには、第1
図において、スクランブル処理した変調入力信号103
v、103hのうち一方の少なくとも1系列(n系列の
うちの)を任意に遅延させて互いに直交する変調信号の
関係が無相関となるようにすればよい。なお、バイポー
ラ信号100V。
In order to prevent this situation from occurring, the first step is to
In the figure, a scrambled modulated input signal 103
At least one sequence (out of n sequences) of one of v and 103h may be arbitrarily delayed so that the relationship between mutually orthogonal modulated signals becomes uncorrelated. In addition, bipolar signal 100V.

100hが共に断とならなくても、同一符号系列が入力
されれば同様の状態が発生する。バイポーラ信号100
v、100hを送り出している多重化端局装置において
も2通常、無人力信号時にビット同期信号の再生を容易
圧するためスクランブル処理が行われており、多重化端
局装置の入力のすべてが回線不使用のときには、スクラ
ンブル処理用の同一符号系列が送られてくることがある
Even if 100h are not disconnected, a similar situation will occur if the same code sequence is input. bipolar signal 100
Even in the multiplexing terminal equipment that sends out V, 100h2, scrambling processing is usually performed to facilitate the reproduction of the bit synchronization signal during unmanned signalling, and all inputs to the multiplexing terminal equipment are line-disrupted. When used, the same code sequence for scrambling processing may be sent.

第3図、第4図は、直交偏波ディジタル無線通信回線に
おいて変調方式として16 QAM (直交振幅変調)
を考えた場合に、同じ擬似ランダム符号を用いてスクラ
ンブル処理をした信号が直交する2つの偏波に対して互
いに無相関となるように設定した実施例である。
Figures 3 and 4 show 16 QAM (orthogonal amplitude modulation) as a modulation method in orthogonal polarization digital wireless communication lines.
In this embodiment, signals scrambled using the same pseudo-random code are set to be uncorrelated with respect to two orthogonal polarized waves.

第3図(a)において、103v、103hけ同じ擬似
ランダム符号でスクランブル処理された変調入力信号で
あり、第3図(b)において、103’hは各信号線に
遅延回路としての7リングフロツプFを図示のように接
続することにより、入力信号103vと無相関となるよ
うに処理された変調入力信号である。これらのフリップ
フロッグFは第1図のスクランブル回路の中あるいは出
力側に設けられる。信号103v、103’hは送信装
置の変調器(図示せず)に送られる。
In Fig. 3(a), 103v and 103h are modulated input signals scrambled with the same pseudo-random code, and in Fig. 3(b), 103'h is a 7-ring flop F as a delay circuit on each signal line. This is a modulated input signal that has been processed to be uncorrelated with the input signal 103v by connecting them as shown. These flip-flops F are provided in the scramble circuit shown in FIG. 1 or on the output side. The signals 103v, 103'h are sent to a modulator (not shown) of the transmitting device.

第4図(a) 、 (b)において、105v、105
hは。
In Fig. 4(a) and (b), 105v, 105
h is.

第2図の識別判定回路で復号されたベースバンド信号、
  105’ v 、 105’ hは各信号線にフリ
ッグフロッfFを接続することにより、  103v、
103hの信号と同時系列となるように処理された信号
であり、それぞれ受信符号処理装置(図示せず)に送り
出される。また、107,108,109はそれぞれの
信号に対するピントクロック信号である。
The baseband signal decoded by the identification determination circuit in FIG. 2,
105'v and 105'h are 103v and 105'h by connecting a flip-flop fF to each signal line
These signals are processed to be in the same sequence as the signal of 103h, and are sent to a reception code processing device (not shown). Furthermore, 107, 108, and 109 are focus clock signals for the respective signals.

いま、送信側において同じランダム符号でスクランブル
処理した変調入力信号103v、103hがそれぞれの
偏波の送信装置の変調器に送り出される前に、第3図(
b)に示すように信号103hに対して各信号系列を0
ビツト、1ビツト、2ビ。
Now, before the modulated input signals 103v and 103h scrambled with the same random code on the transmitting side are sent to the modulator of the transmitting device of each polarized wave, as shown in FIG.
As shown in b), each signal sequence is set to 0 for the signal 103h.
Bit, 1 bit, 2 bit.

トウ3ビツト遅延することによって信号103マと10
3’ hの符号系列を無相関とする。この後。
Signals 103 and 10 are delayed by 3 bits.
3' Let the h code sequence be uncorrelated. After this.

信号103v、103’hは各偏波の送信装置の変調器
に送られる。
The signals 103v, 103'h are sent to the modulator of the transmitter of each polarization.

次に、受信側において識別判定回路で復号されたベース
バンド信号105v 、105hが受信信号処理装置に
送り出される前に第4図(a) # (b)に示すよう
に、105hに対して各信号系列を3ビツト、2ビツト
、1ピツト、0ビツト遅延させ。
Next, on the receiving side, before the baseband signals 105v and 105h decoded by the identification determination circuit are sent to the received signal processing device, as shown in FIGS. 4(a) and 4(b), each signal is Delay the series by 3 bits, 2 bits, 1 bit, and 0 bits.

105マに対して各信号系列を全て3ビツト遅延するこ
とによって、105’vと105’hは103vと10
3hの位相関係に補正することができる。
By delaying all signal sequences by 3 bits for 105 m, 105'v and 105'h become 103v and 10
The phase relationship can be corrected to 3h.

この後、105’v 、105’hは受信号処理装置に
送り出される。
Thereafter, signals 105'v and 105'h are sent to the received signal processing device.

なお、フリップフロッグの段数や接続は変調方式や多値
数等に応じて設定されることは言うまでもない。
It goes without saying that the number of stages and connections of flip-frogs are set depending on the modulation method, the number of multi-values, and the like.

また、上述の説明において、受信側で信号105vK対
して各信号系列を全て3ビツト遅延させているが、これ
は同期切替の場合に必要であり、同期切替をしない場合
には必要ない。
Furthermore, in the above description, each signal sequence is all delayed by 3 bits with respect to the signal 105vK on the receiving side, but this is necessary in the case of synchronous switching, and is not necessary if synchronous switching is not performed.

〔発明の効果〕〔Effect of the invention〕

以上説明したように1本発明によれば、相関法による交
差偏波干渉除去回路を備えた直交偏波ディジタル無線通
信回線において、v、H両偏波の入力信号が同時に断と
なった場合や、同一符号系列の信号が入力された場合で
も、受信端局側で誤動作を起こす心配がなく、正常な動
作が保証される効果がある。
As explained above, according to the present invention, in an orthogonally polarized digital wireless communication line equipped with a cross-polarized interference cancellation circuit using a correlation method, when input signals of both V and H polarizations are disconnected at the same time, Even if signals of the same code sequence are input, there is no risk of malfunction on the receiving end station side, and normal operation is guaranteed.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明が適用される直交偏波ディジタル無線通
信回線の送信端局側の送信信号処理装置の構成例を示す
ブロック図、第2図は受信端局側の干渉除去および波形
等化回路の構成例を示すブロック図、第3図(a) j
 (b)は送信側1・でおいて直交する変調信号を無相
関にする処理の構成例、第4図(a)、ω)は受信側に
おいて復調したベースバンド信号の位相関係を補正する
処理の構成例を示す図である。 図中、lv、lh−符号変換回路、2v、2h・・・・
ソリティ計数回路、3v、3h・・・速度変換回路。 4v、4h・・・スクランブル回路、sv、sh・・・
符号系列発生器、6v、6h・・・送信信号処理装置。 7・・・ピントクロック発生器、8・・・フレームクロ
ック発生器、9v、9h−・・検波器、10v、10h
・・・波形等什器、llv、llh・・・識別判定回路
。 12 v 、 12 h ・・・干渉除去回路、13v
、13h・・・波形等化相関器、14v、14h・・・
干渉制御相関器、F・・・フリップフロッグ。
FIG. 1 is a block diagram showing an example of the configuration of a transmission signal processing device on the transmitting end station side of an orthogonally polarized digital wireless communication line to which the present invention is applied, and FIG. 2 shows interference cancellation and waveform equalization on the receiving end station side. Block diagram showing an example of circuit configuration, Figure 3 (a) j
(b) is an example of a configuration of a process for making orthogonal modulated signals uncorrelated on the transmitting side 1. FIG. 4(a), ω) is a process for correcting the phase relationship of demodulated baseband signals on the receiving side. It is a figure showing an example of composition. In the figure, lv, lh - code conversion circuit, 2v, 2h...
Solitary counting circuit, 3v, 3h... speed conversion circuit. 4v, 4h... scramble circuit, sv, sh...
Code sequence generator, 6v, 6h...transmission signal processing device. 7... Focus clock generator, 8... Frame clock generator, 9v, 9h-... Detector, 10v, 10h
...Waveform fixtures, llv, llh...Identification judgment circuit. 12v, 12h...interference removal circuit, 13v
, 13h... waveform equalization correlator, 14v, 14h...
Interference control correlator, F...Flip frog.

Claims (1)

【特許請求の範囲】[Claims] 1、互いに直交する二つの偏波を使用する多相多値ディ
ジタル無線通信方式において、それぞれn系列のベース
バンド信号の組のうち少なくとも一方の組の少なくとも
1系列のベースバンド信号を送信側では任意に遅延させ
て、互いに直交する多相多値ディジタル変調信号の関係
を無相関にし、受信側では復調ベースバンド信号を送信
側で施した遅延に対しn系列を組として相補的に遅延回
路を設けて、互いに直交するそれぞれn系列のベースバ
ンド信号の位相関係を補正するようにしたことを特徴と
するディジタル無線通信方式。
1. In a multiphase multilevel digital wireless communication system that uses two mutually orthogonal polarizations, the transmitting side can arbitrarily transmit at least one series of baseband signals from at least one of the n series of baseband signal sets. The demodulated baseband signal is delayed by 20 seconds to make the relationship between the mutually orthogonal multiphase multilevel digital modulation signals uncorrelated, and on the receiving side, a delay circuit is provided complementary to the delay applied to the demodulated baseband signal on the transmitting side by forming n sequences as a set. A digital wireless communication system characterized in that the phase relationship of each of the n series of baseband signals that are orthogonal to each other is corrected.
JP14030085A 1985-06-28 1985-06-28 Digital radio communication system Granted JPS622729A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14030085A JPS622729A (en) 1985-06-28 1985-06-28 Digital radio communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14030085A JPS622729A (en) 1985-06-28 1985-06-28 Digital radio communication system

Publications (2)

Publication Number Publication Date
JPS622729A true JPS622729A (en) 1987-01-08
JPH0553332B2 JPH0553332B2 (en) 1993-08-09

Family

ID=15265577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14030085A Granted JPS622729A (en) 1985-06-28 1985-06-28 Digital radio communication system

Country Status (1)

Country Link
JP (1) JPS622729A (en)

Also Published As

Publication number Publication date
JPH0553332B2 (en) 1993-08-09

Similar Documents

Publication Publication Date Title
US5166951A (en) High capacity spread spectrum channel
CA2025636C (en) Dual polarization transmission system
US3870828A (en) Superimposed binary signal
AU2001277931B2 (en) An in-band-on-channel broadcast system for digital data
US1988614A (en) Selective transmission system
EP0122127A2 (en) Radio communication system
JPS622729A (en) Digital radio communication system
US5802113A (en) Clock signal recovery system for communication systems using quadrature amplitude modulation
US9602228B1 (en) Method and apparatus for transmission and reception of a signal over multiple frequencies with time offset encoding at each frequency
WO2005060140A2 (en) Module to module signaling with jitter modulation
JPS5952928A (en) Adaptation type transversal equalizer
US3909752A (en) Carrier phase correction circuit for data communications system
US3517131A (en) System for superimposing individual channel spectra in a noninterfering manner
EP0552692A1 (en) System for synchronizing mutually interfering signals in digital radio transmissions with frequency re-use
US3577082A (en) Carrier frequency phase-readjustment device
JPH0750878B2 (en) Scramble processing method
CA1204162A (en) Audio scrambler utilizing an auxiliary channel for synchronizing the descrambler
JPS61135247A (en) Scramble processing system
US3252094A (en) Method of providing double side band suppressed carrier transmission signal
SU1117851A1 (en) Device for transmitting and receiving quadratureamplitude modulation signals
JPS6178249A (en) Signal processing system
JP3094422B2 (en) Automatic adaptive equalizer
JPS6039944A (en) Scrambler superimposing method
CN115118346A (en) Communication method and device
JPS6231229A (en) Repeater