JPS62265694A - Cg access system - Google Patents

Cg access system

Info

Publication number
JPS62265694A
JPS62265694A JP61108421A JP10842186A JPS62265694A JP S62265694 A JPS62265694 A JP S62265694A JP 61108421 A JP61108421 A JP 61108421A JP 10842186 A JP10842186 A JP 10842186A JP S62265694 A JPS62265694 A JP S62265694A
Authority
JP
Japan
Prior art keywords
display
displayed
cpu
text
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61108421A
Other languages
Japanese (ja)
Inventor
関 行宏
窪田 一実
吉明 北爪
小桧山 智久
俊幸 常本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61108421A priority Critical patent/JPS62265694A/en
Publication of JPS62265694A publication Critical patent/JPS62265694A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパーソナルコンピュータや端末などの表示部に
好適な、 Ca (キャラクタジェネレータ)アクセス
方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a Ca (Character Generator) access method suitable for display units of personal computers, terminals, and the like.

〔従来の技術〕[Conventional technology]

現在のパーンナルコンピュータなどの表示部は特開昭筒
57−112786号公報に示されるように。
The display unit of current personal computers and the like is shown in Japanese Patent Application Laid-Open No. 57-112786.

文字を高速に表示するテキスト表示部と、図形を表示す
るグラフィック表示部の2つを備えるものが一般的であ
る。この例を第5図に示す。1はCPU、2は表示コン
トローラ、3は文字コードを格納するテキストメモリ、
4は図形パターンを格納スるグラフィックメモリである
。テキストメモリ3から読出された文字コード5は1文
字パターンを記憶しているCG6によって文字パターン
情報7に変換され、直列変換部81へ送られる。一方。
Generally, it has two parts: a text display section that displays characters at high speed, and a graphics display section that displays graphics. An example of this is shown in FIG. 1 is a CPU, 2 is a display controller, 3 is a text memory that stores character codes,
4 is a graphic memory that stores graphic patterns. The character code 5 read from the text memory 3 is converted into character pattern information 7 by the CG 6 which stores single character patterns, and sent to the serial conversion section 81. on the other hand.

グラフィック表示の方は、グラフィックメモリ4から読
出されたグラフィックデータ9がそのまま直列変換部8
2へ送られる。合成部10では、これら2つの表示デー
タを合成し、CRTなどへビデオ信号11を送出する。
For graphic display, the graphic data 9 read from the graphic memory 4 is directly transferred to the serial converter 8.
Sent to 2. A synthesizing section 10 synthesizes these two display data and sends out a video signal 11 to a CRT or the like.

最近では表示の分解能が向上し1表示部を制御するクロ
ックも高速になっている。従って、もしCPU 1がC
G6の文字パターン情報を読出そうとする場合は1表示
すイクルとCPUサイクルを交互に行うサイクルスチー
ル方式では無理で、 CRTの帰線期間まで待って1表
示期間を表すD / 5 P TMG信号13によりア
ドレス切換器12をCPU を側に切換えてCG6をア
クセスする必要があった。
Recently, display resolution has improved and the clock speed that controls one display section has also become faster. Therefore, if CPU 1 is C
If you want to read the character pattern information of G6, it is impossible to use the cycle steal method that alternates 1 display cycle and CPU cycle, so you have to wait until the blanking period of the CRT and read the D/5P TMG signal 13, which represents 1 display period. Therefore, it was necessary to switch the address switch 12 to the CPU side to access CG6.

あるいは、’10レジスタ14を用いてCGアクセスモ
ードなるモードを設け、CGアクセスモードに設定した
時は1強制的にCG6のアドレス入力をアドレス切換器
12によってCPU i側に切換えると共に、直列変換
部81を制御するなどしてテキスト表示をマスクし、帰
線期間まで待たずに高速にCG6をアクセスする方法も
ある。
Alternatively, a mode called CG access mode is provided using the '10 register 14, and when the CG access mode is set, the address input of CG6 is forcibly switched to the CPU i side by the address switch 12, and the serial converter 81 There is also a method of masking the text display by controlling the CG6 and accessing the CG6 at high speed without waiting until the retrace period.

このようなCG6からの文字パターンの読出しはワード
プロセッサなどのプログラムで必要である。
Such reading of character patterns from the CG 6 is necessary for programs such as word processors.

すなわち1倍角のような文字の拡大、添字のような縮少
、縦書きのような回転などの特殊表示がテキスト表示方
式では不可能なため、グラフィックメモリ4に文字パタ
ーンを展開して表示する場合に行われる。
In other words, special display such as enlargement of characters such as single-width characters, reduction such as subscripts, and rotation such as vertical writing is not possible with the text display method, so when character patterns are expanded and displayed in the graphic memory 4. It will be held in

また、最近では、一台のパーソナルコンピュータで複数
の処理が同時に行える。マルチタスク機能を内蔵した製
品が市場に出ている。これらの製品は1画面に表示され
ている処理以外の、他の処理の状態をユーザに知らせる
ために、特開昭第59−195745号公報に示される
ような、システムライン(又は、システムメツセージラ
イン)を画面の上、または下側に1〜2行表示させるこ
とがある。
Furthermore, recently, a single personal computer can perform multiple processes at the same time. There are products on the market that have built-in multitasking capabilities. These products have a system line (or system message line) as shown in Japanese Patent Application Laid-Open No. 59-195745 to inform the user of the status of other processes other than those displayed on one screen. ) may be displayed in one or two lines at the top or bottom of the screen.

この例を第2図に示す。15はユーザ画面領域、16は
システムラインである。
An example of this is shown in FIG. 15 is a user screen area, and 16 is a system line.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

このようなシステムライン16の表示は、メモリ容量の
関係からテキスト表示で行われるが、もしシステムライ
ン16表示時に、前述のCGアクセスモードを用いてC
G6をアクセスしようとすると、7″キスト示によるシ
ステムライン16の表示も消えてしまい、ユーザにエラ
ーなどの重大な情報を知らせることができなくなってし
まう。
The system line 16 is displayed as text due to memory capacity, but if the system line 16 is displayed using the CG access mode described above,
When an attempt is made to access G6, the display of the system line 16 based on the 7" text also disappears, making it impossible to notify the user of important information such as errors.

あるいは、システムライン16の表示が消えないように
、 CG6のアクセスを帰線期間まで待つことは、ワー
ドプロセッサなどの実行速度を遅くするとともに1割込
みに即座に応答する必要のあるマルチタスク処理におい
ては問題がありだ。
Alternatively, waiting to access CG6 until the retrace period to prevent the display on system line 16 from disappearing slows down the execution speed of a word processor, etc., and is problematic in multitasking processing that requires an immediate response to one interrupt. There is.

このような問題を防ぐために、グラフィック表示によっ
てシステムライン16を表示することが考えられる。一
つの例として、ユーザ画面領域15の表示が1行16ラ
スターで25行、横は1文字8ドツトで80文字表示の
一般的な場合を考えると、グラフィックの表示ドツト数
は横(soxs)x縦(16X25)=横640×縦4
00となる。これに必要なグラフィックメモリ4の容量
は、 640 X 400÷8÷1024 == At
 25 kBである。これに、第2図に示す如く下側に
1行のシステムライン16を追加すると縦が合わせて2
6行となるために、グラフィックの表示ドツトは横64
0×縦416となり、必要なグラフィックRAMの容量
は、 640 X 416÷8÷1024=52.5k
B  となる。一方、グラフィックRAM4に。
In order to prevent such problems, it is conceivable to display the system line 16 using a graphic display. As an example, if we consider a general case where the display of the user screen area 15 is 25 lines with 16 rasters per line and 80 characters with 8 dots per character horizontally, the number of displayed dots of the graphic is horizontal (soxs) x Vertical (16 x 25) = 640 horizontal x 4 vertical
It becomes 00. The capacity of the graphic memory 4 required for this is 640 x 400 ÷ 8 ÷ 1024 == At
It is 25 kB. If you add one system line 16 to the bottom as shown in Figure 2, the vertical line will be 2.
In order to have 6 lines, the display dots of the graphic are 64 horizontally.
0 x 416 vertically, and the required graphic RAM capacity is 640 x 416 ÷ 8 ÷ 1024 = 52.5k
It becomes B. On the other hand, to graphics RAM4.

16kh×4の1)RAM (ダイナミック型RAM 
)を用いれば、4個で52kB となるが、シス、タム
ライン16′@:表示する場合では、8個使用して64
 kBのうちの52.5kB  を表示することになる
。このように、グラフィック表示によってシステムライ
ン16 f: 表示することは、メモリの使用効率が悪
い。
1) RAM (dynamic type RAM) of 16kh x 4
), it will be 52kB with 4 pieces, but if you use 8 pieces and display 16'@:
52.5kB of the kB will be displayed. Thus, displaying the system line 16f by a graphical display is inefficient in memory usage.

このような問題に対して1本発明の目的は、システムラ
イン16の表示のためのメモリを大きく増やすことなく
、高速にCG6をアクセスすることにある。
In order to solve these problems, an object of the present invention is to access the CG 6 at high speed without significantly increasing the memory for displaying the system line 16.

〔問題を解決するための手段〕[Means to solve the problem]

上記目的は、システムライン16表示をテキストで表示
するとともに、CGアクセスモードに設定してもユーザ
画面領域15のテキスト表示のみを消すようにし、シス
テムライン16の表示とCPU 1にょるCG6へのア
クセスが重なった場合のみCPU 1にウェイトをかけ
て帰線期間まで待たせることにより、達成される。
The above purpose is to display the system line 16 display as text, and to erase only the text display in the user screen area 15 even if the CG access mode is set, so that the display of the system line 16 and the access to the CG 6 by the CPU 1 are This is achieved by placing a wait on the CPU 1 only when the numbers overlap and making it wait until the retrace period.

〔作用〕[Effect]

本発明においては、CGアクセスモードにしてもシステ
ムライン16の表示は消えないので、ユーザに常にシス
テム側の情報を知らしめることができる。
In the present invention, since the display of the system line 16 does not disappear even in the CG access mode, the user can always be informed of information on the system side.

また、システムライン16の表示と、CPU1によるC
G6のアクセスが重なった時のみ帰線期間までウェイi
かけるが、システムライン16を表示している期間は、
 CRTなどの一垂直走査期間の1/30程度の短い時
間であるため、 CG6のアクセスによりて発生するウ
ェイトの影響も平均して見ると軽減される。従って、ワ
ードプロセッサなどのソフトウェアの実行時間が遅くな
ったり、割込みに対する応答が遅れるなどといった問題
は生じない。
In addition, the display of the system line 16 and the C
Way i until the retrace period only when G6 accesses overlap
However, during the period when system line 16 is displayed,
Since the time is as short as about 1/30 of one vertical scanning period of a CRT, etc., the influence of the wait caused by accessing CG6 is also reduced on average. Therefore, problems such as a slow execution time of software such as a word processor or a delay in response to an interrupt do not occur.

〔実施例〕〔Example〕

以下1本発明の詳細な説明する。第1図は。 The present invention will be explained in detail below. Figure 1 is.

実施例の一例であり、第5図の従来例と異なるところは
1表示コントローラ2の出力する表示アドレス17をデ
コードして、グラフィック画面のみ表示する領域と、7
″キスト面のみ表示する領域の境界を検出するデコーダ
18と、前記デコーダ18の出力するデコード信号19
に基づいてCPU 1に対するウェイト信号20を生成
するウェイト生成回路21の追加である。
This is an example of an embodiment, and the difference from the conventional example shown in FIG.
``A decoder 18 that detects the boundary of the area where only the text surface is displayed, and a decode signal 19 output from the decoder 18.
This is the addition of a weight generation circuit 21 that generates a weight signal 20 for the CPU 1 based on.

ここでユーザ画面領域1st1″横80字×25行の2
000文字、テキスト画面のみ表示する領域であるシス
テムライン16を横80字×1行の80文字とする。そ
して、テ牟ストメモリ3のアドレスooooH〜o7c
pg (xはHasの略で16進数を表す)がユーザ画
面領域15に、 0800H〜084 FHがシステム
ライン16に対応すると仮定する。
Here, the user screen area 1st 1'' 80 characters horizontally x 25 lines 2
000 characters, and the system line 16, which is an area where only the text screen is displayed, has 80 characters (80 horizontal characters x 1 line). And the address of text memory 3 is ooooH~o7c
It is assumed that pg (x is an abbreviation for Has and represents a hexadecimal number) corresponds to the user screen area 15 and 0800H to 084 FH corresponds to the system line 16.

第3図にウェイト生成回路210回路例を示す。FIG. 3 shows an example of the weight generation circuit 210.

デコーダ18は、上記アドレス割付けの例においては特
に必要ではなく、デコード信号19として表示アドレス
17の第11ビツト目のMA1D信号171を用いれば
、 osooHに対するアドレスの大小を知・ることが
できる。
The decoder 18 is not particularly necessary in the example of address assignment described above, and by using the MA1D signal 171 of the 11th bit of the display address 17 as the decode signal 19, it is possible to know the magnitude of the address relative to osooH.

第4図は第5図に示したウェイト生成回路21の動作を
説明するタイミングチャートである。I10レジスタ1
4によってCGアクセスモードに設定した場合は、 C
GAMODE信号22がL°になる。システムライン1
6を表示しているときはMA10信号171が“Hoで
あり、 DISPTMG信号13が1H°、すなわち表
示期間の時に、 CPU 1がCG6をアクセスすると
、メモリアクセス信号MRIP’ 25と、CGのチッ
プセレクト信号CGC524がそれぞれアクティブとな
り、WAIT信号20が”L”になってCPU1にウェ
イトをかける。その後、非表示期間(帰線期間)になっ
てI)ISPTMO信号13が°L°になると、1f’
AIT信号20が°H0になり、 CPU 1のウェイ
トは解除される。
FIG. 4 is a timing chart illustrating the operation of the weight generation circuit 21 shown in FIG. I10 register 1
If the CG access mode is set by 4, C
The GAMODE signal 22 becomes L°. System line 1
6 is displayed, the MA10 signal 171 is "Ho," and when the DISPTMG signal 13 is 1H°, that is, during the display period, when the CPU 1 accesses the CG6, the memory access signal MRIP' 25 and the CG chip select The signals CGC 524 each become active, and the WAIT signal 20 becomes "L" to put a wait on the CPU 1. After that, in the non-display period (retrace period), when the I) ISPTMO signal 13 becomes °L°, 1f'
The AIT signal 20 becomes °H0, and the weight of the CPU 1 is released.

一方、ユーザ画面領域15を表示している時または、非
表示期間にCPU 1からアクセスが発生した場合はW
AIT信号20は“L′にならないので、 CG6を高
速にアクセスできる。
On the other hand, if an access occurs from CPU 1 while displaying user screen area 15 or during a non-display period, W
Since the AIT signal 20 does not become "L", CG6 can be accessed at high speed.

なお、この例ではCGアクセスモードでない場合は、非
表示期間までアドレス切換器12がCPU1側に切換わ
らないので、CPU1がCG6をアクセスできない期間
が生じる。そこで1例えば、あるI10ボートにDIS
PTMG信号15を接続し、 CG6のアクセスに先だ
りて、まずCPU 1は、このI10ボートを読出して
、 DISPTMG信号15が非表示期間の状態になる
のを待ってから、 CG6をアクセスすればよい。ある
いは、CGアクセスモードでない場合はCG6のアクセ
ス時には常に非表示期間までウェイト生成回路21から
出力されるウェイト信号20によって、CPU1にウェ
イトをかけるような構成でもよい。
In this example, if the CG access mode is not set, the address switch 12 does not switch to the CPU 1 side until the non-display period, so there is a period in which the CPU 1 cannot access the CG 6. Therefore, 1. For example, a certain I10 boat has a DIS
Connect the PTMG signal 15, and before accessing CG6, CPU 1 first reads this I10 port, waits for the DISPTMG signal 15 to enter the non-display period state, and then accesses CG6. . Alternatively, when not in the CG access mode, the CPU 1 may be weighted by the weight signal 20 output from the weight generation circuit 21 until the non-display period whenever the CG 6 is accessed.

以上はシステムライン16を表示する場合について述べ
たものであるが1例えばかな漢字変換のためにワーク用
として表示される部分子テキスト画面を表示する領域と
して適用してもよい。
Although the above description has been made regarding the case where the system line 16 is displayed, it may also be applied as an area for displaying a partial text screen displayed as a work for kana-kanji conversion, for example.

また、同様に1画面分割によってマルチタスク動作時の
バックグラウンドジョグの一部を表示する場合に適用し
てもよい。
Similarly, the present invention may be applied to a case where a part of the background jog during multitasking operation is displayed by dividing one screen.

〔発明の効果〕〔Effect of the invention〕

以上述べたように1本発明によれば、システムライン用
に大容量のグラフィックメモリを用意することなく、ま
た、システムラインなどの表示を消すことなく、Caを
高速にアクセスすることができる。
As described above, according to the present invention, Ca can be accessed at high speed without preparing a large capacity graphic memory for the system line and without erasing the display of the system line.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図。 第2図はシステムライン16を表示した画面の例を示す
図、第5図は第1図のウェイト生成回路21の一例を示
す図、第4図はそのタイミングチャート第5図は従来例
を示す図である。 1 ・・・・・・・・・・・・ CPU2・・・・・・
・・・・・・表示コントローラ3・・・・・・・・・・
・・テキストメモリ4・・−・・・・・・・・グラフィ
ックメモリ6・・・・・・・・・・・・CG 12・・・・・・・・・アドレス切換器14・・・・・
・・・・I10レジスタ18・・・・・・・・・デコー
ダ 代理人 弁理士 小 川 勝1男 X i ■ 3 2  記 33 コ 寛 4 巧
FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 shows an example of a screen displaying the system line 16, FIG. 5 shows an example of the weight generation circuit 21 shown in FIG. 1, and FIG. 4 shows its timing chart. FIG. 5 shows a conventional example. It is a diagram. 1 ・・・・・・・・・・・・ CPU2・・・・・・
・・・・・・Display controller 3・・・・・・・・・・・・
...Text memory 4...Graphic memory 6...CG 12...Address switch 14...・
・・・・・・I10 Register 18・・・・・・・・・Decoder agent Patent attorney Masaru Ogawa 1st son X i ■ 3 2 Ki 33 Kohiro 4 Takumi

Claims (1)

【特許請求の範囲】 1、システムを制御するCPUと、文字コードを格納す
るテキストメモリと、前記文字コードを、キャラクタ・
ジェネレータ(CG)によって文字パターンに変換して
表示するテキスト表示部と表示する図形をビット、パタ
ーンとして格納するグラフィックメモリを有するグラフ
ィック表示部とを備える表示システムにおいて、 表示画面を分割し、第一の表示領域にはグラフィック画
面を表示し、第二の表示領域にはテキスト画面を表示し
、前記第一の表示領域を表示している時は前記CGのア
ドレス入力を前記CPUの出力するアドレスパスに接続
し、前記第二の表示領域を表示している時は前記CGの
アドレス入力を前記テキストメモリの出力に接続したこ
とを特徴とするCGアクセス方式。 2、前記第二の表示領域を表示している時と、前記CP
Uからの前記CGに対するアクセスが重なった時に、前
記CPUに非表示期間までウェイトをかけることを特徴
とする特許請求の範囲第1項記載のCGアクセス方式。
[Claims] 1. A CPU that controls the system, a text memory that stores character codes, and a text memory that stores character codes;
In a display system comprising a text display section that is converted into a character pattern by a generator (CG) and displayed, and a graphics display section that has a graphic memory that stores figures to be displayed as bits and patterns, the display screen is divided and a first A graphic screen is displayed in the display area, a text screen is displayed in the second display area, and when the first display area is displayed, the address input of the CG is connected to the address path output by the CPU. and when the second display area is displayed, the address input of the CG is connected to the output of the text memory. 2. When displaying the second display area and when the CP
2. The CG access method according to claim 1, wherein when accesses from U to the CG overlap, the CPU is given a wait until a non-display period.
JP61108421A 1986-05-14 1986-05-14 Cg access system Pending JPS62265694A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61108421A JPS62265694A (en) 1986-05-14 1986-05-14 Cg access system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61108421A JPS62265694A (en) 1986-05-14 1986-05-14 Cg access system

Publications (1)

Publication Number Publication Date
JPS62265694A true JPS62265694A (en) 1987-11-18

Family

ID=14484336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61108421A Pending JPS62265694A (en) 1986-05-14 1986-05-14 Cg access system

Country Status (1)

Country Link
JP (1) JPS62265694A (en)

Similar Documents

Publication Publication Date Title
US4104624A (en) Microprocessor controlled CRT display system
JP3350043B2 (en) Graphic processing apparatus and graphic processing method
JPH0377530B2 (en)
US5757381A (en) Methods for fast scrolling of images
EP0658858B1 (en) Graphics computer
US6798419B1 (en) Method for displaying data on a video display
JPS62265694A (en) Cg access system
EP0660266A1 (en) Image processing method and device therefor
JPS58136093A (en) Display controller
JPS645311B2 (en)
JPS59143194A (en) Image display
JPH0720833A (en) Graphics computer
JPS5945567A (en) Circuit for controlling writing in memory
JPS6213690B2 (en)
JP2829051B2 (en) Character display method
KR970000273B1 (en) Apparatus for processing korean alphabet on p.c.
JP3005220B2 (en) Scanning display controller
JPS6057374A (en) Control of character display
JPH0553548A (en) Display controller
JPH0728990A (en) Graphic memory access circuit
JPS6183585A (en) Display unit
JPH05289932A (en) Method and device for controlling graphic memory
JPH06242753A (en) Control method for font memory display system
JPS61210391A (en) Character generator
JPS63104084A (en) Crt controller