JPS62261088A

JPS62261088A - 計測器用検波回路

Info

Publication number: JPS62261088A
Application number: JP10436486A
Authority: JP
Inventors: Toshio Endo; 遠藤　俊男
Original assignee: Tokyo Keiki Co Ltd
Current assignee: Tokyo Keiki Inc
Priority date: 1986-05-07
Filing date: 1986-05-07
Publication date: 1987-11-13
Also published as: JPH044556B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、接岸速度計、超音波レベル計、超音波レーダ
ー等の測距装置などにおいて使用される検波回路に関し
、特に、直線検波回路と加算回路とを備えてなる計測器
用検波回路に関する。

［従来の技術］従来、この種の計測器用検波回路としては、第４図に示
すものがある。

この検波回路は二つの構成部分からなり、その構成部分
の一つである直線検波回路は、第４図に示すように、抵
抗Ｒ１を久方抵抗とし、ダイオードＤ１からなる第１の
帰還回路と、ダイオードＤ２およ１メ　Ｊ’ｌＦ　　上
：ｒ　　Ｑ　、ｌ、Ｗｒ　　万一　蚤倉　！　　ｌ　　
　（ｆＰ　　１　　ｆｉ　　ＯＭ　　ａｙ　　−！＋％
　　ｒｚ　　ｔａｂ　　ｌ−↓接続した演算増幅器Ｚ１
により構成される。また、検波回路の構成部分の他の一
つである加算回路は、抵抗Ｒ３、Ｒ４を入力抵抗とし、
抵抗Ｒ５を帰還回路として接続した演算増幅器Ｚ２によ
り構成される。

この計測器用検波回路は、入力電圧をＶｌとすると、こ
の入力電圧Ｖ！と、上記検波回路の出力電圧とを後段の
加算回路の反転端子に入力させて、検波波形の絶対値出
力を得る。

ところで、この種の検波回路を有する計測器、例えば、
超音波測距装置にあっては、バースト波からなる超音波
パルスを送信し、目標物において反射されて戻ってくる
反射波を受信し、送信から受信までの往復所要時間を計
測して、距離を求める構成となっている。受信に際して
は、上記した検波回路で受信波形を検波して、信号パル
スを得、これをそのまま、または、増幅した後、予め設
定した閾値以上のものを正規の受信波として受入れ、こ
の受信波をトリガとして、送信波送信後から計測されて
いる時間の計測を終了して、往復所要時間を計測する。

ところで、この種の計測器の場合１本来の反射波を受波
する前に、ある程度以上のレベルのノイズを受波すると
、これを本来の反射波と誤って、誤計測することがあり
得る。

これに対して、従来は、送信波送信後、予測した受信波
受信時まで、マスクゲートを設定し、このマスクゲート
期間終了まで受信不可とすることにより、誤計測を防止
する手段が採られている。

［発明が解決しようとする問題点］しかしながら、この従来の誤計測防止手段は、受信波受
信可能領域において受波されたノイズに対しては全く効
果がない、また、目標物の位置の変動が激しい場合、予
測した受信可能領域が実際の受信波の受信時期とずれる
ことが起こり得るため１時々、マスクゲートを外して、
受信位置を確認する必要性を生ずる。この際には、上述
したように、誤計測が起こりやすくなり、確認が無意味
となるという問題がある。

また、この種の計測器においては、受信信号の増幅に、
演算増幅器を使用することが多い、この場合、演算増幅
器の増幅レベルには上限があり、レベルの高い本来の反
射波信号の増幅率が飽和し、一方、レベルの低いノイズ
については、増幅率が飽和しないため、増幅後には、Ｓ
／Ｎ比が悪くなり、上記した誤計測がより起こりやすく
なるという問題がある。

本発明は、このような問題点を解決すべくなされたもの
で、入力する受信波を検波すると共に。

該検波した波形を一定レベルでスライスして、ノイズを
除去ないし低減して、誤計測を防止でき、しかも、入力
する受信波を検波する検波回路において、かかるノイズ
の除去を行なうことができて、回路を複雑化せずに誤計
測防止を可能とした計測器用検波回路を提供することを
目的とする。

［問題点を解決するためのＬ段］本発明は、上記問題点解決手段として、直線検波回路と
加算回路とを備えた計測器用検波回路において、その問
題点解決ｆ段として、第１図に示すように、上記加算回路の入力端子に、当該加算回路の出力電圧の
ゼロラインを、ノイズを消去すべきレベルまで引き上げ
るよう設定したバイアス電圧を印加し、かつ、上記加算回路の出力端子に、該加算回路の出力電
圧を上記ゼロラインにてスライスし、該ゼロラインを越
える出力電圧の波形部分のみ取出すクランプ回路を設け
てなることを特徴とする。

本発明の計測器用検波回路は、上記加算回路を演算増幅
器にて構成し、その反転入力端子に、信号波形、および
、該信号波形とは逆極性の上記バイアス電圧を印加する
構成とすることができる。

また、上記加算回路を演算増幅器にて構成し、その反転
入力端子に信号波形を入力し、非反転入力端子に該信号
波形と同極性の上記バイアス電圧を印加して、該加算回
路を加減算回路として用いる構成とすることができる。

クランプ回路としては、例えば、上記加算回路を構成す
る演算増幅器の出力側°に、ダイオードを接続し、ゼロ
ライン以下の電圧の出力を遮断する構成とすることがで
きる。また、クランプ回路は、上記加算回路の帰還回路
としてダイオードを接続して構成することかでざる。

［作用］本発明は、上記構成において、上記加算回路の入力端子
に、バイアス電圧を印加することにより、ち該加算回路
の出力電圧のゼロラインを引き上げている。このゼロラ
インの引き上げ幅は、ノイズを消去すべきレベルに合せ
て設定する。即ち、受信されるノイズの尖頭値より大き
く設定すれば、ノイズ信号は、このゼロライン以下にマ
スクされる。勿論、本来の受信波の尖頭値よりは小さく
設定する。

また、上記構成において、クランプ回路は、加算回路の
出力電圧を上記ゼロラインにてスライスする。これによ
り、尖頭値がこのゼロライン以下となる信号波形の出力
が阻止され、該ゼロラインを越える信号波形については
、該ゼロラインを越える波形部分のみが出力される。

この結果、信号波形の出力電圧レベルは、スライスされ
た電圧分低下するが、後段の増幅器で増幅することがで
き、受信波としての受入れには全く支障がない、それば
かりでなく、ノイズが殆ど除去されるため、誤計測の危
険を回避することができる。

なお、ノイズ波形の一部が除去し切れずに残る場合でも
、Ｓ／Ｎ比を改善できる。

［実施例］本発明の実施例について、図面を参照して説明する。

く第１実施例の構成〉第２図に本発明検波回路の第１実施例の構成を示す。

同図に示す検波回路は、上記第４図に示す従来の検波回
路と同様に、直線検波回路および加算回路を有してなり
、かつ、該加算回路の入力端子にバイアス電圧を印加す
ると共に、該加算回路の出力側にクランプ回路を設けて
構成される。

上記直線検波回路は、抵抗Ｒ１を入力抵抗とし、ダイオ
ードＤＩからなる第１の帰還回路と、ダイオードＤ２お
よび抵抗Ｒ２を直列接続してなる第２の帰還回路とを接
続した演算増幅器Ｚ１により構成される。

加算回路は、抵抗Ｒ３、Ｒ４を入力抵抗とし、抵抗Ｒ５
を帰還回路として接続した演算増幅器Ｚ２により構成さ
れる。この加算回路を構成する演算増幅器Ｚ２の反転入
力端子には、上記抵抗Ｒ３、Ｒ４が接続されると共に、
バイアス電源Ｅから＋Ｅｂのバイアス電圧が抵抗Ｒ６を
介して印加される。また、演算増幅器Ｚ２の出力端子に
は、クランプ回路として、接地点との間にダイオードＤ
３が逆方向に接続される。

なお、上記加算回路の抵抗Ｒ５には、コンデンサＣが並
列に接続しである。これは、高周波分を除去して、低周
波分のみ取り出すためである。

く第１実施例の作用〉次に１本実施例の作用について、上記各図および第３図
Ａ、Ｂ、ＣおよびＤを参照して説明す−る。

本実施例の検波回路には、受波器（図示せず）にて受波
され、高周波増幅器（図示せず）により増幅された信号
波形が入力される。その信号波形の一例を第３図Ａに示
す。

同図において、■は送信パルスを示し、■〜■はノイズ
波を示し、■は本来の反射波を示す、なお、送信パルス
は、説明の便宜上図示したもので、実際の受信信号には
含まれない、却って、送信パルスの漏れ電圧が受信信号
に含まれると、誤計測の原因となるので、通常は、送信
ゲートを設定して、送信パルスの漏れ電圧の受信を防止
している。この受信波形を本実施例の検波回路により検
波する。

ここで１本実施例の検波回路の作用を、先ず、バイアス
電圧を０とし、クランプ回路のダイオードＤ３を外した
状態で説明する。この状態における作用は、従来の検波
回路の作用と同じであるから、第４図を参照して説明す
る。

今、正の入力電圧ｖ１が演算増幅器Ｚ１の反転入力端子
に加わると、ダイオードＤ２がオンし、ダイオードＤＩ
がカットオフ状態となる。従って、演算増幅器Ｚ１の出
力側の電圧ｖ２は、Ｖ２＝　−Ｒ２ＶＩ／Ｒ１トする。

一方、演算増幅″ＪｊｉＺ＋、Ｚ２の反転入力端子に通
じるＳｌ、５２点は、共に接地電位とみなせるから、ｉ
＋＝　Ｖｌ／Ｒ３、ｉ２＝　Ｖ２／Ｒ４となる。

また、第４図において、５２点について、電流１１．１
２およびｉ３は、　　ｉ＋＋　ｉ？＝　ｉ３となるから
、Ｖｌ／Ｒ３＋Ｖ２／Ｒ４＝　ｉ３となる。

コレカラ、Ｖ２＝　−Ｒ２Ｖｌ／Ｒ１を考慮して、演算
増幅器Ｚ２の出力電圧マ３は、となる。

一方、負の入力電圧−ｖｌが入力端子に加わると、上記
の場合とは逆に、ダイオードＤ１がオンし、ダイオード
Ｄ２がカットオフ状態となるから、ｖ２の電位は０とな
る。従って、演算増幅器Ｚ２の出力′電圧ｖ３は。

となる。

この結果、第３図Ｂに示す検波波形の出力電圧が得られ
る。

次に、第２図に示すように、　９２点に、バイアス電圧
＋Ｅｂを印加すると共に、演算増幅器Ｚ２の主力側にダ
イオードＤ３を付加した場合の作用について説明する。

ここで、バイアス電＃ＩＡＥから抵抗Ｒ６を介して供給
される電流をｉ４とすると、電Ｒ，ｉ　３は、ＶＩ／Ｒ
３＋Ｖ２／Ｒ４＋Ｅｂ／Ｒｓ　＝　ｉ３これから、正の
入力電圧ｖ１に対して、演算増幅器Ｚ２の出力電圧ｖ３
は、となる。

また、負の入力電圧−ｖｌに対して、演算増幅器Ｚ２の
出力電圧ｖ３は、この結果、第３図Ｃに示すように、ゼロラインが引き上
げられた状態の検波波形を得る。

演算増幅器Ｚ２の出力電圧ｖ３は、ダイオ−トロ３によ
りゼロラインでスライスされて、Ｏｖ以下の電位につい
ては接地され、出力としては、第３図Ｃに示すゼロライ
ンを越える電圧部分のみとなる。

即ち、同図では、ノイズ波形■および本来の反射信号波
形■のみとなる。

これについて、第３図りを参照して説明する。

同図において、バイアス電圧Ｅｂの演′Ｂ増幅器Ｚ２に
よる増幅後の電圧をＥＢとすると、波形■の振＠ｅ１と
波形■の振幅ｅ２とは、共にＥＢより大きい、実際の出
力電圧は、それぞれ（ｅ＋　−Ｅａ）　　、　　Ｃｅ２
−　Ｅｅ）となる。

従って、本実施例において、バイアス電圧Ｅｂは、ＥＢ
＜ｅ２の範囲で大きく設定すれば、出力波形を（Φのみ
とすることができる。また、ノイズ波形の一部が残った
場合でも、となり、Ｓ／Ｎ比が数片される。

このように、本実施例では、検波回路の加算回路を構成
する演算増幅器Ｚ２に直流バイアス電圧を印加してゼロ
ラインを引き上げると共に、ダイオードＤ３により、ゼ
ロライン以下の電圧をクランプするという構成により１
回路を複雑にすることなく、ノイズを除去ないし低減す
ることができる。

くその他の実施例〉本発明は、上記第１実施例に示す態様に限らず１種々の
実施態様とすることができる。第５図〜第７図にこれら
の例を示す。

第５図に示す第２実施例は、バイアス電圧を演算増幅器
Ｚ２の非反転端子に入力した例であって、他の構成は、
上記第１実施例の回路と同じ構成である。この場合は、
−Ｅｂのバイアス電圧が非反転端子に印加される。従っ
て１本実施例によれば、演算増幅器Ｚ２が加減算器とし
て働き、結果として、上記第１実施例と同様の出力電圧
を得る。

第６図に示す第３実施例は、ダイオードＤ３を抵抗Ｒ５
と並列に設けた点を除き、上記第１実施例の回路と同じ
構成である０本実施例によれば、Ｓ２点にて加算され、
演算増幅器Ｚ２に印加される入力電圧が負の場合のみ演
算増幅器Ｚ２にて増幅されて出力される。従って、上記
：ＪＳ１実施例の場合と同様に、第３図Ｃに示すゼロラ
インを越える電圧部分のみとなる。

第７図に示す：５４実施例は、バイアス電圧を演算増幅
器Ｚ２の非反転端子に入力した例であって、他の構成は
、上記第３実施例の回路と同じ構成である。この場合は
、−Ｅｈのバイアス電圧が非反転端子に印加される。従
って、本実施例によれば。

演算増幅器Ｚ２が減算器として働き、結果として。

上記第３実施例と同様の出力電圧を得る。

［発明の効果］以上説明したように本発明は、入力する受信波を検波す
ると共に、該検波した波形を一定レベルでスライスして
、ノイズを除去ないし低減して、誤計測を防止でき、し
かも、入力する受信波を検波する検波回路において、か
かるノイズの除去を行なうことができて、回路を複雑化
せずに誤計測防止を可能とする効果がある。

【図面の簡単な説明】

第１図は本発明の計測器用検波回路の構成を示すブロッ
ク図、第２図は本発明計測器用検波回路の第１実施例の
構成を示す回路図、第３図Ａ、　ＢＣおよびＤは上記第
１実施例の検波回路の作用を説明するための波形図、第
４図は従来の計測器用検波回路を示す回路図、第５図、
第６図および第７図は各々本発明計測器用検波回路の第
２、第３および第４実施例の構成を示す回路図である。２１、２２・・・演算増幅器　　Ｅ・・・バイアス電圧
Ｄ１．　Ｄ２、Ｄ３・・・ダイオードＲ１〜Ｒ６・・・抵抗

Claims

【特許請求の範囲】

（１）直線検波回路と加算回路とを備えた計測器用検波
回路において、上記加算回路の入力端子に、当該加算回路の出力電圧の
ゼロラインを、ノイズを消去すべきレベルまで引き上げ
るよう設定したバイアス電圧を印加し、かつ、上記加算回路の出力端子に、該加算回路の出力電
圧を上記ゼロラインにてスライスし、該ゼロラインを越
える出力電圧の波形部分のみ取出すクランプ回路を設け
てなることを特徴とする計測器用検波回路。
（２）上記加算回路を演算増幅器にて構成し、その反転
入力端子に、信号波形、および、該信号波形とは逆極性
の上記バイアス電圧を印加する構成とした特許請求の範
囲第１項記載の計測器用検波回路。
（３）上記加算回路を演算増幅器にて構成し、その反転
入力端子に信号波形を入力し、非反転入力端子に該信号
波形と同極性の上記バイアス電圧を印加して、該加算回
路を加減算回路として用いる構成とした特許請求の範囲
第１項記載の計測器用検波回路。