JPS6225682A - Security key - Google Patents

Security key

Info

Publication number
JPS6225682A
JPS6225682A JP60163793A JP16379385A JPS6225682A JP S6225682 A JPS6225682 A JP S6225682A JP 60163793 A JP60163793 A JP 60163793A JP 16379385 A JP16379385 A JP 16379385A JP S6225682 A JPS6225682 A JP S6225682A
Authority
JP
Japan
Prior art keywords
key
memory
layer
target system
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60163793A
Other languages
Japanese (ja)
Inventor
テリー・テイ・フアーガソン
昌男 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP60163793A priority Critical patent/JPS6225682A/en
Publication of JPS6225682A publication Critical patent/JPS6225682A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [発明の利用分野] 本発明は、セキュリティキーに関し、特に、コンピュー
タシステムのメモリ、外部記憶装置等に格納されたセン
シティブな(機密性のある)情報のアクセスを制限し、
制御する電r装置用安全システムに使用されるセキュリ
ティキーに関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a security key, and particularly to a security key for restricting access to sensitive (confidential) information stored in a computer system memory, external storage device, etc. ,
This invention relates to a security key used in a safety system for electrical devices to be controlled.

[従来の技術] 電r装置に格納されたセンシテブな情報のアクセスを制
限し制御するために種々の安全装置か提案されている。
[Prior Art] Various safety devices have been proposed to limit and control access to sensitive information stored in electronic devices.

従来技術の一例として、キーロック装置を打する電子装
置があるが、かかるシステムは、ロックを解除するのに
7姿な情報が、メモリ、例えば装置内に配設されたFR
OM等に格納されていて、これと人力された117N唱
コード等とを照合することでそのロックか解除され、7
蟹な情報がアクセスできるというものである。
An example of the prior art is an electronic device for pressing a key lock device, but such a system is such that the information required to unlock the lock is stored in a memory, e.g.
It is stored in the OM, etc., and by comparing this with the manually generated 117N singing code, the lock is released, and the 7
This means that a huge amount of information can be accessed.

また、他のキー装置を備えるシステムでは、ターゲット
システムによって11ニジいき認識されたとき、アクセ
ス命令(;j”;J−を発生する。
Further, in a system including another key device, when the key device is recognized by the target system, an access command (;j'';J- is generated).

さらに、プロセンサを口するメモリカード″94こあっ
ては、それかターゲットシステムに挿入されると、ター
ゲットシステムが動作して特定の情報がアクセスできる
ようになり、ターゲットシステムからメモリカードを除
去すると、ターゲットシステムをJl’動作状態にする
ようなシステムを挙げることができる。
Furthermore, if a memory card ``94'' is inserted into the target system, the target system will operate and certain information will be accessible when the memory card is removed from the target system. A system that puts the target system into the Jl' operating state can be mentioned.

このような従来のシステムにあっては、ターゲットシス
テムのメモリ等に格納された情報の安全を1−分に保障
できない。そこで、このような問題を解決するために、
プログラム情報とか、多(ノコード情報とかを記憶した
メモリを内蔵するセキュリティキーを提案して、すてに
山願済みである。
In such conventional systems, the security of information stored in the memory of the target system cannot be guaranteed within one minute. Therefore, in order to solve such problems,
We have already proposed a security key that has a built-in memory that stores program information and code information, and has already achieved great success.

このセキュリティキーにあっては、それに内蔵されたメ
モリがターゲットシステムのメモリの一部をなすような
システムであって、セキュリティキーのメモリにプログ
ラム等を記憶することにより、セキュリティキーが挿着
されない限り、ターゲットシステムが動作しないもので
ある。その結果として、機密情報等の安全性を保障し、
不当な機密情報のアクセスを禁市するものである。
This security key is a system whose built-in memory forms part of the target system's memory, and by storing programs etc. in the security key's memory, unless the security key is inserted. , the target system is one that does not work. As a result, the security of confidential information, etc. is guaranteed,
This prohibits unauthorized access to confidential information.

[解決しようとする問題点コ しかしながら、キー又はカードにメモリを内蔵すると、
通常の使用状態において、キー又はカードを持った人の
体から高圧静電気がキー又はカードに入り、それに内蔵
されたメモリ、特に、ROM等を破壊するおそれがある
。その他、キー又はカードに帯電又は印加される静電気
によっても、内蔵されたメモリが破壊される危険性が大
きく、通常のキーやカードのような安易な使用し難いと
いう問題点がある。
[Problems to be solved]However, if the key or card has a built-in memory,
In normal use, high-voltage static electricity enters the key or card from the body of the person holding the key or card, and there is a risk of destroying the memory, especially the ROM, etc. built into the key or card. In addition, there is a large risk that the built-in memory will be destroyed by static electricity that is charged or applied to the key or card, making it difficult to use it as easily as a normal key or card.

[発明の目的及び概認コ 本発明は、このような従来技術の問題点を解決するとと
もに、ターゲットシステムのメモリの・部が許「■され
た使用期間以外では事実−1−除去されるということに
より、ターゲット7ステム側のメモリ又は外部記憶装置
に格納された情報の安全を保障できるセキュリティキー
を提供することにある。
[Objective and Overview of the Invention] The present invention solves the problems of the prior art and also solves the fact that a portion of the target system's memory is removed outside of the permitted period of use. Accordingly, it is an object of the present invention to provide a security key that can guarantee the security of information stored in the memory or external storage device of the target 7 stem.

[問題点を解決するための手段] しかして、前記の問題点を解決するためのこの発明のセ
キュリティキーにおける手段は、メモリを有するキー若
しくはカードであって、ターゲットシステムに設けられ
たレセプタクルに挿着されることにより、キー若しくは
カードのメモリはターゲットシステムのメモリの一部分
となり、メモリのチップ又はこのチップがボンディング
された基板を静電破壊防11一層の−Lに載置して、チ
ップに対するボンディングワイヤは、静電破壊防止層に
設けられた対応する端子を媒介として外部端子にtX線
するというものである。
[Means for Solving the Problems] The security key of the present invention for solving the above problems is a key or card having a memory, which is inserted into a receptacle provided in the target system. The memory of the key or card becomes part of the memory of the target system by placing the memory chip or the substrate to which this chip is bonded on the electrostatic damage protection 11 layer -L, and bonding to the chip is performed. The wire transmits tX-rays to an external terminal via a corresponding terminal provided on the electrostatic breakdown prevention layer.

[作用コ このように構成することにより、ターゲットシステムの
メモリの一部がilr実]二許凸■された使用期間以外
では除去されることになり、ターゲットシステムのメモ
リに格納された情報の安全を保障することができる。ま
た、ターゲットシステムメモリの−・部がはずされてい
る間は、ターゲットシステム内の情報の不当な呼出しを
することはル実I−不可能となり、前記メモリとか、他
の外部記憶装置、その他のメモリ等に格納された情報の
安全をF−分に保障でき、キー又はカードのメモリは、
静電破壊防II・層の七に載置されているので、通常の
使用状態において静電破壊されることはない。
[Effect] By configuring in this way, a part of the target system's memory will be removed outside of the specified period of use, thereby increasing the security of the information stored in the target system's memory. can be guaranteed. Also, while the target system memory is disconnected, it is impossible to make unauthorized access to information in the target system, and it becomes impossible to access information in the target system, such as the memory, other external storage devices, or other The security of information stored in memory etc. can be guaranteed for F minutes, and the memory of the key or card can be
Since it is placed on the 7th layer of electrostatic damage protection II, it will not be damaged by static electricity during normal use.

以ドこの発明の一実施例について図面を用いて詳細に説
明する。
Hereinafter, one embodiment of the present invention will be described in detail using the drawings.

[実施例コ 第1図は、キーとレセプタクルを示す安全システムのブ
ロック図、第2図は、レセプタタルから分離したキーの
透視図、第3図は、キーの内部の状態を説明する甲面図
、第4図は、そのヘッド部分の拡大断面図である。
[Embodiment] Figure 1 is a block diagram of the safety system showing the key and receptacle, Figure 2 is a perspective view of the key separated from the receptacle, and Figure 3 is a back view explaining the internal state of the key. , FIG. 4 is an enlarged sectional view of the head portion thereof.

第1図及び第2図において、キー10とレセプタクル5
0とターゲットシステム100を全体的に示す。
In FIGS. 1 and 2, the key 10 and the receptacle 5
0 and target system 100 are shown generally.

この実施例の特徴は、キー10が、電子的にプログマブ
ルであり、電子的に変更可能であり、電r的に読出((
IF生)[1工能であり、そして不揮発的な随時アクセ
スデジタルメモリ40 (E2 PROM)を備える点
にある。
A feature of this embodiment is that the key 10 is electronically programmable, electronically changeable, and electronically readable ((
IF student) [1-processor, and is equipped with a non-volatile, anytime-access digital memory 40 (E2 PROM).

そして、メモリ40か、レセプタクル50に挿入される
とターゲットシステム100のメモリのi’r+殻な部
分を構成する少なくとも−ffl(となる。キー10が
、レセプタクル50から抜かれると、ターゲットシステ
ム100は、メモリの15な部分又は大部分がlI実l
−はずれるので、確実に動作しなくなるというものであ
る。
When the key 10 is inserted into the memory 40 or the receptacle 50, it becomes at least -ffl (which constitutes the i'r+ shell part of the memory of the target system 100. When the key 10 is removed from the receptacle 50, the target system 100 , 15 portions or most of the memory is real
- If it comes off, it will definitely stop working.

ここで、レセプタクル50は、ソケット51と7リンダ
52、リミットスイッチ53、そしてキー10の導゛心
性の接触点群17. 17. −・・18.18.−Φ
・に対応して説けられたばね性負荷の導電性の接触片群
54,54.  ・・・、5S。
Here, the receptacle 50 includes a socket 51 , a cylinder 52 , a limit switch 53 , and a group of core contact points 17 . 17. -・・18.18. −Φ
Spring-loaded conductive contact piece groups 54, 54. ..., 5S.

55、・・Oとを汀している。55,...O is standing there.

第2図において、キー10はヘッド部12および溝付シ
ャフト?’H13をfrする光通のキーの−・般的形状
をしたセラミック基板からなる。第2図に示されるよう
に、キー10はシャフト部13の両端側に形成された溝
15.16を含む。キーはシャフト部13の一端側たけ
に溝をつけた場合でもよいことは言うまでもない。
In FIG. 2, the key 10 includes a head portion 12 and a grooved shaft. 'H13 fr optical key - It consists of a ceramic substrate with a general shape. As shown in FIG. 2, the key 10 includes grooves 15, 16 formed on both end sides of the shaft portion 13. As shown in FIG. It goes without saying that the key may be provided with a groove only on one end side of the shaft portion 13.

導電性接触点群17,17.  ・・・及び18゜18
、・・・は、それぞれt、■15及び16の)λ底部に
設けられている。くぼみ20が、随時アクセスメモリ4
0を受は入れるために、へ、ド部I2に形成されている
。そして配線14が、くぼみ20と接触点群17,17
.  ・・・及び18,18゜・φ・に接続されている
Conductive contact point group 17, 17. ...and 18°18
, . The recess 20 is the memory 4 that can be accessed at any time.
A receptacle is formed in the do portion I2 in order to receive a 0 therein. Then, the wiring 14 contacts the recess 20 and the contact points 17, 17.
.. ...and 18, 18°・φ・.

セラミックス層19が、接触点群!7,17゜Φ・・及
び18.18.  ・−のを除くセラミック基板上に設
けられている。金属メッキ層30がセラミックス層19
ヒに施され、通常の金属製キーの外観をキー10に5え
ている。そして金属層30は、付加的に静電気を最小に
保持する。
Ceramic layer 19 is a contact point group! 7,17゜Φ...and 18.18.・Provided on a ceramic substrate except for -. The metal plating layer 30 is the ceramic layer 19
This gives the key 10 the appearance of a normal metal key. The metal layer 30 additionally keeps static electricity to a minimum.

キー10は、?il実−1−容易に着脱でき、制御及び
持ち運べるデータ格納媒体として通常のFROMまたは
ROM装置として使用できるものであって、しかも通常
のキーと同じ機能ように機能するものである。
Key 10? IL-1 - It can be used as a conventional FROM or ROM device as an easily removable, controllable and portable data storage medium, yet functions in the same way as a conventional key.

ところで、キーに内蔵されるメモリ40に対しては、静
電気による破壊を防市することが重認である。次にこの
静電破壊防市に対するキー10の構造について第3図、
第4図に従って説明する。
By the way, it is important to prevent the memory 40 built into the key from being damaged by static electricity. Next, Fig. 3 shows the structure of the key 10 for preventing electrostatic damage.
This will be explained according to FIG.

第3図に見るように、キー10は、そのへ、ドM≦12
の(ぼみ20にメモIJ 40が挿着されていて、メモ
リ40のチップ41は、第3図に見るようにツェナーダ
イオード基板層42L、に載置されている。
As seen in FIG. 3, the key 10 is
A memo IJ 40 is inserted into the recess 20, and the chip 41 of the memory 40 is placed on the Zener diode substrate layer 42L as shown in FIG.

そしてチップ41とツェナーダイオード基板層42とは
金メッキ層42aを介して相仔に融着されており、ツェ
ナーダイオード基板層42の融着面と反対側の而には、
グランドとして同様に全のメッキ層42bが設けられて
いて、第1セラミンクス層43に設けられたグランド配
線上接続している。
The chip 41 and the Zener diode substrate layer 42 are welded to each other via the gold plating layer 42a, and on the side opposite to the welded surface of the Zener diode substrate layer 42,
Similarly, all the plating layers 42b are provided as a ground, and are connected to the ground wiring provided on the first ceramic layer 43.

ツェナーダイオード基板層42には、その周囲にボンデ
ング端子21,21.  ・会・がチップ41のボンデ
ングパッド41a、41a、  ・・・に対応するよう
にそれぞれ設けられていて、チップ41の各ボンデング
パッド41aに対する配線は、そのボンデングパッド部
分からこのボンデング端子21.21.  ・・・にワ
イヤ22.22.  ・・・により−は落とされてワイ
ヤボンデングされ、このボンデング端子21からそのそ
れぞれに対応して設けられた外部端’7’−23,23
,・O・へとワイヤ24,24.−・・によりiTfび
ワイヤボンデングされて、外部のリード端J’23とチ
ップ41とがワイヤボンデングされるものである。
The Zener diode substrate layer 42 has bonding terminals 21, 21 . - are provided to correspond to the bonding pads 41a, 41a, . .21. ... to wire 22.22. ... is dropped and wire bonded, and from this bonding terminal 21, external ends '7'-23, 23 are provided correspondingly.
, · O · to wires 24, 24 . The external lead end J'23 and the chip 41 are wire-bonded to each other by wire bonding.

ところで、外部端子23,23.−・・は、第3セラミ
ックス層45の端部に形成されていて、第1セラミック
ス層43には、その裏面側に比較的厚い金属のメッキ層
43aが設けられ、その1・。
By the way, the external terminals 23, 23 . -... are formed at the ends of the third ceramic layer 45, and the first ceramic layer 43 is provided with a relatively thick metal plating layer 43a on the back side thereof.

而に信号の配線43bがなされ、それがスルーホールを
介して前記第3セラミックス層45の対応する所定の外
部端子23,23.  ・・・へと接続されている。
Signal wiring 43b is then connected to corresponding predetermined external terminals 23, 23 . . . of the third ceramic layer 45 via through holes. ...is connected to...

一方、第3セラミックス層45の」二面には、アドレス
信号の配線45aがなされていて、これらも同様にその
χを応する所定の外部端J’23,23゜・・・に接続
されている。
On the other hand, address signal wiring 45a is provided on the second surface of the third ceramic layer 45, and these are similarly connected to predetermined external ends J'23, 23°, etc. corresponding to the χ. There is.

そして、第1及び第3のセラミックス層の間にある第2
のセラミックス層44の1−1而には、ノイズの影響を
除去するために、スルーホール部分を除きグランド而4
4aが1没けられている。さらに第4のセラミックス層
46も同様なグランド而46dがその1・2面に1、シ
けられていて、第5セラミックス層47に電源ライン4
7aが走っている。
and a second ceramic layer between the first and third ceramic layers.
In order to eliminate the influence of noise, the ceramic layer 44 (1-1) is grounded except for the through-hole portion.
4a is sunk by 1. Further, the fourth ceramic layer 46 also has similar grounding pads 46d cut out on its first and second surfaces, and a power line 46d is provided on the fifth ceramic layer 47.
7a is running.

最1・部となる第6のセラミックス層48等には、グラ
ンド層としての比較的厚い金属メッキ層30か設けられ
ていて、この層によっても、静電破壊防11.を行うも
のである。
A relatively thick metal plating layer 30 as a ground layer is provided on the sixth ceramic layer 48, etc., which is the first part, and this layer also provides electrostatic damage prevention 11. This is what we do.

以1・、のように、伯吋配線、アドレス配線、そして電
源ラインをグランド而配線でサンドウィッチされた構造
とすることで、静電破壊及びノイズに強い構造とするこ
とができる。なお、前記イ1.弓線の配線43b、アド
レス線の配線45a、そして・Ii 11+aライン4
7a等の総称としてこれらか第1図における配線14と
して現れている。
By creating a structure in which the address wiring, address wiring, and power supply line are sandwiched between the ground wiring and the ground wiring as shown in 1. below, a structure that is resistant to electrostatic damage and noise can be achieved. In addition, the above-mentioned A1. Bow wire wiring 43b, address wire wiring 45a, and ・Ii 11+a line 4
7a etc., these appear as the wiring 14 in FIG. 1.

その結果、キーを持った人の体等から高圧静電気がキー
に入っても、ツェナーダイオード層21が受けてこれが
ブレークダウンし、高圧静電気は、その裏面側の金の層
からグランドへと落ちる。その結w、ROMチ、プには
、高電圧が印加されることはなく、静電気でROMを6
)i壊するおそれがない。
As a result, even if high-voltage static electricity enters the key from the body of the person holding the key, it is received by the Zener diode layer 21 and breaks down, and the high-voltage static electricity falls from the gold layer on the back side to the ground. As a result, high voltage is not applied to the ROM chip, and the ROM is damaged by static electricity.
)i There is no risk of damage.

したがって、通常の使用状態において、キーを持った人
の体から高圧静電気がキーに加わっても、また、キーに
帯電又は印加される静電気があっても内蔵されたメモリ
が破壊される危険性はほとんどなく、通常のキーと同様
に安易な使用ができる。
Therefore, under normal usage conditions, even if high-voltage static electricity is applied to the key from the body of the person holding the key, or even if static electricity is charged or applied to the key, there is no risk of damage to the built-in memory. There are almost no keys, and it can be used easily like a regular key.

なお、第4図において、くぼみ20の1一部において点
線で示めす部分は、くぼに20部分を封11・。
In addition, in FIG. 4, a portion of one part of the recess 20 indicated by a dotted line is a part of the recess 20 that is sealed 11.

するキャンプ25である。This is Camp 25.

次に、全体的な動作を説明すると、キー10がレセプタ
クル50に挿入されて、所定の回転がなされたとき、レ
セプタクル50の底部に配置されたスイッチ53が“O
N”してターゲットシステム100のプロセンサ101
が起動をかけられ又は割込みか発11する。
Next, to explain the overall operation, when the key 10 is inserted into the receptacle 50 and a predetermined rotation is made, the switch 53 disposed at the bottom of the receptacle 50 switches to "O".
N” and the pro sensor 101 of the target system 100
is activated or an interrupt is issued.

そこで、プロセッサ101は、バス104とレセプタク
ル50のt妾触片!洋54.54.  ・・・。
Therefore, the processor 101 connects the bus 104 and the receptacle 50! Western 54.54. ....

55.55.  ・・・と、キーの接触点群17,17
、・・翳そして接触点JjT18.18.  Φ・φを
介してキー10のメモリ40をアクセススル信弓を片−
10側に送る。このアクセスイハ号がメモリ40に送出
されて、メモリ40のアクセスされた洛地から所定のデ
ータが読出される。
55.55. ...and the key contact points 17, 17
,... Shadow and contact point JjT18.18. Access the memory 40 of the key 10 through Φ and φ.
Send it to the 10th side. This access number is sent to the memory 40, and predetermined data is read from the accessed area of the memory 40.

読み出されたデータは、キー10側の接触点群17.1
7.  ・・・、18,18.  ・・・、レセプタク
ル50側の接触片群54,54.  ・・Φ。
The read data is the touch point group 17.1 on the key 10 side.
7. ..., 18, 18. ..., contact piece group 54, 54 . . . on the receptacle 50 side.・・Φ.

55.55.  ・・・バス104を経てプロセッサ1
01へと渡されて所定の処理がなされる。
55.55. ...Processor 1 via bus 104
01, and predetermined processing is performed.

さて、ここで、キー10のメモリ40は、プロセッサ1
01の持つアドレス空間の一部に割り当てられていて、
ターゲットシステム100のンステム内のRAM 10
2とか、プログラムROM 103と同様にアクセスさ
れるものとなる。
Now, here, the memory 40 of the key 10 is stored in the processor 1.
It is allocated to a part of the address space of 01,
RAM 10 in the system of the target system 100
2, it is accessed in the same way as the program ROM 103.

そして、メモリ40に格納された指令等のプロダラムの
情報又はデータ情報を得て、プロセッサ101は、あら
かじめ定められた所定の動作をして、ターゲットシステ
ム100のメモリ又は外部記憶装置の特定の情報が7ク
セスされることになる。
Then, upon obtaining program information or data information such as commands stored in the memory 40, the processor 101 performs a predetermined operation to retrieve specific information in the memory or external storage device of the target system 100. You will be accessed 7 times.

キー10のメモリ40にPROM、EPROM。The memory 40 of the key 10 includes PROM and EPROM.

E2 PROM等を用いた場合には、プログラマ−で再
プログラムし得る。キーは、ハイブリッド技術を介して
例えば16384ビlトの情報を含み得て、同様な他の
FROMを16384ピントまでエミュレ−7ヨンし得
る。
If E2 PROM or the like is used, it can be reprogrammed by a programmer. The key may contain, for example, 16384 bits of information via hybrid technology and may emulate other similar FROMs up to 16384 bits.

メモリ40に格納されたデータは、キー10がレセプタ
クル50に挿入されると全体または部分的に書込み、読
出しまたは更新され得るものである。
Data stored in memory 40 may be written, read or updated in whole or in part when key 10 is inserted into receptacle 50.

キー10におけるメモリ40の記憶情報は、士。The information stored in the memory 40 in the key 10 is stored in the memory 40.

システムにアクセスを許容する非常に多くの個人的な個
別コード(50〜100字)を含むんでもよい。キー1
0は、またターミナル装置の改装な部分を含み、それな
くしてターミナルは適当に動作しないものとすることが
できる。
It may contain a large number of personal and unique codes (50-100 characters) that allow access to the system. key 1
0 may also include retrofitted portions of the terminal equipment without which the terminal may not operate properly.

キー10を紛失し、あるいは複製を製作された場合を考
えてみると、例えば紛失した場合には、キー10は成る
イl“効なコードを呉えているが、拾得者はキー10が
とんなターミナルに適用できるのかは知るすべはない。
Consider the case where the key 10 is lost or a duplicate is made.For example, if the key 10 is lost, the key 10 contains a valid code, but the person who finds the key 10 is unable to find it. There is no way to know whether it can be applied to other terminals.

発行元は、筒中に新しいキー10を+1 ”Bし、ター
ミナルまたはCPUのアクセスコードを使われていない
組合せに変えればよい。
The issuer can add a new key 10 to the package and change the terminal or CPU access code to an unused combination.

以1−説明してきたが、実施例では、静電破壊置市層と
して、ツェナーダイオードの層を設けているが、これは
、所定以−1−の電圧が印加されたときに、グランドに
静電気を逃がす層であれがよく、例えばピエゾ素子等の
層として、印加電圧に応じて層の厚さを変化させて、そ
の変化でグランドに接触させて印加された静電気を排除
するようにしてもよく、この静電破壊置市層は、ツェナ
ーダイオードの層に限定されるものではない。
As explained above, in the embodiment, a Zener diode layer is provided as the electrostatic discharge protection layer, but this is because when a voltage higher than a predetermined voltage is applied, static electricity is removed from the ground. For example, as a layer for a piezo element, the thickness of the layer may be changed depending on the applied voltage, and this change may be used to contact the ground and eliminate the applied static electricity. However, this electrostatic breakdown layer is not limited to a Zener diode layer.

また、実施例では、接触端rを用いてキーとレセプタク
ルをと接続しているが、これは、発光素子と愛光素rに
よる光結合を用いてもよく、接触端子又は光結合素子は
、メモリを内蔵している而と同−而となる甲面側の表面
又は裏面若しくは表裏にそれぞれ設けてもよいことはも
ちろんである。
In addition, in the embodiment, the key and the receptacle are connected using the contact terminal r, but this may be done using optical coupling using a light emitting element and an optical coupling element r, and the contact terminal or the optical coupling element is connected to the memory. It goes without saying that it may be provided on the front or back side of the upper side, which is the same as the one that houses it, or on the front and back sides.

さらに、実施例では、キーにメモリを内蔵して、いるが
、このメモリにRAMを用いて占込みできるようにする
場合には、キーに電池を内蔵させることができる。
Furthermore, in the embodiment, the key has a built-in memory, but if this memory can be filled using RAM, a battery can be built into the key.

また、実施例ではキーにE2 FROMのメモリを内蔵
しているが、これは、EPROM、PROM等を使用で
きることはもちろんである。
Further, in the embodiment, the key has a built-in E2 FROM memory, but it goes without saying that EPROM, PROM, etc. can also be used.

さらに、実施例ではキーにメモリを内蔵しているが、メ
モリを内蔵するキーに変えてメモリを内蔵するカードを
用いてもよいことはもちろんである。
Further, in the embodiment, the key has a built-in memory, but it goes without saying that a card with a built-in memory may be used instead of a key with a built-in memory.

「発明の効果コ 以」―の説明から理解できるように、この発明によれば
、メモリを有するキー若しくはカードであって、ターゲ
ットシステムに設けられたレセプタクルに挿着されるこ
とにより、キー若しくはカードのメモリはターゲット7
ステムのメモリの一?l<分となり、メモリのチップ又
はこのチップがボンディングされた基板を静電破壊防I
I一層の1−に載置して、チップに対するボンディング
ワイヤは、静電破壊置市層に設けられた対応する端子を
媒介として外部端子に接続するので、ターゲットシステ
ムのメモリの一部がIF実り許可された使用期間以外で
は除去されることになり、ターゲットシステムのメモリ
に格納された情報の安全を保障することができる。
As can be understood from the explanation of "Effects of the Invention", the present invention provides a key or a card having a memory, which can be inserted into a receptacle provided in a target system. memory is target 7
One of the stem's memory? l<min, and the memory chip or the board to which this chip is bonded must be protected against electrostatic damage.
Since the bonding wires for the chip are placed on the 1- layer of the I layer and connected to external terminals via the corresponding terminals provided on the electrostatic destruction storage layer, a part of the memory of the target system is transferred to the IF layer. The information stored in the memory of the target system can be kept safe since it will be removed outside of the permitted period of use.

そして、ターゲラトンステムメモリの一部がはずされて
いる間は、ターゲットシステム内の情報の不当な呼出し
をすることは事実り不可能となり、前記メモリとか、他
の外部記憶装置、その他のメモリ等に格納された情報の
安全を1−分に保障でき、キー又はカードのメモリは、
静電破壊防11・0層のにに載置されているので、通常
の使用状態において静電破壊されることはない。
In addition, while a portion of the target system memory is removed, it is virtually impossible to make unauthorized access to information within the target system. The security of information stored in the key or card memory can be guaranteed within 1 minute.
Since it is placed on the 11.0 layer of electrostatic damage protection, it will not be damaged by static electricity during normal use.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、キーとレセプタクルを示す安全装置のブロッ
ク図、第2図は、レセプタクルから分離したキーの透視
図、第3図は、キーの内部の状態を説明する平面図、第
4図は、そのヘッド部分の拡大断面図である。 lO・・・キー、13・・・シャフト部、12・・・ヘ
ッド部、15.16・・・溝、1フ、18・・・導電性
接触点、 20・・・くぼみ、21・・・ボンデング端子、23・
・・配線、24・・・セラミックス層、30.43a・
・・金属メッキ層、 40・・・メモリ、41・・・チップ、42・・・ツェ
ナーダイオード基板層、43・・・第1セラミックス層
、44・・・第2セラミックス層、45・・・第3セラ
ミックス層、46・・・第4セラミックス層、 47・・・第5セラミックス層、47・・・第6セラミ
ックス層、50・・・レセプタクル、 51・・・ソケット、52・・・シリンダ、53・・・
スイッチ。
Fig. 1 is a block diagram of the safety device showing the key and receptacle, Fig. 2 is a perspective view of the key separated from the receptacle, Fig. 3 is a plan view illustrating the internal state of the key, and Fig. 4 is a block diagram of the safety device showing the key and receptacle. , is an enlarged sectional view of the head portion thereof. lO...Key, 13...Shaft part, 12...Head part, 15.16...Groove, 1st floor, 18...Conductive contact point, 20...Indentation, 21... Bonding terminal, 23・
... Wiring, 24... Ceramic layer, 30.43a.
... Metal plating layer, 40... Memory, 41... Chip, 42... Zener diode substrate layer, 43... First ceramic layer, 44... Second ceramic layer, 45... Third 3 ceramic layer, 46... fourth ceramic layer, 47... fifth ceramic layer, 47... sixth ceramic layer, 50... receptacle, 51... socket, 52... cylinder, 53 ...
switch.

Claims (3)

【特許請求の範囲】[Claims] (1)メモリを有するキー若しくはカードであって、タ
ーゲットシステムに設けられたレセプタクルに挿着され
ることにより、前記キー若しくはカードのメモリはター
ゲットシステムのメモリの一部分となり、前記メモリの
チップ又はこのチップがボンディングされた基板が静電
破壊防止層の上に載置され、チップに対するボンディン
グワイヤは、前記静電破壊防止層に設けられた対応する
端子を媒介として外部端子と接続されることを特徴とす
るセキュリティキー。
(1) A key or card having a memory, by being inserted into a receptacle provided in a target system, the memory of the key or card becomes part of the memory of the target system, and the memory chip or this chip A substrate to which is bonded is placed on an electrostatic breakdown prevention layer, and bonding wires for the chip are connected to external terminals via corresponding terminals provided on the electrostatic breakdown prevention layer. security key.
(2)メモリは、キーのヘッド部分に内蔵され、静電破
壊防止層は、ツェナーダイオードの層であることを特徴
とする特許請求の範囲第1項記載のセキュリティキー。
(2) The security key according to claim 1, wherein the memory is built in the head portion of the key, and the electrostatic breakdown prevention layer is a Zener diode layer.
(3)ツェナーダイオードの層とメモリのチップ又はこ
のチップがボンディングされた基板は、金の層により融
着されていることを特徴とする特許請求の範囲第2項記
載のセキュリティキー。
(3) The security key according to claim 2, wherein the Zener diode layer and the memory chip or the substrate to which this chip is bonded are fused by a gold layer.
JP60163793A 1985-07-24 1985-07-24 Security key Pending JPS6225682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60163793A JPS6225682A (en) 1985-07-24 1985-07-24 Security key

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60163793A JPS6225682A (en) 1985-07-24 1985-07-24 Security key

Publications (1)

Publication Number Publication Date
JPS6225682A true JPS6225682A (en) 1987-02-03

Family

ID=15780805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60163793A Pending JPS6225682A (en) 1985-07-24 1985-07-24 Security key

Country Status (1)

Country Link
JP (1) JPS6225682A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480482A (en) * 1990-07-23 1992-03-13 Honda Lock Mfg Co Ltd Key device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652278A (en) * 1979-06-28 1981-05-11 Datakey Inc Microelectronic memory key with receptacle and system therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5652278A (en) * 1979-06-28 1981-05-11 Datakey Inc Microelectronic memory key with receptacle and system therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480482A (en) * 1990-07-23 1992-03-13 Honda Lock Mfg Co Ltd Key device

Similar Documents

Publication Publication Date Title
JP4456066B2 (en) Active security device with electronic memory
JP4212068B2 (en) IC card and IC chip module
US4807284A (en) Security device for sensitive data
US4447716A (en) Information card
US4755661A (en) Connection of electronic components in a card
US6355316B1 (en) Device for protecting electronic circuits from unauthorized access
US5017767A (en) IC card with metal reinforcing plates and grounding lead wire
JPS6211696A (en) Integrated circuit card
US4409471A (en) Information card
JP4769398B2 (en) Microcontroller protected against current attack
US4937437A (en) Security system for electronic equipment
JPS6225682A (en) Security key
JP3741317B2 (en) Data carrier with electronic module
JPH11161761A (en) Non-contact ic card
JPS5851311B2 (en) verification card
US5072101A (en) Computer security system with key-receiving socket
JPS6243749A (en) Security key
JPH10214234A (en) Ic card
JPS5850457Y2 (en) verification card
JP3563593B2 (en) IC card
JPS58133694A (en) Collating card
JPH117513A (en) Data storage management method, key data storage management device and keyhole shaped reception terminal
JPS6132456Y2 (en)
JPS622704Y2 (en)
JPH02155698A (en) Memory card