JPS62253196A - Color display unit - Google Patents

Color display unit

Info

Publication number
JPS62253196A
JPS62253196A JP61239001A JP23900186A JPS62253196A JP S62253196 A JPS62253196 A JP S62253196A JP 61239001 A JP61239001 A JP 61239001A JP 23900186 A JP23900186 A JP 23900186A JP S62253196 A JPS62253196 A JP S62253196A
Authority
JP
Japan
Prior art keywords
color
information
register
address
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61239001A
Other languages
Japanese (ja)
Inventor
茂 小松
茂 平畠
竹澤 輝洋
益富 太田
平松 清
哲也 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61239001A priority Critical patent/JPS62253196A/en
Publication of JPS62253196A publication Critical patent/JPS62253196A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば′電子計算機の出力装置である゛カラ
ーディスプレイ装置に関するもので、少ない。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a color display device which is, for example, an output device of an electronic computer, and is limited in scope.

メモリ容量で多数の色彩を無理な(表示できるよ゛うに
したものである。
It is designed to be able to display a large number of colors, which is impossible due to the memory capacity.

〔従来の技術〕1() 近年数個の大規模集積回路により構成したマイ・クロコ
ンピーータと呼ばれる計算機の応用が飛躍・的に拡大し
てきている。その結果、電子計′X機と・人間との対話
の手段である入出力装置には関度な・m能を持ち、操作
の量率なものが望まれ、特に図15形処理が可能なカラ
ーディスプレイ装置はその要。
[Prior Art] 1 () In recent years, the applications of computers called microcomputers, which are constructed from several large-scale integrated circuits, have been rapidly expanding. As a result, it is desired that the input/output device, which is a means of interaction between electronic meters and humans, has relevant functions and is easy to operate, and in particular, it is desirable to be able to perform processing in the form shown in Figure 15. Color display equipment is the key to this.

累を満たしているため次第に普及しつつある。力。It is gradually becoming popular as it satisfies the above requirements. Power.

ラーディスプレイ装置は、その中にメモリを持ち、電子
計算機から送られた情報をいったんこのメモ。
The color display device has a memory inside it, and once the information sent from the computer is stored in this memo.

りに蓄積した後、蓄積した情報を繰り返し読み出。。After accumulating the information repeatedly, the accumulated information is read out repeatedly. .

して、ブラウン管やプラズマディスプレイ等の表。and the table of cathode ray tubes, plasma displays, etc.

水装置に表示する出力装置である。This is an output device that displays on the water device.

カラーディスプレイ装置における情報の蓄積は通常表示
すべき情報な絵素に分割し、個々の絵素゛をメモリの1
ビツトにそれぞれ割り当てて蓄積す゛る。したがって白
黒画像を蓄積及び表示をする場。
Information storage in a color display device is usually divided into picture elements that represent the information to be displayed, and each picture element is stored in one part of the memory.
Assign each bit to each bit and accumulate it. Therefore, it is a place to store and display black and white images.

合は絵素数に等しいメモリ容量が必要である。力。In this case, a memory capacity equal to the number of picture elements is required. Power.

ラー画像の場合は、例えば特公昭51−48865に示
゛されている方法かある。この方法は記録するメモ。
In the case of a color image, for example, there is a method shown in Japanese Patent Publication No. 51-48865. This method is for recording notes.

りの領域をそれぞれ色別の成分に対応する領域にlt1
分割し、計算機から送られて(る色彩情報をもつ・た図
形情報な各色成分に分割して、上記メモリの・各領域に
記憶し再生時に各色成分の合成を行って・色を表示する
方法である。一般にメモリをN分割・した場合に表示可
能な色の数は、白色、黒色も含15むと2N通りに限ら
れる。したがって多(の色を表示しようとすると多大な
メモリ容量が必要となり。
lt1 into regions corresponding to each color component.
A method of displaying a color by dividing the color information sent from the computer into each color component, storing it in each area of the memory, and composing each color component during playback. In general, when the memory is divided into N parts, the number of colors that can be displayed is limited to 2N (15 including white and black). Therefore, if you try to display a large number of colors, a large amount of memory capacity is required. .

高価となる。これに対して、少ないメモ’J W蓋で。It becomes expensive. On the other hand, less notes’ J W lid.

多数の色彩を表示できる特願昭52−5171号に示。It is shown in Japanese Patent Application No. 52-5171 that can display a large number of colors.

されている次のような方法がある。この方法は複2゜・
 6 ・ 数の色彩情報をそれぞれ複数個のレジスタに記録゛させ
、また上記レジスタを選択する選択情報を表゛示画面の
絵素ごとにメモリに記憶させ、メモリに記憶された選択
情報によって定められるレジスタ。
The following methods are available. This method is double 2゜・
6. Record numerical color information in a plurality of registers, and store selection information for selecting the registers in memory for each pixel on the display screen, and determine the number of colors determined by the selection information stored in the memory. register.

を選択し、この選択されたレジスタに記録された5色彩
情報から絵素ごとの色彩情報を得るようにし。
is selected, and color information for each picture element is obtained from the five color information recorded in this selected register.

たものであるC以下この方法をレジスタ選択方式。Below C, this method is used as register selection method.

という)。第2図は、レジスタ選択方式によるカラーデ
ィスプレイ装置のブロック図である。第2゜図において
、1は制御部、2はカラー表示部 3.t。
). FIG. 2 is a block diagram of a color display device using a register selection method. In Fig. 2, 1 is a control section, 2 is a color display section 3. t.

4は電子計算機との結合部線路(以下インターフ・エー
スと略す)、5.6は端子部、7はバッファ・回路、8
はメモリ、9はメモリ8の情報格納帯地・を設定する番
地切換回路(以下アドレス切換回路・と略す)、10は
同期回路、11はメモリ8に格納15された情報を読み
出す際の番地信号を発生するアドレス発生回路である。
4 is a connection line with the electronic computer (hereinafter abbreviated as interface), 5.6 is a terminal section, 7 is a buffer circuit, 8
1 is a memory, 9 is an address switching circuit (hereinafter referred to as an address switching circuit) for setting the information storage area of the memory 8, 10 is a synchronization circuit, and 11 is an address signal used when reading information stored in the memory 8. This is an address generation circuit that generates an address.

また、12A〜12Dはレジ。Also, 12A to 12D are cash registers.

スタ、13は色選択回路、14はバッファ回路、15゜
は色選択回路16のデコーダ回路、16は色選択回路。
13 is a color selection circuit, 14 is a buffer circuit, 15° is a decoder circuit for the color selection circuit 16, and 16 is a color selection circuit.

13のレジスタ選択回路、17はカラー合成回路、2゜
、4゜ 18は偏向回路、19はカラーブラウン管である。。
13 is a register selection circuit, 17 is a color synthesis circuit, 2°, 4° 18 is a deflection circuit, and 19 is a color cathode ray tube. .

さらに、第6図は、第2図に示すカラーデイスプ。Furthermore, FIG. 6 shows the color display shown in FIG.

レイ装置を制御するための電子計算機の命令語の概念を
示す構成図であり、−命情あたり16ビツト。
1 is a configuration diagram showing the concept of a command word of an electronic computer for controlling a ray device, -16 bits per instruction.

の構成例である。同図+a+はブラウン管19上の表示
ゝ画面の座標の指定(x、y)とその座標に記録す゛る
データを指令する命令を示し、同図fh+は色彩な。
This is a configuration example. +a+ in the same figure indicates a command for specifying coordinates (x, y) of the display screen on the cathode ray tube 19 and data to be recorded at those coordinates, and fh+ in the same figure indicates a color.

指定する命令を示す。Indicates the specified command.

第2図において、メモリ8には、コアメモリゾ゛イスク
メモリなどの半導体以外のメモリも使用0T+n北であ
るが、以下の説明では半導体のランダムア・クセスメモ
リを使用したものとして説明する。ま・た、カラー表示
部2の表示itにもプラズマディ・スプレィなど他の表
示装置の使用がOT能であるが一3原色(R−G@B)
ドライブ可能なカラーグラ15ウン管19を用いたもの
として説明する。
In FIG. 2, the memory 8 includes memory other than semiconductors such as core memory and disk memory, but in the following description, it is assumed that a semiconductor random access memory is used. Also, it is possible to use other display devices such as a plasma display for the display of the color display section 2, but only 13 primary colors (R-G@B) can be used.
A description will be given assuming that a drivable color graph 15 tube 19 is used.

端子部5に接続されたインターフェース3を通。Through the interface 3 connected to the terminal section 5.

して第3図(α)に対応する信号およびこのイg号が伝
Then, the signal corresponding to Fig. 3 (α) and this Ig signal are transmitted.

送されていることを示すス)a−プパルスが電子。The a-p pulse indicating that the electron is being sent.

計算機から伝送され、また端子部乙に接続された。!、
1インターフェース4を通して第3図fblに対応する
信号およびこの信号が伝送されていることを示す。
It was transmitted from the computer and connected to terminal B. ! ,
3 shows the signal corresponding to fbl in FIG. 3 and that this signal is transmitted through the 1 interface 4.

ストa−ブパルスが電子計算機から伝送される。A stave pulse is transmitted from the computer.

バッファ回路;+、t4はス)O−1パルスを受けた・
時にパルス信号を出力する。アドレス切換回路95はバ
ッファ回路7からパルス信号を受けた時、計・算機から
伝送されてくる第3図(α)に示すようなデ・−タをア
ドレスごとにすなわち絵素ごとにメモリ・8に記録し、
またパルス信号を受けてない時はア・ドレス発生回路1
1からの読み出しアドレス信号に10よってメモリ8に
記憶されたデータをデコーダ回。
Buffer circuit; +, t4 received the O-1 pulse.
Outputs a pulse signal at times. When the address switching circuit 95 receives a pulse signal from the buffer circuit 7, the address switching circuit 95 transfers the data transmitted from the computer as shown in FIG. Recorded in 8,
Also, when not receiving a pulse signal, address generation circuit 1
The decoder times the data stored in the memory 8 by read address signals from 1 to 10.

路15に供給する。なお、同期回路10で発生した同。15. Incidentally, the same problem occurred in the synchronous circuit 10.

期信号はアドレス発生回路11と同時にカラー表示。The period signal is displayed in color at the same time as the address generation circuit 11.

部2の偏向回路1Bにも供給されるため、メモリ8から
の読み出し動作と偏向回路18による偏向動作1゜とは
同期する。
Since the signal is also supplied to the deflection circuit 1B of the section 2, the reading operation from the memory 8 and the deflection operation 1° by the deflection circuit 18 are synchronized.

一方、レジスタ12,4〜12Dはバッファ回路14か
ものパルス信号を受けたとき、計算機から伝送さ。
On the other hand, when the registers 12, 4 to 12D receive the pulse signal from the buffer circuit 14, the pulse signal is transmitted from the computer.

れる第3図fblに示す内容の信号を記録する。レジ。The signal shown in FIG. 3 fbl is recorded. cash register.

スタ12A〜12Dには第2図fblに示す色指定A−
D、。
Color designation A- shown in Fig. 2 fbl is applied to the stars 12A to 12D.
D.

の内容がそれぞれ記録される。デコーダ15はメモ゛す
8から絖み出したデータをデコードしてレジス。
The contents of each are recorded. The decoder 15 decodes the data extracted from the memory 8 and registers it.

夕選択回路16に供給しレジスタ選択回路16はこのデ
コードされた信号に対応するレジスタをレジス。
The register selection circuit 16 selects a register corresponding to this decoded signal.

り12,4〜12Dから選んで、選ばれたレジスタに記
パ録された色彩情報をカラー合成回路17に供給する乙
カラー合成回路17は供給された色彩情報を合成し。
12, 4 to 12D and supplies the color information recorded in the selected register to the color synthesis circuit 17.The color synthesis circuit 17 synthesizes the supplied color information.

てカラーブラウン管19を駆動するための赤、緑、。red and green for driving the color cathode ray tube 19.

肯の原色信号を発生する。Generates positive primary color signals.

また、上記のレジスタ選択方式とは異なった方11)法
で、メモリ容量を少な(する方法に、ウィンド・カウン
タ方式と呼ばれる方法がある。この方法を・第4図によ
り説明′i−石。第4図はウィンドカラン・夕方式のカ
ラーディスプレイ装置の斜視図で、20・はカラーディ
スプレイ装置、21はカラーブラウン15管の画面であ
る。画面21中の破線で囲まれた領域、22がウィンド
カウンタ方式の特徴であって情報は。
In addition, there is a method called the window counter method which is different from the register selection method described above and which reduces the memory capacity.This method will be explained with reference to FIG. Fig. 4 is a perspective view of a color display device for the windscreen/evening type, where 20 is the color display device and 21 is the screen of a color CRT 15 tube. The characteristics of the counter method are information.

この中にのみ表示され、周辺には表示されない。。It is displayed only within this area, and is not displayed around it. .

この方法は画面210周辺部に情報が表示されるこ。In this method, information is displayed on the periphery of the screen 210.

とはほとんどないことに着目して周辺部のメモリ211
・ 7 ・ を省略したもので、領域22を除く領域に対応する。
The peripheral memory 211 focuses on the fact that there is almost no
・7・ is omitted and corresponds to the area excluding area 22.

メモリを必要とせず、メモリの容量を一程度少な。No memory is required, and the memory capacity is slightly smaller.

くできる。Can be done easily.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、このウィンドカウンタ方式には次に示5す2つ
の欠点がある。すなわち、1)画面の周辺部。
However, this window counter method has the following two drawbacks. That is, 1) the periphery of the screen;

と領域22に境界が生じ、周辺部が枠状になる。2)。A boundary is generated in the region 22, and the peripheral portion becomes frame-shaped. 2).

カラーディスプレイ装置の性能によっては画面に。screen depending on the performance of the color display device.

ゆがみを生じる。1)については容易に理解できる。Causes distortion. 1) is easy to understand.

ので、2)Kついてさらに詳述する。カラーディ1゜ス
プレィ装置におけるカラーブラウン管において基ブラウ
ン管のアノードに電圧を印加する電源は、・その内部抵
抗が数MΩあるために、ビーム電流が・変動するとアノ
ードの電圧も変動する。この電圧・は電子ビームを加速
する電圧であるため、電圧に15変動があると、ブラウ
ン管面上での電子ビームの6到達位置が変動する。ビー
ム電流が大幅に急変し9た場合には到達位置の変動は顕
著になり、画面に。
Therefore, 2) K will be explained in more detail. The power supply that applies voltage to the anode of the base cathode ray tube in a color cathode ray tube in a color display device has an internal resistance of several MΩ, so that when the beam current changes, the voltage at the anode also changes. Since this voltage is a voltage that accelerates the electron beam, if there is a 15 variation in the voltage, the position where the electron beam reaches 6 on the cathode ray tube surface will vary. If the beam current changes significantly and suddenly, the fluctuation in the reached position will be noticeable and will be shown on the screen.

表示された映像のゆがみとなる。ウィンドカラン。The displayed image will be distorted. Wind Curran.

夕方式の場合は枠状の周辺部と情報表示領域22と2゜
、8 。
In the case of the evening ceremony, there is a frame-shaped peripheral area and an information display area 22, 2°, 8.

では、通常輝度及び色彩の差異を生じ、その境界′でビ
ーム電流が急変するため、画面にゆがみを生゛じる。と
くに家庭用のテレビジョン受イ百慎をカラーディスプレ
イ装置として使用するような場合に。
In this case, differences in brightness and color usually occur, and the beam current changes suddenly at the boundary, resulting in screen distortion. Especially when using a home television receiver as a color display device.

は、画面のゆがみはきわめて顕著なものとなる。, the screen distortion becomes extremely noticeable.

本発明の目的は、ウィンドカウンタ方式のカラ゛−ディ
スプレイittにおけろ周辺部が枠状になる。
An object of the present invention is to form a frame-like peripheral portion of a window counter type color display.

現象および画面のゆがみを防止することにある。゛〔問
題点を解決するための手段〕 上記目的は、ウィンドカウンタ方式のカラーデ10イス
プレイ装置において色彩レジスタの1つを周。
The purpose is to prevent this phenomenon and screen distortion. [Means for solving the problem] The above object is to rotate one of the color registers in a window counter type color display device.

辺部の色彩を表わすレジスタとして設定し、表示゛画面
の情報表示領域と周辺部を区別てろウィンド。
Set it as a register that represents the color of the edge, and distinguish between the information display area of the display screen and the peripheral area.

パルスを発生するウィンドパルス発生回路と、表示情報
に応じて決定される色彩レジスタのアドレス信号とウィ
ンドパルスに対応して選択される色彩レジスタのアドレ
スを切り換えてレジスタ選択回路。
A wind pulse generation circuit that generates a pulse, and a register selection circuit that switches between an address signal of a color register determined in accordance with display information and an address of a color register selected in response to the wind pulse.

に供給するアドレスゲート回路を設けろことによ。Ideally, provide an address gate circuit to supply the

り達成される。will be achieved.

〔作用〕[Effect]

ウィンドパルス発生回路は、同期信号を基に表゛示画面
上の情報表示領域と周辺部を区別するため。
The wind pulse generation circuit distinguishes between the information display area and the peripheral area on the display screen based on the synchronization signal.

のウィンドパルスを発生し、アドレスゲート回路に供給
する。アドレスゲート回路には、情報表示。
generates a wind pulse and supplies it to the address gate circuit. Information is displayed on the address gate circuit.

領域期間にはメモリから表示単位ごとの色彩に対1応し
て色彩レジスタを選択するアドレス情報が供゛給されて
いる。情報表示領域期間にはメモリから。
During the area period, address information for selecting a color register corresponding to the color of each display unit is supplied from the memory. Information display area period from memory.

のアドレス情報がそのままアドレスゲート回路か。Is the address information as it is in the address gate circuit?

らレジスタ選択回路に供給される。周辺部期間に。are supplied to the register selection circuit. In the periphery period.

は、ウィンドパルスに対応して決定される周辺部1(]
の色彩を記憶するレジスタのアドレス情報がアト・レス
ゲート回路からレジスタ選択回路に供給され・る。
is the peripheral part 1 (] determined corresponding to the wind pulse
The address information of the register storing the color of is supplied from the address gate circuit to the register selection circuit.

したがって、周辺部の色彩を記憶するレジスタ・と情報
表示領域の背景色を記憶するレジスタを同15−に設定
すれば画面のゆがみや欠けを防止できる。
Therefore, by setting the register that stores the color of the peripheral area and the register that stores the background color of the information display area to 15-, it is possible to prevent screen distortion and chipping.

〔実施例〕〔Example〕

以下本発明の実施例を図面を用いて説明する。。 Embodiments of the present invention will be described below with reference to the drawings. .

第1図は本発明によるカラーディスプレイ装置。FIG. 1 shows a color display device according to the present invention.

の実施例を示すブロック図で、第5図はその波形2゜図
である。第5図において(α)〜idl及びfgl〜(
A+がそ。
FIG. 5 is a 2° diagram of its waveform. In FIG. 5, (α) ~ idl and fgl ~ (
A+ is there.

れぞれ同一の時間軸で示しである。同期回路10で。Both are shown on the same time axis. With synchronous circuit 10.

発生した垂直同期信号及び水平同期信号は偏向回路18
及びアドレス発生回路11に供給される。第。
The generated vertical synchronization signal and horizontal synchronization signal are sent to the deflection circuit 18.
and is supplied to the address generation circuit 11. No.

5図(α)及びけ)に水平同期信号を、fatに垂直同
期信号゛号を示す。アドレス発生回路11は1絵素な水
平走。
5 (α) and 5) show the horizontal synchronizing signal, and fat shows the vertical synchronizing signal. The address generation circuit 11 runs horizontally for one pixel.

査するのに必要な時間を周期とする読出しアドレ。Read address whose cycle is the time required to scan.

ス信号C以下1Dパルスという)を発生する回路。A circuit that generates a 1D pulse (below signal C).

と、1Dパルスをカウントする水平方向カウンタ゛及び
同期回路10から供給された水平同期信号な力IOウン
トする垂直方向カウンタから構成され、カラ・ンタは情
報表示領域内の1個の絵素な定めるため・に使用し、た
とえば水平カウンタ1ビツト、垂直・カウンタ4ビツト
(4走査線分)が1絵素として定められている。第5図
1hIに1Dパルスを示す。l)アドレス発生回路11
の出力はアドレス切換回路9及びウィンドパルス発生回
路23に供給される。つ。
, a horizontal counter for counting 1D pulses, and a vertical counter for counting the horizontal synchronization signal supplied from the synchronization circuit 10. The color counter is used to define one picture element within the information display area. For example, 1 horizontal counter bit and 4 vertical counter bits (4 scanning lines) are defined as one pixel. FIG. 5 1hI shows a 1D pulse. l) Address generation circuit 11
The output is supplied to the address switching circuit 9 and the wind pulse generation circuit 23. Two.

インドパルス発生回路23ではアドレス発生N路11゜
から供給された1Dパルスを水平同期信号からあ。
The Indian pulse generation circuit 23 receives the 1D pulse supplied from the address generation N path 11° from the horizontal synchronization signal.

らかじめ定められた数たけカウントして第5図(cl 
21T、11 。
Figure 5 (cl.
21T, 11.

及びfA+に示すような水平のウィンドパルスを発生。and generates a horizontal wind pulse as shown in fA+.

する。ウィンドパルスは論理Hが情報表示領域に。do. Wind pulse has logic H in the information display area.

対応するようにあらかじめ定めてお(。It is set in advance to correspond to (.

ウィンドパルス発生回路23から信号線27を通じ。From the wind pulse generation circuit 23 through the signal line 27.

てアドレスゲート回路25にウィンドパルスが供給5さ
れる。
A window pulse is then supplied to the address gate circuit 25.

アドレスゲート回路25はウィンドパルスが情報。The address gate circuit 25 uses wind pulses as information.

表示領域を示す場合にはメモリ8からのアドレス゛信号
を直接出力し、周辺部を示す場合にはウィン。
When indicating the display area, the address signal from the memory 8 is directly output, and when indicating the peripheral area, it is the win signal.

ドパルスに応じて決定されたアドレス情報号を出力IO
する。
Outputs the address information number determined according to the pulse
do.

すなわち、ウィンドパルスの論理Hな、1N、論・埋り
を、0′に対応させ、ウィンドパルスを複数と・ット(
ここでは2ビツト)に分岐し、第1ビット−第2ビツト
ともにウィンドパルスをそのママコーI5ド化すると、
アドレス信号は、00′となる。
In other words, the logic H, 1N, logic/fill of the wind pulse is made to correspond to 0', and the wind pulse is set to multiple numbers (
(Here, 2 bits), and converting the wind pulse to its mama code I5 for both the 1st and 2nd bits,
The address signal becomes 00'.

したがって、周辺部の色彩を記憶するレジスタ。Hence the register that stores the color of the periphery.

を、例えばレジスタ12Aとしそのアドレスを、0゜0
′と設定しておくとウィンドパルスが周辺部を示。
For example, suppose register 12A and its address is 0°0
′, the wind pulse indicates the surrounding area.

すときにはレジスタ12Jが選択される。レジスタ。、
・12 ・ 12B、 12(? 、 12Dのアドレスをそれぞれ
、10’ 、  ゛、01 ’  、11 ’とすると
、同様に周辺部の色彩を記憶゛するレジスタのアドレス
を、10′とした場合には第1ビツトのみ論理反転して
コード化するとレジ。
In this case, register 12J is selected. register. ,
・12 ・If the addresses of 12B, 12(?, 12D are 10', ゛, 01', 11', respectively, and the address of the register that stores the color of the peripheral area is 10', then If only the first bit is logically inverted and coded, it becomes a register.

スタ12Bが選択され第2ビツトのみ論理反転して5コ
ード化すると、01’ 、第1.第2ビツトともに。
When the star 12B is selected and only the second bit is logically inverted and coded into 5, 01', 1st . Both the second bit.

論理反転してコード化すると、11′となり、それ。If you invert the logic and encode it, it becomes 11', that is.

ぞれ対応するレジスター2C212Dが選択される。。The corresponding register 2C212D is selected. .

レジスタ選択回路16はこのデコードされた信号に。The register selection circuit 16 receives this decoded signal.

対応するレジスタをレジスター2,4〜12Dから選び
、10選ばれたレジスタに記録された色彩情報をカラー
Select the corresponding register from registers 2, 4 to 12D, and color the color information recorded in the 10 selected registers.

合成回路17へ供給する。カラー合成回路17は供・給
された色彩情報を合成してカラーブラウン管19・を駆
動するための赤、緑、青の原色信号を発生ず・る。情報
表示領域を除く領域の輝度及び色彩が情15報表示領域
の背景と同一になるように選択信号を。
It is supplied to the synthesis circuit 17. The color synthesis circuit 17 synthesizes the supplied color information and generates red, green, and blue primary color signals for driving the color cathode ray tube 19. A selection signal is sent so that the brightness and color of the area excluding the information display area are the same as the background of the information display area.

コード化しておけばレジスタ選択回路において、。If you code it, in the register selection circuit.

同一のレジスタが選択されるため、カラープラウ。Color plow because the same register is selected.

ン管に表示された場合に画面の周辺部に枠は発生・せず
、画面に表示された映像にゆがみを生じるこ・・とはな
い。
When displayed on a computer screen, there will be no frame around the periphery of the screen, and the image displayed on the screen will not be distorted.

なお、第5図び)に示す垂直のウィンドパルスが゛論理
りの場合は、水平のウィンドパルスが論理りの場合と同
様に選択信号がデコーダ回路15へ供給゛されろ。  
                   5以上説明し
たように本発明によれは、カラーデ。
Incidentally, when the vertical wind pulse shown in FIG. 5 is logical, the selection signal is supplied to the decoder circuit 15 in the same way as when the horizontal wind pulse is logical.
5. As explained above, according to the present invention, coloring is possible.

イスプレイ装置において情報表示領域の背景と、。the background of the information display area in the display device;

画面周辺部である情報表示領域を除く領域の輝度゛及び
色彩を同一にすることにより、ウィンドカラ。
By making the brightness and color of the area (excluding the information display area at the periphery of the screen) the same, the window color can be improved.

ンタ方式の欠点であるカラーブラウン管1面面周辺10
部に発生する枠及び画面に表示された映像のゆが・みな
解消し、メモリ容量が少ないにもかかわらす゛多数の色
彩を無理なく表示できる。また、家庭用・のカラーテレ
ビジョン受信機のように、カラープ・ラウン管のアノー
ドに電圧を印加するための電源15の内部抵抗が大きい
装置をカラーディスプレイ装。
The disadvantage of the color CRT system is the periphery of one surface of the color CRT.
This eliminates distortions in frames and images displayed on the screen, and allows a large number of colors to be displayed easily despite the small memory capacity. Furthermore, devices such as home color television receivers, in which the internal resistance of the power supply 15 for applying voltage to the anode of the color lamp tube is large, are equipped with a color display.

首として使用することが可能になる。It can be used as a neck.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のカラーディスプレイ装置の実。 流側な示すブロック図、第2図は従来のレジスタ、。 選択方式によるカラーディスプレイ装置のブOツ’り図
、第3図は電子#[算機の節令語の概念を示す。 構成図、第4図は従来のウィンドカウンタ方式のカラー
ディスプレイ装置の斜視図、第5図は不発゛明によるカ
ラーディスプレイ装置における阪形図)である。 8・・・メモリ      11川アドレス発生回路゛
12.4ν12B、 12C’、 1277・・・レジ
スタ16・・・レジスタ選択回路 17・・・カラー合
成回路 15・・・デコーダ回路          
   1゜23・・・ウィンドパルス発生回路 25・・・アドレスゲート回路 第2拓 第3図 第4 口 第 5 図 (A)Lf Ll目目目口目U
FIG. 1 shows the actual color display device of the present invention. The block diagram shown in FIG. 2 is a conventional register. A step-by-step diagram of a color display device according to the selection method, FIG. 3 shows the concept of electronic #[calculator]. FIG. 4 is a perspective view of a conventional window counter type color display device, and FIG. 5 is a rectangular view of a color display device based on an undeveloped technology. 8...Memory 11 River address generation circuit ゛12.4ν12B, 12C', 1277...Register 16...Register selection circuit 17...Color synthesis circuit 15...Decoder circuit
1゜23...Wind pulse generation circuit 25...Address gate circuit 2nd section Figure 3 Figure 4 Figure 5 (A) Lf Ll Eye U

Claims (1)

【特許請求の範囲】 1、表示単位ごとの色彩情報に応じてカラー信号を合成
し、接続されるカラー表示手段に前記カラー信号を出力
するカラー合成手段と、それぞれ固有のアドレスをもち
、あらかじめ各種の色彩情報が記憶された複数個のレジ
スタと、前記カラー表示手段の情報表示領域の表示単位
ごとに前記複数個のレジスタを選択するアドレス情報を
記憶するメモリと、前記メモリから供給されるアドレス
情報に応じて前記複数個のレジスタから対応するレジス
タを選択し、記憶されている色彩情報を出力するレジス
タ選択手段とを備えたカラーディスプレイ装置において
、前記複数個のレジスタの少なくとも一つが前記カラー
表示手段の周辺部の色彩情報を記憶する周辺部レジスタ
として使用され、前記カラー表示手段の情報表示領域と
周辺部を切り替えるウインドパルスを発生するウインド
パルス発生手段と、前記ウインドパルス発生手段、前記
メモリおよび前記レジスタ選択手段に接続され、前記ウ
インドパルスに応じて、情報表示領域表示期間には前記
メモリから供給されるアドレス情報を前記レジスタ選択
手段に供給し、周辺部表示期間には前記ウインドパルス
に対応して決定される前記周辺部レジスタのアドレス情
報を前記レジスタ選択手段に供給するアドレスゲート手
段と、を備えたことを特徴とするカラーディスプレイ装
置。 2、特許請求の範囲第1項において、前記周辺部の色彩
情報を記憶するレジスタのアドレスをウインドパルスを
コード化した値に設定したことを特徴とするカラーディ
スプレイ装置。 3、特許請求の範囲第2項において、前記アドレスゲー
ト手段は、前記ウインドパルスが入力され、前記ウイン
ドパルスを複数のビットに分岐し、分岐された各ビット
の信号に対して予め定められた論理演算を施す事により
前記周辺部の色彩情報を記憶するレジスタのアドレスを
発生する手段を備えたことを特徴とするカラーディスプ
レイ装置。
[Claims] 1. Color synthesis means for synthesizing color signals according to color information for each display unit and outputting the color signals to a connected color display means; a plurality of registers storing color information; a memory storing address information for selecting the plurality of registers for each display unit of the information display area of the color display means; and address information supplied from the memory. register selection means for selecting a corresponding register from the plurality of registers according to the color information and outputting the stored color information; a window pulse generating means for generating a window pulse used as a peripheral register for storing color information of the peripheral part of the color display means and for switching between the information display area and the peripheral part of the color display means; is connected to the register selection means, and supplies the address information supplied from the memory to the register selection means during the information display area display period in response to the window pulse, and supplies the address information supplied from the memory to the register selection means during the information display area display period, and corresponds to the window pulse during the peripheral area display period. 2. A color display device comprising: address gate means for supplying address information of said peripheral register determined by said register selection means to said register selection means. 2. The color display device according to claim 1, wherein the address of the register for storing color information of the peripheral area is set to a value that is a coded value of a wind pulse. 3. In claim 2, the address gate means receives the window pulse, branches the window pulse into a plurality of bits, and applies a predetermined logic to the signal of each branched bit. A color display device characterized by comprising means for generating an address of a register for storing color information of the peripheral area by performing an arithmetic operation.
JP61239001A 1986-10-09 1986-10-09 Color display unit Pending JPS62253196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61239001A JPS62253196A (en) 1986-10-09 1986-10-09 Color display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61239001A JPS62253196A (en) 1986-10-09 1986-10-09 Color display unit

Publications (1)

Publication Number Publication Date
JPS62253196A true JPS62253196A (en) 1987-11-04

Family

ID=17038420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61239001A Pending JPS62253196A (en) 1986-10-09 1986-10-09 Color display unit

Country Status (1)

Country Link
JP (1) JPS62253196A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5461422A (en) * 1977-10-26 1979-05-17 Hitachi Ltd Color graphic display unit
JPS6060062A (en) * 1983-09-09 1985-04-06 日本信号株式会社 Information transmission system of non-insulating track circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5461422A (en) * 1977-10-26 1979-05-17 Hitachi Ltd Color graphic display unit
JPS6060062A (en) * 1983-09-09 1985-04-06 日本信号株式会社 Information transmission system of non-insulating track circuit

Similar Documents

Publication Publication Date Title
US5821918A (en) Video processing apparatus, systems and methods
US4490797A (en) Method and apparatus for controlling the display of a computer generated raster graphic system
US6384867B1 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
US7639268B2 (en) Display device displaying first and second windows on a display screen
US4663619A (en) Memory access modes for a video display generator
US5479184A (en) Videotex terminal system using CRT display and binary-type LCD display
JPH08223498A (en) Graphics subsystem for digital television
JPS6145279A (en) Smoothing circuit
JP2952780B2 (en) Computer output system
JPS6060062B2 (en) color graphic display device
EP0951694B1 (en) Method and apparatus for using interpolation line buffers as pixel look up tables
KR100510677B1 (en) Memory access control apparatus
JPS62253196A (en) Color display unit
KR20050029385A (en) Driver circuit for displaying data and method of driving for displaying the data using the same
JP3704999B2 (en) Display device and display method
JPS6017490A (en) Color display unit
JPS63206084A (en) Image display device
JP2982029B2 (en) Video display device
JPH05236375A (en) Display device
KR100468696B1 (en) On screen display apparatus and method having fanction of detecting 2dimensional fringe and color displaying by line
JPH11288257A (en) Method and device for compression display
JPH10124039A (en) Graphic display device
JPS62229286A (en) Image display controller
JPS61270980A (en) Printer device for television receiver
JPS6112184A (en) Scanning speed converting circuit