JPS62253193A - Matrix type display unit - Google Patents

Matrix type display unit

Info

Publication number
JPS62253193A
JPS62253193A JP61097170A JP9717086A JPS62253193A JP S62253193 A JPS62253193 A JP S62253193A JP 61097170 A JP61097170 A JP 61097170A JP 9717086 A JP9717086 A JP 9717086A JP S62253193 A JPS62253193 A JP S62253193A
Authority
JP
Japan
Prior art keywords
conductor layer
liquid crystal
substrate
matrix type
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61097170A
Other languages
Japanese (ja)
Other versions
JPH0697319B2 (en
Inventor
晋吾 藤田
菊池 伊佐子
山添 博司
勲夫 太田
克彦 熊川
小関 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61097170A priority Critical patent/JPH0697319B2/en
Publication of JPS62253193A publication Critical patent/JPS62253193A/en
Publication of JPH0697319B2 publication Critical patent/JPH0697319B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高表示品位で、かつ、大容量表示可能なマト
リクス型表示装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a matrix type display device that has high display quality and is capable of displaying a large capacity.

更に、具体的には、非直線素子を用いたマトリクス型表
示装置である。
Furthermore, specifically, it is a matrix type display device using non-linear elements.

従来の技術 従来、提案された非直線素子付きマトリクス型表示装置
において、その表示媒体としては液晶である場合が最も
多い。従って、以下ではマトリクス型液晶表示装置を例
にとって説明する。
BACKGROUND OF THE INVENTION Conventionally, in matrix type display devices with non-linear elements that have been proposed, the display medium is most often liquid crystal. Therefore, a matrix type liquid crystal display device will be explained below as an example.

液晶表示装置は、時計、電卓等の表示から、端末用表示
や映像表示へとその応用分野が広がりつつあるが、そこ
で求められるのは高品位に大容量表示を実現する能力で
ある。その方法としては、(1)単純マトリクス法と、
(2)アクティブマトリクス法があり、さらに(2)は
、(2a)薄膜トランジスタ(TPT)などの三端子素
子を用いる方法と、(2b)非直線二端子素子を用いる
方法がある。各方法とも一長一短があり、(1)法は表
示品位に難があり、(2a)は、製造工程が複雑なこと
よりコストが高くなるという欠点がある。 (2b)は
、(2a)よりも容易な工程であり、コストを下げるこ
とが可能である。
The field of application of liquid crystal display devices is expanding from displays for watches, calculators, etc. to displays for terminals and video displays, but what is required is the ability to realize high-quality, large-capacity displays. The methods include (1) simple matrix method;
(2) There is an active matrix method, and (2) further includes (2a) a method using a three-terminal element such as a thin film transistor (TPT), and (2b) a method using a non-linear two-terminal element. Each method has its advantages and disadvantages; method (1) has a problem with display quality, and method (2a) has a drawback that the manufacturing process is complicated and the cost is high. (2b) is an easier process than (2a) and can reduce costs.

非直線素子付きマトリクス型液晶表示装置において、主
なものには二種ある。
There are two main types of matrix type liquid crystal display devices with non-linear elements.

先ず、第1のものは、第3図に示した様な素子を用いた
装置である。〔アイトリプルイー、トランザクション、
エレクトロン、デバイシズ、イーディ28巻、6号、7
36ページ(1981)  (I[!肛TRへN5A−
CTTON  ON  ELECTRON  IIEV
ICES  Vol、ED−28,Na6、736(1
981) )第3図fa)は非直線二端子素子の構成断
面図であり、第3図(b)はこれを用いた液晶表示用基
板の配置図である。同図(alにおいて、101は基板
、102はタンタル(Ta)層、103は厚さ約400
〜700人の、陽極酸化によって得られた酸化タンタル
(”r” a z 05 )、104は絵素電極、10
5はクロム(Cr)層であり、同図(blにおいて、1
06は非直線一端子素子、107はバス・バー、108
は端子、109は絵素電極である。
The first one is a device using an element as shown in FIG. [I Triple E, Transaction,
Electron, Devices, Edie Volume 28, No. 6, 7
Page 36 (1981) (I [! Anal TR to N5A-
CTTON ON ELECTRON IIEV
ICES Vol, ED-28, Na6, 736 (1
981)) Figure 3fa) is a cross-sectional view of the configuration of a non-linear two-terminal element, and Figure 3(b) is a layout diagram of a liquid crystal display substrate using this. In the same figure (al), 101 is a substrate, 102 is a tantalum (Ta) layer, and 103 is about 400 mm thick.
~700 tantalum oxides ("r" az 05 ) obtained by anodic oxidation, 104 are pixel electrodes, 10
5 is a chromium (Cr) layer;
06 is a non-linear one-terminal element, 107 is a bus bar, 108
is a terminal, and 109 is a picture element electrode.

第2のものは、第4図に示した様な素子を用いた装置で
ある。〔テレビジョン学会技術報告、昭和59年5月2
5日発表〕これは2個のアモルファス・シリコン(a−
3i)PINダイオードを並列逆方向にリング状に接続
した構成をなして、非直線素子を実現している。第4図
(alは、この素子の構成断面図であり、同図Tblは
この素子を用いた液晶表示用基板の配置図である。この
図におで、PINダイオードは通常のPNダイオードを
表わす記号で示している。第4図において、201は基
板、202は第1電極、203はN型a−3i、204
はI型a−3i、205はP型a−3i、206はクロ
ム層、207は絶縁体からなる保護層、208は第2電
極、209はリング状に連結したPINダイオード、2
10はバス・バー、211は絵素電極である。
The second one is a device using an element as shown in FIG. [Television Society Technical Report, May 2, 1982
Announced on the 5th] This is two pieces of amorphous silicon (a-
3i) A non-linear element is realized by forming a configuration in which PIN diodes are connected in a ring shape in parallel and opposite directions. Figure 4 (Al is a cross-sectional view of the structure of this element, and Tbl in the same figure is a layout diagram of a liquid crystal display substrate using this element. In this figure, the PIN diode represents a normal PN diode. In Fig. 4, 201 is a substrate, 202 is a first electrode, 203 is an N-type a-3i, 204
is an I type a-3i, 205 is a P type a-3i, 206 is a chromium layer, 207 is a protective layer made of an insulator, 208 is a second electrode, 209 is a PIN diode connected in a ring shape, 2
10 is a bus bar, and 211 is a picture element electrode.

これらの非直線抵抗素子を用いることにより、通常の液
晶表示よりも格段に大規模な表示容量を実現することが
できる。デユーティ比で表現すれば、1 /1000程
度のデユーティ比でも駆動が可能である。
By using these non-linear resistance elements, it is possible to realize a display capacity much larger than that of a normal liquid crystal display. Expressed in terms of duty ratio, driving is possible even with a duty ratio of about 1/1000.

発明が解決しようとする問題点 非直線二端子素子を用いた表示装置を駆動することを考
えると、非直線素子に充分に電圧を印加する必要がある
が、その為には非直線素子の電気容量を絵素部分のそれ
の1/10程度以下に設計しなければならない。しかし
ながら、前述した従来の技術による非直線素子の第1の
ものについては、酸化タンタルの比誘電率が20以上と
大きいことにより、素子の形状を微細にしているが、こ
のことは歩留りを著しく悪化させる原因となっている。
Problems to be Solved by the Invention When considering driving a display device using a non-linear two-terminal element, it is necessary to apply a sufficient voltage to the non-linear element. The capacitance must be designed to be about 1/10 or less of that of the picture element portion. However, in the first type of non-linear element according to the conventional technology mentioned above, the shape of the element is made fine because tantalum oxide has a high dielectric constant of 20 or more, but this significantly deteriorates the yield. It is the cause of this.

このことに加えて、製造工程において、複雑で時間を要
するフォトリソグラフィー過程が少なくとも3回含まれ
ることも問題である。
Adding to this is the fact that the manufacturing process includes at least three complex and time-consuming photolithography steps.

次に、非直線素子の例の第2ものにいては、フォトリソ
グラフィ一工程が少なくとも5回ないし6回含まれる。
Next, in the second example of the non-linear element, one photolithography step is included at least five to six times.

このことは、生産における歩留りを低下させ、生産コス
トを上昇させることになる。
This reduces the yield in production and increases production costs.

従って、簡易な工程で製造が可能で、かつ、充分に大き
な非直線的な電流−電圧特性を有する素子が期待されて
いる。
Therefore, there is a need for a device that can be manufactured through simple steps and has sufficiently large nonlinear current-voltage characteristics.

問題点を解決するための手段 本発明は前述のような問題点を解決するために、基板上
に、順次、間隙を有する一対の導体層、砒素(As)と
セレン(Se)との化合物からなる半導体層、さらに導
体層を積層してなる構造の素子を有するマトリクス型表
示装置を提供するものである。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides a pair of conductor layers having a gap, formed of a compound of arsenic (As) and selenium (Se), on a substrate. The present invention provides a matrix type display device having an element having a structure in which a semiconductor layer and a conductor layer are laminated.

作用 本発明は上記した構成によって、非直線的な電流−電圧
特性を示す素子を実現している。この非直線性は、半導
体層と導体層の接合分における障壁層効果に起因して□
いるものと想定される。現実の素子の電流−電圧特性を
測定すると T=A  ・ ■α の形で返信できる特性を示す。ここで、Aとαは定数で
ある。この素子をバス・バーと各絵素電極との間に介在
させることにより、絵素部分に印加されるオン電圧とオ
フ電圧との比を大きくすることができ、コントラスト特
性を向上させることが可能となる。
Operation The present invention realizes an element exhibiting nonlinear current-voltage characteristics with the above-described configuration. This nonlinearity is caused by the barrier layer effect at the junction between the semiconductor layer and the conductor layer.
It is assumed that there are. When measuring the current-voltage characteristics of an actual element, it shows a characteristic that can be returned in the form T=A.■α. Here, A and α are constants. By interposing this element between the bus bar and each picture element electrode, it is possible to increase the ratio of the on voltage to the off voltage applied to the picture element part, making it possible to improve contrast characteristics. becomes.

また、本発明による表示装置に用いる非直線素子の製法
は非常に簡易である。すなわち、基板上にパターン化さ
れた下部導体層の上に半導体層、上部導体層を積層させ
る方法としては、一枚のマスクを用い、連続して蒸着す
ることで得ることができる。
Furthermore, the manufacturing method of the non-linear element used in the display device according to the present invention is very simple. That is, the semiconductor layer and the upper conductor layer can be laminated on the lower conductor layer patterned on the substrate by successive vapor deposition using one mask.

さらに、半導体層を形成する砒素とセレンとの化合物の
比誘電率が10以下と比較的小さいことより、本発明に
よる非直線素子の形状は比較的大きくすることができる
Furthermore, since the compound of arsenic and selenium forming the semiconductor layer has a relatively small dielectric constant of 10 or less, the shape of the nonlinear element according to the present invention can be made relatively large.

以上二点より、製造上の歩留り向上が望める。From the above two points, an improvement in manufacturing yield can be expected.

実施例 以下、本発明のマトリクス型表示装置の一実施例を図面
を参照しながら説明する。
EXAMPLE Hereinafter, an example of a matrix type display device of the present invention will be described with reference to the drawings.

先述した様に、非直線素子を用いたマトリクス型表示装
置における表示媒体としては、液晶が最も実用に供して
いるので、以下の説明においては、主に液晶表示装置に
ついて述べる。
As mentioned above, liquid crystal is the most commonly used display medium in matrix type display devices using non-linear elements, so the following description will mainly focus on liquid crystal display devices.

また、以下の実施例においては、第2図に示した、下部
導体層13とバス・バー12および絵素電極15は同一
の材料より形成した。特に、電極抵抗による電圧の減衰
が問題となる際には、バス・バー12としては高導電性
の材料を使用すればよい。
Further, in the following embodiments, the lower conductor layer 13, bus bar 12, and picture element electrode 15 shown in FIG. 2 were formed of the same material. In particular, when voltage attenuation due to electrode resistance is a problem, a highly conductive material may be used for the bus bar 12.

先ず、非直線二端子素子付きマトリクス型液晶表示パネ
ルの製作工程の実施例を説明する。
First, an example of the manufacturing process of a matrix type liquid crystal display panel with non-linear two-terminal elements will be described.

所定のパターンにエツチングされた透明電極付きソーダ
ガラスを入手し、この基板を発煙硝酸に浸し、水洗、乾
燥させる。
Obtain soda glass with transparent electrodes etched into a predetermined pattern, immerse this substrate in fuming nitric acid, wash with water, and dry.

次に、厚さ約30μmの磁性ステンレス鋼板性の、所定
のパターンの穴があけられたマスクと、」1記基板とを
、アライナ−を用いて合わせ、基板裏面にサマリウム・
ゴハルト磁石を置いて、メタルマスクと基板とを密着さ
せた。これを蒸着用真空槽内に設置し、抵抗加熱法によ
って基板上に成膜した。これによって、第2図に示した
様な基板を得た。
Next, a mask made of a magnetic stainless steel plate with a thickness of about 30 μm with holes in a predetermined pattern and the substrate described in 1.
A Gohardt magnet was placed to bring the metal mask and substrate into close contact. This was placed in a vacuum chamber for vapor deposition, and a film was formed on the substrate by a resistance heating method. As a result, a substrate as shown in FIG. 2 was obtained.

蒸着法を詳しくのべる。モリブデン(MO)製の蒸発源
を真空槽内下部の周囲に4個、その中央に1個、合計5
個を独立に加熱できる様に設置した。中央の蒸発源に上
部導体層の材料を、周囲の4個の蒸発源に半導体層の材
料、砒素とセレンの化合物を適量置く。基板は真空槽内
上部中央に設置した。槽内をI X 10−’Torr
程度まで排気したところで、先ず周囲の蒸発源のうち一
つを加熱し、シャッターを開け、所定の膜厚が蒸着され
たら、シャッターを閉じる。膜厚は水晶振動子を用いた
膜厚モニタを用いて検知した。続いて順次、周囲の蒸発
源を加熱し、それぞれ同程度の膜厚となる様に蒸着した
。次に、中央の蒸発源を加熱して所定の膜厚となる様に
蒸着した。これより、第1図に示した様に、砒素とセレ
ンの化合物半導体の島状の薄膜上に、上部導体層がその
島の内側に付着した如き構造の素子を形成することがで
きた。
Describe the vapor deposition method in detail. There are 4 molybdenum (MO) evaporation sources around the bottom of the vacuum chamber and 1 in the center, 5 in total.
It was installed so that each unit could be heated independently. The upper conductor layer material is placed in the central evaporation source, and the semiconductor layer material and appropriate amounts of arsenic and selenium compounds are placed in the four surrounding evaporation sources. The substrate was placed in the upper center of the vacuum chamber. Inside the tank I x 10-'Torr
When the air is exhausted to a certain level, one of the surrounding evaporation sources is heated, the shutter is opened, and when a predetermined film thickness is deposited, the shutter is closed. The film thickness was detected using a film thickness monitor using a crystal resonator. Subsequently, the surrounding evaporation sources were heated one after another, and each evaporation source was evaporated to the same thickness. Next, the central evaporation source was heated to deposit the film to a predetermined thickness. As a result, as shown in FIG. 1, it was possible to form an element having a structure in which the upper conductor layer was attached to the inside of the island on the island-shaped thin film of the arsenic and selenium compound semiconductor.

この基板をパネル化する前に、素子の電流−電圧特性を
計測した。
Before forming this substrate into a panel, the current-voltage characteristics of the device were measured.

さらに、この非直線二端子素子を形成した基板と、帯状
の透明電極を表面に形成した対向基板とに、各々、配向
膜を形成した後、ラビング処理し、二枚の基板を貼り合
わせてパネルにし、液晶を注入した。ラビング方向は、
液晶分子が90°ねじれ構造となる様にした。
Furthermore, after forming an alignment film on the substrate on which the non-linear two-terminal element was formed and the counter substrate on which the band-shaped transparent electrode was formed, they were subjected to a rubbing treatment, and the two substrates were bonded together to form a panel. and injected liquid crystal. The rubbing direction is
The liquid crystal molecules were designed to have a 90° twisted structure.

以上の過程を経て、非直線二端子素子付き液晶表示パネ
ルを得た。
Through the above process, a liquid crystal display panel with a nonlinear two-terminal element was obtained.

(実施例1) 第1図に示した、非直線二端子付き液晶表示パネルを作
製した。作製法は上記に示した通りである。
(Example 1) A liquid crystal display panel with two non-linear terminals as shown in FIG. 1 was manufactured. The manufacturing method is as shown above.

基板1にはソーダガラス上に、二酸化ケイ素(S + 
Oz )を被覆したものを用いた。下部導体層2は20
00人の厚みのITOまたはチタン(Ti)の二種類で
形成した。その各々について、半導体層3は砒素とセレ
ンの化合物で砒素が1原子%、5原子%、10原子%、
25原子%、40原子%、50原子%、60原子%、8
0原子%、85原子%の計9種類のものを約10001
蒸着させた。さらに、上部導体層4として、厚さ約50
0人のテルル膜を形成させた。
Substrate 1 includes silicon dioxide (S +
A material coated with Oz) was used. The lower conductor layer 2 is 20
It was formed of two types: ITO and titanium (Ti) with a thickness of 0.00 mm. For each of them, the semiconductor layer 3 is a compound of arsenic and selenium, and the amount of arsenic is 1 atomic %, 5 atomic %, 10 atomic %,
25 atom%, 40 atom%, 50 atom%, 60 atom%, 8
Approximately 10001 of 9 types of 0 at% and 85 at%
It was vapor deposited. Furthermore, the upper conductor layer 4 has a thickness of approximately 50 mm.
0 tellurium films were formed.

素子の電流−電圧特性の非直線性はα−7〜15と著し
いものであった。またその容量も、液晶層の容量に比し
て充分に小さかった。
The non-linearity of the current-voltage characteristics of the device was as significant as α-7 to α-15. Moreover, its capacity was also sufficiently small compared to the capacity of the liquid crystal layer.

これらの基板を用いて液晶表示パネルを製作したことろ
、デユーティ比1 /1000.バイアス比1/7のマ
トリクス駆動時において、10:1以」二のコントラス
トで表示が実現できた。
A liquid crystal display panel was manufactured using these substrates, and the duty ratio was 1/1000. During matrix driving with a bias ratio of 1/7, a display with a contrast of 10:1 or more was achieved.

ところで、パネル製作工程において、液晶注入や配向膜
形成等の際には基板を少なくとも90℃以上に加熱する
必要があるが、半導体層3を構成する砒素とセレンの化
合物について砒素の成分比が10原子%未溝のものはそ
のガラス化温度がかなり低くなることにより、熱処理時
に、素子が破壊された。また、砒素の成分比が85原子
%の素子では砒素の析出が見られ実用的ではなかった。
By the way, in the panel manufacturing process, it is necessary to heat the substrate to at least 90° C. during liquid crystal injection, alignment film formation, etc., but the arsenic component ratio of the arsenic and selenium compound constituting the semiconductor layer 3 is 10. The vitrification temperature of the element with no grooves at % was considerably lower, and the element was destroyed during heat treatment. Further, in a device with an arsenic component ratio of 85 atomic %, arsenic precipitation was observed, making it impractical.

以上のことから、砒素とセレンの化合物において砒素の
成分比が10原子%以上80原子%以下であれば、液晶
表示装置用の非直線二端子素子として満足し得る特性を
備えていることが判明した。
From the above, it has been found that a compound of arsenic and selenium has satisfactory characteristics as a non-linear two-terminal element for a liquid crystal display device if the component ratio of arsenic is 10 atomic % or more and 80 atomic % or less. did.

(実施例2) 上記に示した作製法によって、第1図に示した様な、非
直線二端子素子付き液晶表示パネルを作製した。
(Example 2) A liquid crystal display panel with a nonlinear two-terminal element as shown in FIG. 1 was manufactured by the manufacturing method described above.

基板1として二酸化ケイ素(SiC2)で表面を被覆し
たソーダガラスを用いた。下部導体層2は膜厚約150
0人のITOまたはチタンの二種類のものを形成させた
。その各々について、上部導体層4の構成材料としてテ
ルルを用い、その膜厚を約200人、 300人、 5
00人、1000人、2000人、3000人、400
0人、5000人、8000人としたもの耐]種、蒸着
した。半導体層3は、3セレン化2砒素(A 32 S
 83 )を約20001蒸着させた。
As the substrate 1, soda glass whose surface was coated with silicon dioxide (SiC2) was used. The lower conductor layer 2 has a film thickness of approximately 150 mm.
Two types of ITO or titanium were formed. For each, tellurium was used as the constituent material of the upper conductor layer 4, and the film thickness was approximately 200, 300, and 5.
00 people, 1000 people, 2000 people, 3000 people, 400 people
0, 5,000, and 8,000 people] species were vapor-deposited. The semiconductor layer 3 is made of diarsenic triselenide (A 32 S
83) was deposited approximately 20,001 times.

これらの条件の素子について電気的測定を行ったが、電
流−電圧特性の非直線性は著しく大きく、また、容量は
、その素子に結びついている絵素電極部の液晶層の容量
に比して充分に小さかった。
Electrical measurements were performed on the device under these conditions, but the nonlinearity of the current-voltage characteristics was extremely large, and the capacitance was smaller than the capacitance of the liquid crystal layer in the picture element electrode connected to the device. It was small enough.

これらの基板を用いて液晶表示パネルを製作したところ
デユーティ比1 /1000、バイアス比1/7のマト
リクス駆動時において、表示コントラストが10=1以
上であった。
When a liquid crystal display panel was manufactured using these substrates, the display contrast was 10=1 or more during matrix driving with a duty ratio of 1/1000 and a bias ratio of 1/7.

(実施例3) 前記作製法に従い、第1図に示した様な非直線二端子素
子付き液晶パネルを作製した。
(Example 3) A liquid crystal panel with a nonlinear two-terminal element as shown in FIG. 1 was manufactured according to the manufacturing method described above.

基板1として二酸化ケイ素(Sing)で表面を被覆し
たソーダガラスを用いた。下部導体層2トシて膜厚約2
500人のITOまたはチタンの二種類のものを用意し
た。その二種類について各々、上部導体層4の構成材料
として、膜厚約500人、1000人、2000人のク
ロム(Cr)、アルミニウム(Al)、チタン(Ti)
3種類を形成させた。
As the substrate 1, soda glass whose surface was coated with silicon dioxide (Sing) was used. The lower conductor layer has a thickness of approx. 2
Two types of ITO and titanium were prepared for 500 people. For the two types, the upper conductor layer 4 is made of chromium (Cr), aluminum (Al), and titanium (Ti) with a film thickness of about 500, 1000, and 2000, respectively.
Three types were formed.

半導体層3としては、3セレン化1砒素(ASS133
)を約20001蒸着した。
As the semiconductor layer 3, monoarsenic triselenide (ASS133
) was deposited approximately 20,001 times.

これらの条件によって作製した素子の電気的特性を測定
したが、電流−電圧特性の非直線性は大きく、また容量
は充分に小さく、マトリクス駆動に適していた。これら
の基板を用いて液晶表示ばねるを作製した。デユーティ
比1 /1000、バイアス比1/7のマトリクス駆動
時において、表示コントラストが10:1以上であった
The electrical characteristics of the device manufactured under these conditions were measured, and the nonlinearity of the current-voltage characteristics was large, and the capacitance was sufficiently small, making it suitable for matrix drive. A liquid crystal display spring was fabricated using these substrates. During matrix driving with a duty ratio of 1/1000 and a bias ratio of 1/7, the display contrast was 10:1 or more.

(実施例4) 前記作製法に従い、第1図に示した様な非直線二端子素
子付き液晶表示パネルを製作した。
(Example 4) According to the manufacturing method described above, a liquid crystal display panel with a nonlinear two-terminal element as shown in FIG. 1 was manufactured.

基板1として、二酸化ケイ素(SiOz)で表面を被覆
したソーダガラスを用いた。下部導体層2として、膜厚
約2000人のクロム(Cr)、アルミニウム(Al)
またはアンチモン(Sb)を含んだ酸化錫(SnO□)
を形成させた。その上に半導体層3として3セレン化2
砒素(A S is e 3)を膜厚約2000人、さ
らに、上部導体層4として、テルルを膜厚約500人、
順に、抵抗加熱法により蒸着した。
As the substrate 1, soda glass whose surface was coated with silicon dioxide (SiOz) was used. As the lower conductor layer 2, chromium (Cr) and aluminum (Al) with a film thickness of approximately 2000 mm are used.
Or tin oxide (SnO□) containing antimony (Sb)
formed. On top of that, as a semiconductor layer 3, 3 selenide 2
As the upper conductor layer 4, arsenic (A S is e 3) with a thickness of about 2,000 layers, and tellurium with a thickness of about 500 layers,
The layers were sequentially deposited by resistance heating.

以上の条件によって作製した素子の電気的特性は、著し
く非直線的な電流−電圧特性を示し、また、容量は充分
に小さかった。
The electrical characteristics of the device produced under the above conditions showed significantly nonlinear current-voltage characteristics, and the capacitance was sufficiently small.

これらの基板を用いてマトリクス型液晶表示パネルを製
作したところ、デユーティ比1 /1000、バイアス
比1/7で駆動させたとき、表示コントラストが10:
1以上あった。
When a matrix type liquid crystal display panel was manufactured using these substrates, the display contrast was 10: when driven at a duty ratio of 1/1000 and a bias ratio of 1/7.
There were more than 1.

(実施例5) 前記作製法に従い、第1図に示した様な非直線二端子素
子付き液晶パネルを製作した。
(Example 5) According to the manufacturing method described above, a liquid crystal panel with a non-linear two-terminal element as shown in FIG. 1 was manufactured.

基板1として、二酸化ケイ素(SiOz)で表面を被覆
したソーダガラスを用いた。下部導体層2としては膜厚
約2000人のITOまたはチタンの二種類のものを用
意した。その二種類について、半導体層3の構成材料と
しては3セレン化2砒素(As2Se3)を用い、その
膜厚を約300人、500  人、1000人、200
0人、3000人、4000人、5000人、6000
人としたもの計8種類を蒸着によって得た。さらに、そ
の上に、」二部導体層4として厚さ約400人のテルル
膜を形成させた。
As the substrate 1, soda glass whose surface was coated with silicon dioxide (SiOz) was used. Two types of lower conductor layer 2 were prepared: ITO and titanium, each having a film thickness of about 2000 yen. For the two types, diarsenic triselenide (As2Se3) is used as the constituent material of the semiconductor layer 3, and the film thickness is approximately 300, 500, 1000, and 200.
0 people, 3000 people, 4000 people, 5000 people, 6000 people
A total of 8 types of humanoids were obtained by vapor deposition. Furthermore, a tellurium film having a thickness of approximately 400 mm was formed thereon as a two-part conductor layer 4.

以上の条件によって作製した素子の電気的特性は、すべ
て、著しく非直線的な電流−電圧特性を示し、また、容
量は充分に小さかった。
The electrical characteristics of the devices manufactured under the above conditions all showed significantly nonlinear current-voltage characteristics, and the capacitance was sufficiently small.

これらの非直線素子付き基板を用いてマトリクス型液晶
表示パネルを製作したところ、デユーティ比1 /10
00、バイアス比1/7で駆動させたところ、表示コン
トラストが10:1以上の良好な表示品位を示した。
When a matrix type liquid crystal display panel was manufactured using these substrates with non-linear elements, the duty ratio was 1/10.
00 and a bias ratio of 1/7, it showed good display quality with a display contrast of 10:1 or more.

実施例1〜5においては、半導体層及び上部導体層をパ
ターニングする方法として、メタルマスクを用いる方法
で実施したが、フォトレジストを用いたリフトオフ法に
よっても同様の形状の素子を得ることができた。
In Examples 1 to 5, a method using a metal mask was used to pattern the semiconductor layer and the upper conductor layer, but elements with similar shapes could also be obtained by a lift-off method using a photoresist. .

また、第2図に非直線素子が(al一段のもの、(bl
二段のものを示したが(原理的には三段以上の構成も考
えられる)、段数を多くして行くほど、非直線特性の闇
値を高くすることができた。液晶材料の闇値との関連で
最適の構成を選べばよいことになる。
In addition, FIG. 2 shows non-linear elements (al single stage, (bl
Although a two-stage structure is shown (in principle, a configuration with three or more stages is conceivable), as the number of stages increases, the dark value of the nonlinear characteristic can be increased. The optimum configuration should be selected in relation to the darkness value of the liquid crystal material.

さらに、表示媒体としては液晶を例にとったが、他に電
場発光素子(EL)、電気泳動素子、エレクトロクロミ
ック素子、プラズマ発光素子などを用いても、同様の効
果を得ることができるのは言うまでもない。
Furthermore, although we took liquid crystal as an example of the display medium, similar effects can be obtained by using other devices such as electroluminescent devices (EL), electrophoretic devices, electrochromic devices, and plasma light emitting devices. Needless to say.

発明め効果 以上説明した様に、本発明の非直線二端子素子は簡易な
構造であるが故に、高歩留りで製造が可能であり、さら
に、電流−電圧特性に関して優れた非直線性を有してい
る。従って、本発明による素子を用いたマトリクス型表
示装置は、大容量表示が可能であり、なおかつ、良好な
表示品位を実現することができる。
Effects of the Invention As explained above, the non-linear two-terminal element of the present invention has a simple structure, so it can be manufactured at a high yield, and furthermore, it has excellent non-linearity in terms of current-voltage characteristics. ing. Therefore, a matrix type display device using the element according to the present invention is capable of displaying a large capacity and can also realize good display quality.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係るマトリクス型表示装置に用いる非
直線二端子素子の(al構成断面図と(bl平面図、第
2図は本発明に係るマトリクス型表示装置用基板の配置
図、第3図(alおよび第4図fatは従来例のマトリ
クス型表示装置に用いる非直線二端子素子の構成断面図
、第3図(bl及び第4図(blは従来例によるマトリ
クス型表示装置用基板の配置図である。 1・・・・・・基板、2・・・・・・下部導体層、3・
・・・・・半導体層、4・・・・・・上部導体層、11
・・・・・・電極端子、12・・・・・・バス・バー、
13・・・・・・下部導体層、14・・・・・・半導体
層と上部導体層の積層、15・・・・・・絵素電極、1
01・・・・・・基板、102・・・・・・タンタル層
、103・・・・・・酸化タンタル層、104・・・・
・・絵素電極、105・・・・・・クロム層、106・
・・・・・非直線二端子素子、107・・・・・・バス
・バー、108・・・・・・端子、109・・・・・・
絵素電極、201・・・・・・基板、202・・・・・
・第1電極、203・・・・・・N型非晶質シリコン、
204・・・・・弓型非晶質シリコン、205・・・・
・・P型非晶質シリコン、206・・・・・・クロム層
、207・・・・・・絶縁体からなる保護層、208・
・・・・・第2電極、209・・・・・・PINダイオ
ード、210・・・・・・バス・バー、211・・・・
・・絵素電極。 代理人の氏名 弁理士 中尾敏男 はか1名城    
        − Cぜ 聾 \へ り 凶 烟 城       9 第3図 第4図 ?10 0q (b) ?//
FIG. 1 is a cross-sectional view of a non-linear two-terminal element used in a matrix-type display device according to the present invention, and a plan view of the non-linear two-terminal element (al structure); FIG. Figure 3 (al and figure 4 fat are cross-sectional views of the structure of a non-linear two-terminal element used in a conventional matrix type display device, Figure 3 (bl and figure 4 (bl is a conventional matrix type display substrate) 1. Substrate, 2. Lower conductor layer, 3.
... Semiconductor layer, 4 ... Upper conductor layer, 11
... Electrode terminal, 12 ... Bus bar,
13... Lower conductor layer, 14... Lamination of semiconductor layer and upper conductor layer, 15... Picture element electrode, 1
01...Substrate, 102...Tantalum layer, 103...Tantalum oxide layer, 104...
...Picture element electrode, 105...Chromium layer, 106.
...Non-linear two-terminal element, 107...Bus bar, 108...Terminal, 109...
Picture element electrode, 201...Substrate, 202...
・First electrode, 203...N-type amorphous silicon,
204... Arch-shaped amorphous silicon, 205...
... P-type amorphous silicon, 206 ... chromium layer, 207 ... protective layer made of insulator, 208 ...
...Second electrode, 209...PIN diode, 210...Bus bar, 211...
...Picture element electrode. Name of agent: Patent attorney Toshio Nakao Hakaichi Meijyo
- Cze deaf\Heri Kōyōjo 9 Figure 3 Figure 4? 10 0q (b)? ///

Claims (4)

【特許請求の範囲】[Claims] (1)基板上に、順次間隙を有する下部導体層、前記間
隙上及び前記導体層の上に砒素(As)とセレン(Se
)との化合物からなる半導体層、さらに前記半導体層の
上に上部導体層を積層してなる構造からなる素子を有す
ることを特徴とするマトリクス型表示装置。
(1) On the substrate, a lower conductor layer having a gap in order, arsenic (As) and selenium (Se) placed on the gap and on the conductor layer.
), and an element having a structure in which an upper conductor layer is laminated on the semiconductor layer.
(2)半導体層を構成する砒素とセレンの化合物につい
て砒素の成分非が10原子%以上80原子%以下である
ことを特徴とする特許請求の範囲第(1)項記載のマト
リクス型表示装置。
(2) The matrix type display device according to claim (1), wherein the arsenic content of the arsenic and selenium compound constituting the semiconductor layer is 10 atomic % or more and 80 atomic % or less.
(3)下部導体層が、錫(Sn)を含んだ酸化インジウ
ム(In_2O_3)、アンチモン(Sb)を含んだ酸
化錫(SnO_2)、クロム(Cr)、アルミニウム(
Al)、チタン(Ti)の何れかからなることを特徴と
する特許請求の範囲第(1)項記載のマトリクス型表示
装置。
(3) The lower conductor layer is indium oxide (In_2O_3) containing tin (Sn), tin oxide (SnO_2) containing antimony (Sb), chromium (Cr), aluminum (
The matrix type display device according to claim 1, characterized in that the display device is made of either Al) or titanium (Ti).
(4)上部導体層が、テルル(Te)、クロム(Cr)
、チタン(Ti)、アルミニウム(Al)の何れかから
なることを特徴とする特許請求の範囲第(1)項記載の
マトリクス型表示装置。
(4) The upper conductor layer is made of tellurium (Te) and chromium (Cr).
, titanium (Ti), or aluminum (Al).
JP61097170A 1986-04-25 1986-04-25 Matrix type display device Expired - Fee Related JPH0697319B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61097170A JPH0697319B2 (en) 1986-04-25 1986-04-25 Matrix type display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61097170A JPH0697319B2 (en) 1986-04-25 1986-04-25 Matrix type display device

Publications (2)

Publication Number Publication Date
JPS62253193A true JPS62253193A (en) 1987-11-04
JPH0697319B2 JPH0697319B2 (en) 1994-11-30

Family

ID=14185104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61097170A Expired - Fee Related JPH0697319B2 (en) 1986-04-25 1986-04-25 Matrix type display device

Country Status (1)

Country Link
JP (1) JPH0697319B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381387A (en) * 1986-09-25 1988-04-12 松下電器産業株式会社 Matrix type display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381387A (en) * 1986-09-25 1988-04-12 松下電器産業株式会社 Matrix type display device

Also Published As

Publication number Publication date
JPH0697319B2 (en) 1994-11-30

Similar Documents

Publication Publication Date Title
JPH07152049A (en) Liquid crystal display device and its production
JPS62253193A (en) Matrix type display unit
JP2778746B2 (en) Liquid crystal display device and method of manufacturing electrode substrate
JPS62253192A (en) Matrix type display unit
JPS62253194A (en) Matrix type display unit
JPH0425700B2 (en)
JPS6381387A (en) Matrix type display device
JPS6381386A (en) Matrix type display device
JPS63229483A (en) Matrix type display device
JPS63253986A (en) Matrix display device
JPS63229484A (en) Matrix type display device
JPS6358487A (en) Matrix display device
JPS63173027A (en) Matrix display device
JPS63109492A (en) Matrix display device
JPS62253190A (en) Matrix display unit
JPS63106786A (en) Matrix type display device
JPS63110484A (en) Matrix display device
JPS6358490A (en) Matrix display device
JPS63121077A (en) Matrix display device
JPS6358491A (en) Matrix display device
JPS63187280A (en) Matrix display device
JPS62253188A (en) Matrix display unit
JPS6358488A (en) Matrix display device
JPS62253191A (en) Matrix type display unit
JPS63294529A (en) Matrix type display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees