JPS62250743A - Return signal generating circuit - Google Patents

Return signal generating circuit

Info

Publication number
JPS62250743A
JPS62250743A JP9531186A JP9531186A JPS62250743A JP S62250743 A JPS62250743 A JP S62250743A JP 9531186 A JP9531186 A JP 9531186A JP 9531186 A JP9531186 A JP 9531186A JP S62250743 A JPS62250743 A JP S62250743A
Authority
JP
Japan
Prior art keywords
signal
npn transistor
emitter
diode
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9531186A
Other languages
Japanese (ja)
Other versions
JPH0666787B2 (en
Inventor
Shigemi Sakurai
櫻井 重美
Akira Ooya
晃 大矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP9531186A priority Critical patent/JPH0666787B2/en
Publication of JPS62250743A publication Critical patent/JPS62250743A/en
Publication of JPH0666787B2 publication Critical patent/JPH0666787B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the occurring of an unnecessary pulse with a long pulse width at the time of the initial time of communication by charging a smooth capacitor through the third resistance, applying the voltage through a diode to the connecting point of the first and second resitances through a diode and separating the smooth capacitor and an NPN transistor. CONSTITUTION: When the circuit is composed of the first NPN transistor TR4 to connect an emitter at the negative side of a diode bridge DB1, the third resistance R9 to connect it at the positive side, a smooth capacitor C1 to connect between other edge and the emitter of the TR4, a diode D4 to connect a cathode to the connecting point of the first and second resistances R7 and R8 and an anode to the connecting point of the R9 and the C1, a photocoupler PC2 to connect a photodiode D3 between the connecting point of the R7 and the R8 and the base of the TR4, and a switching element TR3 to connect directly with a light emitting diode D2 and turn on and off in accordance with the level of the return signal, the connecting points of the R7 and the R8 and the connecting points of the R9 and the C1 are separated by the D4 until the C1 is sufficiently charged, in the initial time of the communication with a master device, even when the voltage of the C1 is low, the base electrtic potential of an NPN transistor TR2 is not made lower by being influenced by this and the pulse width of an unnecessary pulse can be made narrower.

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、トロリーハスダクト等の移動電路や配線ダ
クト等の導体を利用して親器と複数の端末器によってデ
ジタルサイクリック方式の信号伝送を行う遠隔多重伝送
装置の端末器内に設置される返信信号発生回路に関する
ものである。
[Detailed Description of the Invention] [Technical Field] The present invention relates to a remote control system that performs digital cyclic signal transmission between a parent device and a plurality of terminal devices using a moving electric path such as a trolley bus duct or a conductor such as a wiring duct. This invention relates to a return signal generation circuit installed in a terminal device of a multiplex transmission device.

〔背景技術〕[Background technology]

この遠隔多重伝送装置における伝送方式は、サイクリッ
ク時分割方式である。これは、各端末器に固をアドレス
を与え、親器と各端末器とが順次サイクリックにパルス
信号を送受信する方式である。
The transmission method in this remote multiplex transmission device is a cyclic time division method. This is a method in which a fixed address is given to each terminal device, and the parent device and each terminal device sequentially and cyclically transmit and receive pulse signals.

第2図によって説明すると、まず最初に親器Pは、端末
器lとの間で送受信を行い、つぎに端末器2との間で送
受信を行い、以下端末器3.4゜・・・・・・・・・、
N−1,Nとの間で順次送受信を行い、この後端末器1
.2.・・・・・・・・・、Nとの間で送受信を順次行
う、すなわち、この遠隔多重伝送装置は親器Pと複数の
端末器1,2.・・・・・・・・、Nとの間でサイクリ
ックに時分割で信号伝送を行うことになる。
To explain with reference to FIG. 2, first, the master device P performs transmission and reception with the terminal device L, then transmits and receives with the terminal device 2, and then the terminal device 3.4°...・・・・・・、
Transmission and reception are performed sequentially between N-1 and N, and then terminal device 1
.. 2. . . . . , N will be cyclically and time-divisionally transmitted.

第3図に親器Pと端末器、例えば1のブロック図を示す
、この図において、Plは多重伝送処理回路、P2は多
重伝送出力回路、P3は多重伝送入力回路、P4は異常
検出回路、lAは多重伝送処理回路、IBは多重伝送検
出回路、ICは返信信号発生回路、IDはオン/オフ信
号入力回路、IEはオン/オフ信号出力回路、1Fは異
常検出回路である。LNは信号線である。
FIG. 3 shows a block diagram of the parent device P and the terminal device, for example 1. In this diagram, Pl is a multiplex transmission processing circuit, P2 is a multiplex transmission output circuit, P3 is a multiplex transmission input circuit, P4 is an abnormality detection circuit, IA is a multiplex transmission processing circuit, IB is a multiplex transmission detection circuit, IC is a reply signal generation circuit, ID is an on/off signal input circuit, IE is an on/off signal output circuit, and 1F is an abnormality detection circuit. LN is a signal line.

以下、この図に基づいて、親器Pがある一つの端末器1
と送受信をする場合の動作説明をする。
Below, based on this diagram, one terminal device 1 with a parent device P
I will explain the operation when sending and receiving data.

多重伝送処理回路(マイクロコンピュータを含む)Pl
により、生成された端末器1への制御信号(監視信号)
は、多重伝送出力回路P2により、ある電圧のパルス信
号に変換され、またノイズ対策のための処理(例えばパ
ルスの立上り、立下りに傾斜をもたせる)が施されたの
ち信号線LNに出力される。このパルス信号は、端末器
lの多重伝送検出回路IBに人力され、変換後、多重伝
送処理回路IAに入力される。多重伝送処理回路IAは
、その信号が自端末器1の固有アドレスへの信号である
かどうかを判断する。一致した場合、制御信号であれば
、オン/オフ信号出力回路IEにその制御内容を出力し
、オン/オフ信号出力回路I IF、は、リレー、トラ
ンジスタ等を駆動し、外部に出力する。
Multiplex transmission processing circuit (including microcomputer) Pl
The control signal (monitoring signal) to the terminal device 1 generated by
is converted into a pulse signal of a certain voltage by the multiplex transmission output circuit P2, and after being subjected to noise countermeasure processing (for example, giving a slope to the rise and fall of the pulse), it is output to the signal line LN. . This pulse signal is input to the multiplex transmission detection circuit IB of the terminal l, and after conversion, is input to the multiplex transmission processing circuit IA. The multiplex transmission processing circuit IA determines whether the signal is a signal addressed to the unique address of its own terminal device 1. If they match, and if they are control signals, the control contents are output to the on/off signal output circuit IE, and the on/off signal output circuit IIF drives relays, transistors, etc., and outputs them to the outside.

監視入力の場合は、外部からのオン/オフ情報をオン/
オフ信号入力回路lDにより入力し、多重伝送処理回路
IAに出力する。多重伝送処理回路IAは、自らが行っ
た制御内容(オン/オフ信号出力回路I已に出力した内
容)または監視内容(オン/オフ信号入力回路lDより
入力した内容)を返信信号発生回路ICにより電流パル
ス信号として親器Pに返信する。親器Pは、この端末器
lからの電流パルス信号を多重伝送入力回路P3で入力
し、変換後、多重伝送処理回路p、に出力する。なお、
返信期間は親器Pによって一対の信号線1.、Il、、
間に電圧が印加されている。
In the case of monitoring input, turn on/off information from the outside
The off signal input circuit 1D inputs the signal and outputs it to the multiplex transmission processing circuit IA. The multiplex transmission processing circuit IA transmits the control contents carried out by itself (the contents outputted to the on/off signal output circuit I) or the monitoring contents (the contents inputted from the on/off signal input circuit LD) to the reply signal generation circuit IC. It is sent back to the parent device P as a current pulse signal. The parent device P inputs the current pulse signal from the terminal device I through the multiplex transmission input circuit P3, converts it, and outputs it to the multiplex transmission processing circuit p. In addition,
During the response period, the parent device P connects a pair of signal lines 1. ,Il,,
A voltage is applied between them.

以上のようにして、親器Pは個々の端末器l〜Nと送受
信を行う。
As described above, the parent device P performs transmission and reception with each of the terminal devices l to N.

なお、親器Pの異常検出回路P4は、多重伝送処理回路
P3に入力された例えば端末器1からの異常(過電流返
信、信号線短絡等)を検出する。
Incidentally, the abnormality detection circuit P4 of the parent device P detects an abnormality (an overcurrent return, a signal line short circuit, etc.) from, for example, the terminal device 1 that is input to the multiplex transmission processing circuit P3.

また、端末器1の異常検出回路IFは、信号線LNの短
絡、解放を検出する。また、信号線LNを通して送る信
号電圧は60〜200v程度である。
Further, the abnormality detection circuit IF of the terminal device 1 detects a short circuit or an open circuit of the signal line LN. Further, the signal voltage sent through the signal line LN is about 60 to 200V.

上記のような遠隔多重伝送装置における端末器の返信信
号発生回路は、第4図に示すように、第3図における信
号線LNを構成する2本の信号線1、、 12に端子s
、、s2をそれぞれ接続した定電流スイッチ回路Iと、
返信信号RETのレベルに応じて定電流スイッチ回路■
をオン/オフさせる制御回路[とで構成される。
As shown in FIG. 4, the reply signal generation circuit of the terminal device in the remote multiplex transmission device as described above has terminals s connected to the two signal lines 1, 12 constituting the signal line LN in FIG.
, , s2 are connected to a constant current switch circuit I, and
Constant current switch circuit depending on the level of reply signal RET■
It consists of a control circuit that turns on/off the

上記返信信号発生回路において、定電流スイッチ回路■
は、ダイオードブリッジDB、の直流端にNPN トラ
ンジスタTR,および抵抗R1を直列に接続し、同じく
ダイオードブリッジDB、の直流端に抵抗R2およびツ
ェナーダイオードZD。
In the above reply signal generation circuit, the constant current switch circuit ■
An NPN transistor TR and a resistor R1 are connected in series to the DC end of the diode bridge DB, and a resistor R2 and a Zener diode ZD are connected to the DC end of the diode bridge DB.

の直列回路を接続し、抵抗R2およびツェナーダイオー
ドZD、の接続点をNPN トランジスタTR,のベー
スに接続し、ダイオードブリッジDB、の交流端に端子
s、、s2を設けたものである。
A series circuit of the resistor R2 and the Zener diode ZD is connected to the base of the NPN transistor TR, and terminals s, s2 are provided at the AC end of the diode bridge DB.

制御回路「は、ダイオードブリッジDB、の直流端に抵
抗R3およびフォトカプラPC1のホトトランジスタQ
1の直列回路を接続し、ツェナーダイオードZD、にN
PNトランジスタTR2を並列に接続し、抵抗R3とホ
トトランジスタQ。
The control circuit "is a resistor R3 and a phototransistor Q of a photocoupler PC1 at the DC end of the diode bridge DB.
1 series circuit is connected, and N is connected to the Zener diode ZD.
A PN transistor TR2 is connected in parallel with a resistor R3 and a phototransistor Q.

の接続点をNPN トランジスタTR2のベースに接続
した回路に加えて、電源電圧vEが印加された端子Fに
接続した抵抗R4とフォトカプラPC1の発光ダイオー
ドD1とNPN トランジスタからなるスイッチ素子T
R3とを直列に接続し、返信信号RETの入力端子已に
抵抗R5の一端を接続し、抵抗R5の他端をスイッチ素
子TR3のベースに接続した回路を有している。なお、
スイッチ素子TR3のエミッタ側は接地されている。
In addition to the circuit whose connection point is connected to the base of the NPN transistor TR2, a switch element T consisting of a resistor R4 connected to the terminal F to which the power supply voltage vE is applied, a light emitting diode D1 of the photocoupler PC1, and an NPN transistor.
R3 are connected in series, one end of a resistor R5 is connected to the input terminal of the reply signal RET, and the other end of the resistor R5 is connected to the base of the switch element TR3. In addition,
The emitter side of the switch element TR3 is grounded.

入力端子Eより入力された返信信号RETが高レベルの
ときは、制御回路Hのスイッチ素子1’ R1がオンと
なり、ホトカプラPC,の発光ダイオードD1が点灯し
てホトトランジスタQ1がオンとなり、したがってNP
N トランジスタTR2がオフとなり、NPN トラン
ジスタTR,が能動状態となり、NPN トランジスタ
TR,とツェナーダイオードZD、と抵抗R1とで定電
流回路が形成され、定電流スイッチ回路Iにおけるダイ
オードブリッジDB、を経由して端子s、、s2から信
号線tt、、i2を通じて返信信号RETの高レベルに
対応した返信信号電流が親器Pへ流れる。
When the reply signal RET input from the input terminal E is at a high level, the switch element 1' R1 of the control circuit H is turned on, the light emitting diode D1 of the photocoupler PC is turned on, and the phototransistor Q1 is turned on, so that the NP
N transistor TR2 is turned off, NPN transistor TR becomes active, a constant current circuit is formed by NPN transistor TR, Zener diode ZD, and resistor R1, and the current flows through diode bridge DB in constant current switch circuit I. A reply signal current corresponding to the high level of the reply signal RET flows from the terminals s, , s2 to the parent device P through the signal lines tt, , i2.

また、前記の返信信号RETが低レベルのときは、NP
N トランジスタTR,がオフとなるが、制御回路■の
NPNトランジスタTR2がオンとなるため、抵抗R2
に電流が流れるから、定電流スイッチ回路Iにおけるダ
イオードブリッジDB。
Furthermore, when the above-mentioned reply signal RET is at a low level, NP
N transistor TR, is turned off, but NPN transistor TR2 of control circuit (■) is turned on, so resistor R2
Since current flows through the diode bridge DB in the constant current switch circuit I.

を経由して、端子sl、s2から一対の信号線ll。A pair of signal lines ll are connected from the terminals sl and s2 via the terminals sl and s2.

12を通じて、低レベルの返信信号電流が親器Pへ流れ
る。この返信信号RETが低レベルのときに流れる返信
信号11流は抵抗R2およびNPN トランジスタTR
2で制約された値となる。
12, a low level return signal current flows to the parent device P. The reply signal 11 flowing when this reply signal RET is at a low level is connected to a resistor R2 and an NPN transistor TR.
The value is constrained by 2.

このような従来の返信信号発生回路は、端末器における
多重伝送処理回路と信号線1..5とを絶縁するために
ホトカプラPC,を使用しているが、このホトカプラP
C1は受光素子がホトトランジスタQ、で構成されてい
たため、応答速度が遅いという問題があった。
Such a conventional reply signal generation circuit includes a multiplex transmission processing circuit in a terminal device and a signal line 1. .. A photocoupler PC is used to insulate the
Since the light receiving element of C1 was composed of a phototransistor Q, there was a problem that the response speed was slow.

このような問題を解決する目的で、第5図に示すような
返信信号発生回路が提案されている。この返信信号発生
回路は、第5図に示すように、一対の信号線1..12
に一対の交流端をそれぞれ接続したダイオードブリッジ
DB、と、このダイオードブリッジDB、の正側直流端
に一端を接続した第1および第2の抵抗R7,Reの直
列回路と、この第1および第2の抵抗R?、Rgの直列
回路の他端にコレクタを接続し前記ダイオードブリッジ
DB1の負側直流端にエミッタを接続した第1のNPN
 トランジスタTR4と、前記第1および第2の抵抗R
?、Reの接続点と前記第1のNPN トランジスタT
 R、のエミッタとの間に接続した平滑コンデンサC,
と、前記第1および第2の抵抗R?、Reの接続点と前
記第1のNPNトランジスタTR,のベースとの間にホ
トダイオードD3を接続したホトカプラPC2と、この
ホトカプラPC2の発光ダイオードD2と直列接続して
返信信号RETのレベルに応じてオンオフするスイッチ
素子TR3と、前記第1のNPNトランジスタTR4の
コレクタおよびエミッタにベースおよびエミッタをそれ
ぞれ接続した第2のNPNトランジスタTR2と、この
第2のNPN トランジスタTR2のコレクタおよびエ
ミッタにへ一スおよびエミッタをそれぞれ接続しコレク
タおよびエミッタを前記ダイオードブリッジDB、の正
側直流端および負側直流端にそれぞれ接続した第3のN
PN トランジスタTR,とを備えている。
In order to solve this problem, a reply signal generating circuit as shown in FIG. 5 has been proposed. As shown in FIG. 5, this reply signal generation circuit consists of a pair of signal lines 1. .. 12
a series circuit of a diode bridge DB having a pair of alternating current ends connected to the diode bridge DB, first and second resistors R7 and Re having one end connected to the positive DC end of the diode bridge DB, and the first and second resistors R7 and Re; 2 resistance R? , Rg, the collector is connected to the other end of the series circuit, and the emitter is connected to the negative DC end of the diode bridge DB1.
transistor TR4 and the first and second resistors R
? , Re and the first NPN transistor T
A smoothing capacitor C, connected between the emitter of R,
and the first and second resistors R? , Re, and the base of the first NPN transistor TR, a photocoupler PC2 is connected with a photodiode D3, and the photocoupler PC2 is connected in series with the light emitting diode D2, and is turned on and off according to the level of the reply signal RET. a second NPN transistor TR2 whose base and emitter are respectively connected to the collector and emitter of the first NPN transistor TR4; and a base and emitter connected to the collector and emitter of the second NPN transistor TR2. a third N whose collector and emitter are respectively connected to the positive DC end and the negative DC end of the diode bridge DB;
PN transistor TR.

この捏案例における第4図の回路との相違点は、制御回
路■に代えて、制御回路■′を用いたことであり、具体
的には、ホトトランジスタ型のホトカプラPCIに代え
てPNホトダイオード型のホトカプラPC2を用いたこ
と、およびホトカプラPO2の受光素子であるホトダイ
オードD3を適正に動作させるための適正なバイアス電
圧を安定して与える抵抗R7,REIと平滑コンデンサ
C1を設けたこと、およびホトダイオードD3に応答し
てオンオフするNPNトランジスタT Rtを設けたこ
と、およびNPNトランジスタT R+のコレクタ側に
抵抗R6を介挿したことで、その他の構成は第4図と同
じである。
The difference between this fabrication example and the circuit shown in FIG. The photocoupler PC2 is used, and the resistor R7, REI and the smoothing capacitor C1 are provided to stably provide an appropriate bias voltage for properly operating the photodiode D3, which is the light receiving element of the photocoupler PO2, and the photodiode D3. The other configuration is the same as that in FIG. 4 except that an NPN transistor TRt which is turned on and off in response to the current is provided and a resistor R6 is inserted on the collector side of the NPN transistor TR+.

この回路においては、返信信号RETが高レベルのとき
は、スイッチ素子TR3がオンとなってホトカプラPC
2の発光ダイオードD2が点灯し、したがってホトダイ
オードD3が導通し、NPNトランジスタTR,がオン
となり、NPN トランジスタTR2がオフとなる。一
方、返信信号R[!Tが低レベルのときは、スイッチ素
子T R]がオフで、発光ダイオードD2が消灯し、し
たがってホトダイオードD3が遮断し、NPN トラン
ジスタTR,がオフで、NPN トランジスタTR2が
オンとなる。その他の動作は第4図と同様である。
In this circuit, when the reply signal RET is at a high level, the switch element TR3 is turned on and the photocoupler PC
The second light emitting diode D2 lights up, so the photodiode D3 becomes conductive, the NPN transistor TR, turns on, and the NPN transistor TR2 turns off. On the other hand, the reply signal R[! When T is at a low level, the switch element TR is off, the light-emitting diode D2 is turned off, the photodiode D3 is therefore cut off, the NPN transistor TR is off, and the NPN transistor TR2 is on. Other operations are the same as in FIG. 4.

このように、受光素子としてホトダイオードD3を有す
るホトカプラPC2を用いると、従来例のようにホトト
ランジスタQ1を受光素子として有するホトカプラPC
,を用いるのに比べて応答速度を速くすることができる
In this way, when the photocoupler PC2 having the photodiode D3 as the light receiving element is used, the photocoupler PC2 having the phototransistor Q1 as the light receiving element as in the conventional example is used.
, the response speed can be increased compared to using .

また、ホトカプラPC2のホトダイオードD3に抵抗R
?、R8で分圧し、かつ平滑コンデンサC1で平滑した
電圧をバイアス電圧として加えているので、バイアス電
圧が適正な値に設定できるとともに安定し、ホトカプラ
PC2の動作点の安定化が可能となり、良好なスイッチ
ング特性をNPN トランジスタTR,にもたせること
ができる。
In addition, a resistor R is connected to the photodiode D3 of the photocoupler PC2.
? Since the voltage divided by R8 and smoothed by the smoothing capacitor C1 is applied as the bias voltage, the bias voltage can be set to an appropriate value and is stable, making it possible to stabilize the operating point of the photocoupler PC2, resulting in a good result. Switching characteristics can be provided to the NPN transistor TR.

しかし、このような第5図の返信信号発生回路では、親
画との交信初期において、平滑コンデンサC1が充電さ
れるまでの間NPN トランジスタTR2のベース電位
が正常に供給されず、この結果NPNトランジスタTR
,が定電流動作を行い、パルス幅の広い不要パルスを発
生させるという問題があった。
However, in the reply signal generation circuit shown in FIG. 5, at the beginning of communication with the parent image, the base potential of the NPN transistor TR2 is not normally supplied until the smoothing capacitor C1 is charged. T.R.
, performs constant current operation and generates unnecessary pulses with wide pulse widths.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、交信初期におけるパルス幅の長い不
要パルスの発生を防止することができる返信信号発生回
路を提供することである。
An object of the present invention is to provide a reply signal generation circuit that can prevent the generation of unnecessary pulses with long pulse widths at the beginning of communication.

〔発明の開示〕[Disclosure of the invention]

この発明の返信信号発生回路は、親画と各々異なる固有
アドレスが設定された複数の端末器とを一対の信号線で
接続し、 前記親画よりアドレス信号を含む送信信号を電圧信号と
して前記一対の信号線に送り出すとともに前記端末器で
は前記送信信号を受信し前記送信信号中のアドレス信号
と自己の固有アドレスとの一致に応答して返信信号を電
流信号として前記一対の信号線に送り出すように構成し
た遠隔多m伝送装置において、前記端末器内に設置され
る返信信号発生回路であって、 前記一対の信号線に一対の交流端をそれぞれ接続したダ
イオードブリッジと、このダイオードブリッジの正側直
流端に一端を接続した第1および第2の抵抗の直列回路
と、この第1および第2の抵抗の直列回路の他端にコレ
クタを接続し前記ダイオードプリ、ジの負側直流端にエ
ミッタを接続したNPN トランジスタと、前記ダイオ
ードブリッジの正側直流端に一端を接続した第3の抵抗
と、この第3の抵抗の他端と前記第1のNPN トラン
ジスタのエミッタとの間に接続した平滑コンデンサと、
前記第1および第2の抵抗の接続点にカソードを接続し
前記第3の分圧抵抗および平滑コンデンサの接続点にア
ノードを接続したダイオードと、前記第1および第2の
抵抗の接続点と前記第1のNPN トランジスタのベー
スとの間にホトダイオードを接続したホトカプラと、こ
のホトカプラの発光ダイオードと直列接続して返信信号
のレベルに応じてオンオフするスイッチ素子と、前記第
1ONPN トランジスタのコレクタおよびエミッタに
ベースおよびエミッタをそれぞれ接続した第2のNPN
 トランジスタと、この第2のNPNトランジスタのコ
レクタおよびエミッタにベースおよびエミッタをそれぞ
れ接続しコレクタおよびエミッタを前記ダイオードブリ
ッジの正側直流端および負側直流端にそれぞれ接続した
第3のNPNトランジスタとを備えてイル・こ の発明の構成によれば、第3の抵抗を通して平滑コンデ
ンサを充電し、この平滑コンデンサの電圧をダイオード
を介して第1および第2の抵抗の接続点に加えるため、
親器との交信初期の平滑コンデンサが充電されていない
期間においては、ダイオードによって平滑コンデンサと
第2のNPNトランジスタとが分離されることになり、
交信初期におけるパルス幅の長い不要パルスの発生を防
止できる。
The reply signal generation circuit of the present invention connects a parent picture and a plurality of terminal devices, each having a different unique address, through a pair of signal lines, and transmits a transmission signal including an address signal from the parent picture as a voltage signal to the pair of terminals. At the same time, the terminal device receives the transmitted signal, and in response to a match between the address signal in the transmitted signal and its own unique address, transmits a reply signal as a current signal to the pair of signal lines. In the configured remote multimeter transmission device, a return signal generation circuit installed in the terminal device includes a diode bridge having a pair of AC ends connected to the pair of signal lines, and a positive DC side of the diode bridge. A series circuit of first and second resistors with one end connected to the other end, a collector connected to the other end of the series circuit of the first and second resistors, and an emitter connected to the negative DC end of the diode pre- and diode. a third resistor having one end connected to the positive DC end of the diode bridge; and a smoothing capacitor connected between the other end of the third resistor and the emitter of the first NPN transistor. and,
a diode having a cathode connected to a connection point between the first and second resistors and an anode connected to a connection point between the third voltage dividing resistor and the smoothing capacitor; a photocoupler having a photodiode connected to the base of the first NPN transistor; a switching element connected in series with the light emitting diode of the photocoupler to turn on and off according to the level of a reply signal; and a collector and emitter of the first ONPN transistor. a second NPN with its base and emitter connected respectively;
a third NPN transistor whose base and emitter are connected to the collector and emitter of the second NPN transistor, respectively, and whose collector and emitter are connected to the positive DC end and the negative DC end of the diode bridge, respectively. According to the configuration of the present invention, in order to charge the smoothing capacitor through the third resistor and apply the voltage of this smoothing capacitor to the connection point of the first and second resistors through the diode,
During the period when the smoothing capacitor is not charged at the beginning of communication with the parent device, the smoothing capacitor and the second NPN transistor are separated by the diode.
It is possible to prevent the generation of unnecessary pulses with long pulse widths at the beginning of communication.

実施例 この発明の一実施例を第1図に基づいて説明する。この
返信信号発生回路は、第1図に示すように、一対の信号
線1.、j2に一対の交流端をそれぞれ接続したダイオ
ードブリッジDB、と、このダイオードブリッジDB、
の正側直流端に一端を接続した第1および第2の抵抗R
?、R,の直列回路と、この第1および第2の抵抗R?
、R8の直列回路の他端にコレクタを接続し前記ダイオ
ードブリッジDB、の負側直流端にエミッタを接続した
第1のNPNトランジスタTR4と、前記ダイオードブ
リッジDB、の正側直流端に一端を接続した第3の抵抗
R9と、この第3の抵抗Rつの他端と前記第1のNPN
 トランジスタTR4のエミッタとの間に接続した平滑
コンデンサC1と、前記第1および第2の抵抗R1,R
eの接続点にカソードを接続し前記第3の抵抗R9およ
び平滑コンデンサC,の接続点にアノードを接続したダ
イオードD4と、前記第1および第2の抵抗R?。
Embodiment An embodiment of the present invention will be explained based on FIG. As shown in FIG. 1, this reply signal generation circuit consists of a pair of signal lines 1. , a diode bridge DB with a pair of AC ends connected to j2, and this diode bridge DB,
first and second resistors R, one end of which is connected to the positive DC end of
? , R, and the first and second resistors R?
A first NPN transistor TR4 has a collector connected to the other end of the series circuit of R8 and an emitter connected to the negative DC end of the diode bridge DB, and one end is connected to the positive DC end of the diode bridge DB. a third resistor R9, and the other end of the third resistor R and the first NPN
A smoothing capacitor C1 connected between the emitter of the transistor TR4 and the first and second resistors R1 and R
a diode D4 whose cathode is connected to the connection point of the third resistor R9 and the smoothing capacitor C, and whose anode is connected to the connection point of the third resistor R9 and the smoothing capacitor C, and the first and second resistors R? .

R8の接続点と前記第1のNPNトランジスタTR,の
ベースとの間にホトダイオードD3を接続したホトカプ
ラPC2と、このホトカプラPC2の発光ダイオードD
2と直接接続して返信信号のレベルに応じてオンオフす
るスイッチ素子TR3と、前記第1のNPN トランジ
スタTR4のコレクタおよびエミッタにベースおよびエ
ミッタをそれぞれ接続した第2のNPNトランジスタT
R2と、この第2のNPN トランジスタTR2のコレ
クタおよびエミッタにベースおよびエミッタをそれぞれ
接続しコレクタおよびエミッタを前記ダイオードブリッ
ジDB、の正側直流端および負側直流端にそれぞれ接続
した第3のNPN トランジスタTR,とを備えている
A photocoupler PC2 having a photodiode D3 connected between the connection point of R8 and the base of the first NPN transistor TR, and a light emitting diode D of this photocoupler PC2.
2 and a second NPN transistor T whose base and emitter are respectively connected to the collector and emitter of the first NPN transistor TR4.
R2, and a third NPN transistor whose base and emitter are respectively connected to the collector and emitter of the second NPN transistor TR2, and whose collector and emitter are respectively connected to the positive DC end and the negative DC end of the diode bridge DB. It is equipped with TR.

この実施例における第5図の回路との相違点は、制御回
路■′に代えて制御回路■″を用いた点で、具体的には
平滑コンデンサC1を分圧抵抗R9を通して充電し、平
滑コンデンサC,の電圧をダイオードD4を介して分圧
抵抗R?、Reの接続点へ加えるようにした点であり、
その他は第5図のものと同様である。
The difference between this embodiment and the circuit shown in FIG. 5 is that a control circuit ■'' is used instead of the control circuit ■'. Specifically, the smoothing capacitor C1 is charged through the voltage dividing resistor R9, and the smoothing capacitor The point is that the voltage of C, is applied to the connection point of the voltage dividing resistors R? and Re via the diode D4,
Others are the same as those in FIG.

このように構成すると、平滑コンデンサC1が十分に充
電されるまでは、抵抗R?、R,の接続点と抵抗R9お
よび平滑コンデンサC1の接続点とがダイオードD4に
よって分離され、親器との交信初期において、平滑コン
デンサCIの電圧が低い状態にあってもNPN トラン
ジスタTR2のベース電位がこれに影響を受けて低くな
ることはなく、提案例のような交信初期におけるパルス
幅の長い不要パルスの発生は防止でき、交信初期の不要
パルスのパルス幅は狭くできる。
With this configuration, until the smoothing capacitor C1 is sufficiently charged, the resistance R? , R, and the connection point of resistor R9 and smoothing capacitor C1 are separated by diode D4, so that even if the voltage of smoothing capacitor CI is low at the beginning of communication with the parent device, the base potential of NPN transistor TR2 remains the same. is not affected by this, and the generation of unnecessary pulses with long pulse widths at the beginning of communication as in the proposed example can be prevented, and the pulse width of unnecessary pulses at the beginning of communication can be narrowed.

また、一対の信号線1.、B間に接続して返信信号RE
Tのレベルに応じて定電流動作状態とオフ状態とに切替
わるNPN トランジスタTR。
In addition, a pair of signal lines 1. , B to send a reply signal RE.
The NPN transistor TR switches between a constant current operating state and an off state depending on the level of T.

のコレクタ側に抵抗R6を直列介挿したため、NPN 
トランジスタTR,が定電流動作状態にある場合におい
て、電力損失がNPNトランジスタTR,と抵抗R6と
で分担され、NPNトランジスタTR,の発熱を抑える
ことができ、しかも抵抗R6の発熱も少なく信頼性を高
めることができる。また、発熱箇所がNPN トランジ
スタTR。
Since the resistor R6 was inserted in series on the collector side of the NPN
When the transistor TR is in a constant current operation state, the power loss is shared between the NPN transistor TR and the resistor R6, and the heat generation of the NPN transistor TR can be suppressed, and the heat generation of the resistor R6 is also small, improving reliability. can be increased. Also, the heating point is an NPN transistor TR.

と抵抗抗R6とに分散され、各々の発熱量は少なくなり
、放熱対策を容易に行うことができる。
and resistor R6, the amount of heat generated by each of them is reduced, and heat dissipation measures can be easily taken.

この結果、放熱フィン等の小形化を達成でき、また返信
信号発生回路を収容する筺体内の温度分布を意図的に調
整することができる。
As a result, it is possible to downsize the heat dissipation fins and the like, and it is also possible to intentionally adjust the temperature distribution within the housing housing the reply signal generation circuit.

ここで、NPN トランジスタTR,の発熱が第4図の
回路に比べて低減される点について説明する。今、定電
流スイッチ回路!、1“のダイオードブリッジDB、の
直流端の電圧をE (V)とし、定電流動作をするもの
とすると、それぞれのトランジスタTR,の消費電力は
、第4図の場合、p、=EX Is −Is 2XR。
Here, the point that the heat generation of the NPN transistor TR is reduced compared to the circuit shown in FIG. 4 will be explained. Now, constant current switch circuit! , 1", the voltage at the DC end of the diode bridge DB, is E (V), and assuming constant current operation, the power consumption of each transistor TR, in the case of Fig. 4, is p, = EX Is -Is 2XR.

となり、第1図の場合、 P2 =Ex 1s−Is ” XRI   Is 2
XR6となり、両回路の抵抗R1の抵抗値が同じ値であ
るなら、第1図におけるNPNトランジスタTR。
In the case of Fig. 1, P2 =Ex 1s-Is ”XRI Is 2
XR6, and if the resistance values of the resistors R1 in both circuits are the same, then the NPN transistor TR in FIG.

の消費電力P2は、第4図におけるNPN トランジス
タTR,の消費電力P1に比べ ■s2×R6 だけ少なくなり、したがって、第1図の回路の場合、第
4図の場合よりNPN トランジスタTR。
The power consumption P2 of the NPN transistor TR in FIG. 4 is smaller by s2×R6 than the power consumption P1 of the NPN transistor TR in FIG.

の発熱を低減することができる。なお、NPNトランジ
スタTR,における消費電力減少分は抵抗R6によって
分担することになる。
heat generation can be reduced. Note that the reduction in power consumption in the NPN transistor TR is shared by the resistor R6.

なお、第1図では、抵抗R6はm−のものとして記載し
ているが、複数個の抵抗の直列または並列の合成回路体
であってもよい、この場合は抵抗の個数が増加するので
、発熱の箇所をさらに分散させることができ、放熱の面
で柔軟な回路設計を行うことができる。
In FIG. 1, the resistor R6 is shown as m-, but it may be a composite circuit of multiple resistors in series or parallel. In this case, the number of resistors increases, so The locations of heat generation can be further dispersed, allowing flexible circuit design in terms of heat dissipation.

なお、その他の動作については第4図、第5図に関して
既に説明したものと同様であるので、説明は省略する。
Note that the other operations are the same as those already explained with reference to FIGS. 4 and 5, so the explanation will be omitted.

〔発明の効果〕〔Effect of the invention〕

この発明の構成によれば、第3の抵抗を通して平滑コン
デンサを充電し、この平滑コンデンサの電圧をダイオー
ドを介して第1および第2の抵抗の接続点に加えるため
、親器との交信初期の平滑コンデンサが充電されていな
い期間においては、ダイオードによって平滑コンデンサ
と第2のNPNトランジスタとが分離されることになり
、交信初期におけるパルス幅の長い不要パルスの発生を
防止できる。
According to the configuration of the present invention, the smoothing capacitor is charged through the third resistor and the voltage of this smoothing capacitor is applied to the connection point of the first and second resistors through the diode, so that the initial communication with the parent device is performed. During the period when the smoothing capacitor is not being charged, the smoothing capacitor and the second NPN transistor are separated by the diode, thereby preventing the generation of unnecessary pulses with long pulse widths at the beginning of communication.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例の回路図、第2図は遠隔多
重伝送装置の構成を示すブロック図、第3図は遠隔多重
伝送装置の親器と端末器の具体的なブロック図、第4図
は従来の返信信号発生回路の回路図、第5図は提案例の
回路図である。 P・・・親器、l〜N・・・端末器、LN、1..12
・・・信号線、’l” R4、T R2、T R1・・
・NPN トランジスタ、TRコ・・・スイッチ素子、
  PC2・・・ホトカプラ、D2・・・発光ダイオー
ド、D3・・・ホトダイオード、D4・・・ダイオード
、R7−R9・・・抵抗、C1・・・平滑コンデンサ 特許出願人  松下電工株式会社 仕り茂芽
FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2 is a block diagram showing the configuration of a remote multiplex transmission device, and FIG. 3 is a concrete block diagram of a parent device and a terminal device of the remote multiplex transmission device. FIG. 4 is a circuit diagram of a conventional reply signal generation circuit, and FIG. 5 is a circuit diagram of a proposed example. P... Parent device, l~N... Terminal device, LN, 1. .. 12
...Signal line, 'l' R4, T R2, T R1...
・NPN transistor, TR controller...switch element,
PC2...Photocoupler, D2...Light emitting diode, D3...Photodiode, D4...Diode, R7-R9...Resistor, C1...Smoothing capacitor Patent applicant Shirimome Matsushita Electric Works Co., Ltd.

Claims (1)

【特許請求の範囲】 親器と各々異なる固有アドレスが設定された複数の端末
器とを一対の信号線で接続し、 前記親器よりアドレス信号を含む送信信号を電圧信号と
して前記一対の信号線に送り出すとともに前記端末器で
は前記送信信号を受信し前記送信信号中のアドレス信号
と自己の固有アドレスとの一致に応答して返信信号を電
流信号として前記一対の信号線に送り出すように構成し
た遠隔多重伝送装置において、前記端末器内に設置され
る返信信号発生回路であって、 前記一対の信号線に一対の交流端をそれぞれ接続したダ
イオードブリッジと、このダイオードブリッジの正側直
流端に一端を接続した第1および第2の抵抗の直列回路
と、この第1および第2の抵抗の直列回路の他端にコレ
クタを接続し前記ダイオードブリッジの負側直流端にエ
ミッタを接続した第1のNPNトランジスタと、前記ダ
イオードブリッジの正側直流端に一端を接続した第3の
抵抗と、この第3の抵抗の他端と前記第1のNPNトラ
ンジスタのエミッタとの間に接続した平滑コンデンサと
、前記第1および第2の抵抗の接続点にカソードを接続
し前記第3の抵抗および平滑コンデンサの接続点にアノ
ードを接続したダイオードと、前記第1および第2の抵
抗の接続点と前記第1のNPNトランジスタのベースと
の間にホトダイオードを接続したホトカプラと、このホ
トカプラの発光ダイオードと直列接続して返信信号のレ
ベルに応じてオンオフする第1のスイッチ素子と、前記
第1のNPNトランジスタのコレクタおよびエミッタに
ベースおよびエミッタをそれぞれ接続した第2のNPN
トランジスタと、この第2のNPNトランジスタのコレ
クタおよびエミッタにベースおよびエミッタをそれぞれ
接続しコレクタおよびエミッタを前記ダイオードブリッ
ジの正側直流端および負側直流端にそれぞれ接続した第
3のNPNトランジスタとを備えた返信信号発生回路。
[Scope of Claims] A parent device and a plurality of terminal devices each having a different unique address are connected by a pair of signal lines, and a transmission signal including an address signal from the parent device is used as a voltage signal to be connected to the pair of signal lines. at the same time, the terminal device receives the transmitted signal, and in response to a match between the address signal in the transmitted signal and its own unique address, transmits a reply signal as a current signal to the pair of signal lines. In the multiplex transmission device, a return signal generation circuit installed in the terminal device includes a diode bridge having a pair of AC ends connected to the pair of signal lines, and one end connected to the positive DC end of the diode bridge. a first NPN having a collector connected to the other end of the series circuit of the first and second resistors connected to each other and an emitter connected to the negative DC end of the diode bridge; a third resistor having one end connected to the positive DC end of the diode bridge; a smoothing capacitor connected between the other end of the third resistor and the emitter of the first NPN transistor; a diode having a cathode connected to the connection point of the first and second resistors and an anode connected to the connection point of the third resistor and the smoothing capacitor; a photocoupler having a photodiode connected between it and the base of the NPN transistor; a first switching element connected in series with the light emitting diode of the photocoupler and turned on and off according to the level of a reply signal; a collector of the first NPN transistor; A second NPN with the base and emitter connected to the emitter, respectively.
a third NPN transistor whose base and emitter are connected to the collector and emitter of the second NPN transistor, respectively, and whose collector and emitter are connected to the positive DC end and the negative DC end of the diode bridge, respectively. reply signal generation circuit.
JP9531186A 1986-04-24 1986-04-24 Reply signal generation circuit Expired - Lifetime JPH0666787B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9531186A JPH0666787B2 (en) 1986-04-24 1986-04-24 Reply signal generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9531186A JPH0666787B2 (en) 1986-04-24 1986-04-24 Reply signal generation circuit

Publications (2)

Publication Number Publication Date
JPS62250743A true JPS62250743A (en) 1987-10-31
JPH0666787B2 JPH0666787B2 (en) 1994-08-24

Family

ID=14134210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9531186A Expired - Lifetime JPH0666787B2 (en) 1986-04-24 1986-04-24 Reply signal generation circuit

Country Status (1)

Country Link
JP (1) JPH0666787B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713653B2 (en) 2006-10-06 2010-05-11 Honeywell International Inc. Power generation capacity indicator

Also Published As

Publication number Publication date
JPH0666787B2 (en) 1994-08-24

Similar Documents

Publication Publication Date Title
US4365164A (en) Vital contact isolation circuit
US20170181240A1 (en) High voltage resistant transmitting circuit for devices communicating on dali bus
US5661347A (en) Circuitry arrangement for controlling a plurality of consumers, in particular lamp ballasts
US20030048008A1 (en) Current-limiting logic interface circuit
JPS62250743A (en) Return signal generating circuit
JPH0693692B2 (en) Loop-type local area network concentrator
CA1150800A (en) Field effect transistor switched temperature control circuit
JPS62250742A (en) Return signal generating circuit
JP2923903B2 (en) Prevention of erroneous mounting of heterogeneous power supply conversion package of distributed power supply
JPS62250741A (en) Return signal generating circuit
JP2838001B2 (en) Signal transmission equipment
JPS6037630Y2 (en) switch signal transmission circuit
JP2506761Y2 (en) Voltage detector
JP3853041B2 (en) Anomaly detection equipment for disaster prevention facilities
JPS6145542Y2 (en)
JPH06203967A (en) Dimming system
SU1644199A1 (en) Device for data transmission and reception in a telecontrol system
JP2930794B2 (en) Transmission line feeder
JP2642720B2 (en) Ground signal generation circuit
JPS6219062Y2 (en)
JPH0377950B2 (en)
JPH11345052A (en) Signal input device
JPS62173827A (en) Remote multiplex transmission equipment
JPS6230592B2 (en)
JPH0241239B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term