JPS62250422A - Liquid crystal panel and its production - Google Patents

Liquid crystal panel and its production

Info

Publication number
JPS62250422A
JPS62250422A JP61093754A JP9375486A JPS62250422A JP S62250422 A JPS62250422 A JP S62250422A JP 61093754 A JP61093754 A JP 61093754A JP 9375486 A JP9375486 A JP 9375486A JP S62250422 A JPS62250422 A JP S62250422A
Authority
JP
Japan
Prior art keywords
layer
liquid crystal
crystal panel
selenium
tellurium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61093754A
Other languages
Japanese (ja)
Inventor
Katsuhiko Kumakawa
克彦 熊川
Hiroshi Yamazoe
山添 博司
Keisuke Tsuda
津田 圭介
Isao Oota
勲夫 太田
Hisahide Wakita
尚英 脇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61093754A priority Critical patent/JPS62250422A/en
Publication of JPS62250422A publication Critical patent/JPS62250422A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1365Active matrix addressed cells in which the switching element is a two-electrode device

Abstract

PURPOSE:To obtain a nonlinear resistance characteristic necessary for switching of picture elements by providing joint parts to the two points between the bus-bar layer of a semiconductor layer essentially consisting of selenium and tellurium on a substrate and picture element electrode layer. CONSTITUTION:A transparent conductive film (ITO) consisting of indium oxide including tin oxide is formed on the glass substrate 1. Resist patterns of the bus-bar layer 2 and the transparent picture element electrode layer 3 are formed on the ITO film by using the 1st mask and the etching of the ITO film is executed. A mask formed by boring holes of a prescribed pattern to stainless steel foil having about 50mum thickness is fixed to the substrate 1 having the resulted bus-bar layer 2 and the picture element electrode layer 3 and the semiconductor layer 4 is formed by a resistance heating vapor deposition method. A glass substrate formed with a belt-like electrode of the ITO on the surface is used as another substrate and a liquid crystal panel is obtd.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、映像やアルファニューメリンクな表示を行な
う液晶パネルとその製法に関する。特に、本発明は、表
示容量が大きくコントラストの高い表示を行なう液晶パ
ネルとその製法を提供するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a liquid crystal panel for displaying images and alphanumeric links, and a method for manufacturing the same. In particular, the present invention provides a liquid crystal panel with a large display capacity and a high contrast display, and a method for manufacturing the same.

従来の技術 現在、液晶パネルは、時計・電卓などの比較的表示容量
の小さいものから、ポータプル・コンピュータやワード
・プロセッサの端末あるいはカラーテレビなどの大表示
容量のものへと発展している。ところが、液晶パネルを
時分割駆動した場合、走査線の数が増加するとオン画素
ときオフ画素の印加電圧実効値の比が1に近づくため、
縦横の帯状電極を用いたいわゆる単純マトリクス方式で
は走査線の数が200本程震度なると満足なコントラス
トが得られなくなる。(たとえば、日経エレクトロニク
ス1984年9月10日号(隘351)や1984年1
1月19日号(嵐356) 近年、前述の問題点を解決し、より大規模なマトリクス
駆動を可能にするため、液晶分子軸のねじれ角を従来の
90”より大きいものとして、かつ複屈折モードを用い
て表示を行なうスーパーツイスト複屈折効果(S B 
E ;  Supertwisted Biretr−
ingence Effect )液晶パネルの開発、
強誘電性液晶を用いた液晶パネルの開発、画素ごとに薄
膜トランジスタ、PNあるいはPINダイオード、非直
線抵抗素子などのスイッチング素子を具備した液晶パネ
ルの開発などがさかんである。本発明は、このうち非直
線抵抗素子を用いた液晶パネルに関する。なお、非直線
抵抗素子とは、電流−電圧特性が非直線性を示す二端子
素子のことである。
BACKGROUND OF THE INVENTION Currently, liquid crystal panels are evolving from those with relatively small display capacities, such as watches and calculators, to those with large display capacities, such as portable computers, word processor terminals, and color televisions. However, when a liquid crystal panel is time-divisionally driven, as the number of scanning lines increases, the ratio of the effective voltage applied to on pixels to off pixels approaches 1.
In the so-called simple matrix method using vertical and horizontal band-shaped electrodes, when the number of scanning lines reaches about 200, satisfactory contrast cannot be obtained. (For example, Nikkei Electronics September 10, 1984 issue (351) and 1984
January 19 issue (Arashi 356) In recent years, in order to solve the above-mentioned problems and enable larger-scale matrix drive, the twist angle of the liquid crystal molecular axis has been made larger than the conventional 90", and birefringence has been increased. The supertwist birefringence effect (S B
E; Supertwisted Biretr-
ingence Effect) Development of liquid crystal panels,
The development of liquid crystal panels using ferroelectric liquid crystals and liquid crystal panels in which each pixel is equipped with switching elements such as thin film transistors, PN or PIN diodes, and nonlinear resistance elements is underway. The present invention relates to a liquid crystal panel using a non-linear resistance element. Note that the nonlinear resistance element is a two-terminal element whose current-voltage characteristics exhibit nonlinearity.

非直線抵抗素子を用いた液晶パネルは、SBE液晶パネ
ルに比ベフルカラー表示が容易であり、通常のツイスト
・ネマティック型やゲスト・ホスト型液晶を用いた表示
が可能であり、また、薄膜トランジスタに比ベニ程が比
較的簡単であるため製造歩留りが高く、製品が比較的安
くなるという利点を有している。
Liquid crystal panels using non-linear resistance elements can easily display full color compared to SBE liquid crystal panels, can display using ordinary twisted nematic type or guest-host type liquid crystals, and are easier to display than thin film transistors. Since the manufacturing process is relatively simple, the production yield is high and the product is relatively inexpensive.

この非直線抵抗素子を用いた液晶セルの従来例について
、以下、図面を参照しながら説明する。
A conventional example of a liquid crystal cell using this non-linear resistance element will be described below with reference to the drawings.

第7図は、絶縁体を2つの金属で挟んだ構成の非直線抵
抗素子(M I M素子;Metal−Insulat
or−Metal素子)を画素ごとに具備し°た液晶パ
ネルについて、その片側の基板の画素付近の一構造例を
示した斜視図である。第7図において、ポリイミド層4
6は十分厚くほとんど電流は流れないので、画素電極層
43には、陽極酸化タンタル層45をバス・バーをなす
タンタル層44とクロム層47で挟んだ構造のMIM素
子を通して電流が流れる。第8図に、第7図とは別の構
造をとるMIM素子を用いた液晶パネルの従来例を示す
。第8図(a)は画素付近の平面図、第8図(b)はA
−A ’線における断面図である。バス・バーをなすタ
ンタル層52ば陽極酸化タンタル層53でおおわれてお
り、陽掻酸化タンタル層53をタンタル層52とクロム
層54で挟んだ構造のMIM素子が画素電極層55に接
続されている。即ち、第7図はタンタル層の側面に、第
8図はタンタル層の上面にMIM素子を作製した例であ
る。
Figure 7 shows a non-linear resistance element (MIM element; Metal-Insulat) with a structure in which an insulator is sandwiched between two metals.
FIG. 2 is a perspective view showing an example of a structure near a pixel on one substrate of a liquid crystal panel in which each pixel is provided with an or-Metal element. In FIG. 7, polyimide layer 4
6 is sufficiently thick that almost no current flows through the pixel electrode layer 43, so current flows through the MIM element having a structure in which an anodized tantalum layer 45 is sandwiched between a tantalum layer 44 and a chromium layer 47 forming a bus bar. FIG. 8 shows a conventional example of a liquid crystal panel using an MIM element having a structure different from that shown in FIG. Fig. 8(a) is a plan view of the vicinity of the pixel, Fig. 8(b) is A
It is a sectional view taken along the -A' line. The tantalum layer 52 forming the bus bar is covered with an anodized tantalum layer 53, and an MIM element having a structure in which the anodic oxidized tantalum layer 53 is sandwiched between the tantalum layer 52 and the chromium layer 54 is connected to the pixel electrode layer 55. . That is, FIG. 7 shows an example in which the MIM element is formed on the side surface of the tantalum layer, and FIG. 8 shows an example in which the MIM element is formed on the top surface of the tantalum layer.

このような液晶パネルは構造が簡単であり、微細加工の
際に必要なマスク数は三枚であり、歩留りが高い。これ
らのMIM素子の電流−電圧特性は、第9図に示すよう
に非直線を示す。この特性を利用して上記のMIM素子
を一種のスイッチング素子として動作させると、走査線
の増加によるコントラストの低下を防ぐことができ、液
晶パネルの表示容量を非常に大きくすることが可能とな
る。
Such a liquid crystal panel has a simple structure, requires only three masks during microfabrication, and has a high yield. The current-voltage characteristics of these MIM elements exhibit non-linearity as shown in FIG. By utilizing this characteristic and operating the above-mentioned MIM element as a type of switching element, it is possible to prevent a decrease in contrast due to an increase in the number of scanning lines, and it is possible to greatly increase the display capacity of a liquid crystal panel.

(例えば、テレビジョン学会誌第38巻第4号(198
4)354〜356ページや、情報表示学会(S I 
D ;5ocietyFor Information
 Displsay)の1984年国際シンポジウム技
術論文集(S I D Inter−national
 Symp。
(For example, Journal of the Television Society, Vol. 38, No. 4 (198
4) Pages 354-356, Information Display Society (SI)
D; 5ocietyFor Information
Displsay's 1984 International Symposium Technical Proceedings (SID Inter-national
Symp.

−sium Digest Of Technical
 Papers)  304〜305ページ) 発明が解決しようとする問題点 MIM素子は絶縁体層としてタンタルの陽極酸化膜を用
いているが、陽極酸化時にタンタル上にほこりなどが存
在して陽極酸化膜に穴が発生すると、その上にクロム層
を形成した場合、穴が非常に小さい場合でもタンタル層
とクロム層が電気的な短絡状態となるという欠点を有し
ている。
-sium Digest Of Technical
(Papers) Pages 304-305) Problems to be Solved by the Invention MIM devices use a tantalum anodic oxide film as an insulating layer, but during anodization, dust etc. are present on the tantalum, causing holes in the anodic oxide film. When this occurs, if a chromium layer is formed thereon, the tantalum layer and the chromium layer have the disadvantage that even if the hole is very small, the tantalum layer and the chromium layer become electrically short-circuited.

また、第7図や第8図に示す基板を作製するには少なく
とも3枚のマスクが必要であるが、これはまだやや多い
と考えられる。
Furthermore, at least three masks are required to fabricate the substrates shown in FIGS. 7 and 8, but this is still considered to be a rather large number.

一方、非直線抵抗素子を用いた液晶パネルの等価回路は
第10図で表わされる。このパネルの正常に動作するた
めには電流が主に非直線抵抗61、液晶層の容量64と
いう経路を流れる必要があるが、走査線の本数が多くな
り駆動信号周波数が高くなると、非直線抵抗並列容量6
2のインピーダンスが低下するため上記並列容量62か
ら液晶層の容量64へと電流が流れ、非直線抵抗素子が
正常に機能しなくなる。この容量結合を避けて走査線の
本数を十分なものとするには非直線素子並列容量62を
小さいものとしなければならない、第7図の構成はタン
タル層44の側面を用い非直線抵抗素子の面積を小さく
して上記の容量を小さくしているが、このためにはタン
タルをテーパ状にエツチングしなければならない、上記
の容量はテーパ状エツチングの角度に依存しているが、
この角度を均一にそろえることは、特に大面積のパネル
では困難であると考えられる。一方、第8図の構成では
、タンタルを10μm程度の微細なパターンに加工する
必要があり、この工程での歩留りが悪くなるものと考え
られる。また、絶縁体層として酸化タンタルより誘電率
の低いものを用いて容量を小さくする場合には、少な(
とも4枚のマスクが必要となり、やや工程が複雑となる
On the other hand, an equivalent circuit of a liquid crystal panel using non-linear resistance elements is shown in FIG. In order for this panel to operate normally, current must flow mainly through a path consisting of a nonlinear resistor 61 and a liquid crystal layer capacitor 64. However, as the number of scanning lines increases and the drive signal frequency increases, the nonlinear resistance increases. Parallel capacity 6
Since the impedance of the capacitor 2 decreases, current flows from the parallel capacitor 62 to the capacitor 64 of the liquid crystal layer, and the nonlinear resistance element no longer functions properly. In order to avoid this capacitive coupling and ensure a sufficient number of scanning lines, the nonlinear element parallel capacitance 62 must be small. The configuration shown in FIG. The above capacitance is reduced by reducing the area, but for this purpose the tantalum must be etched into a tapered shape.The above capacitance depends on the angle of the tapered etching.
It is considered difficult to make these angles uniform, especially in large-area panels. On the other hand, in the configuration shown in FIG. 8, it is necessary to process tantalum into a fine pattern of about 10 μm, and it is thought that the yield in this process will be poor. In addition, when reducing the capacitance by using a material with a lower dielectric constant than tantalum oxide as an insulating layer, it is necessary to
In both cases, four masks are required, making the process somewhat complicated.

問題点を解決するための手段 本発明は上記問題点を解決するために、液晶パネルにお
いて、液晶層を挟持する基板のうち少なくとも一方の基
板が、透明wAa体上に所定の間隔部を隔てて対向する
画素電極層とバス・バー層を有し、かつ、前記間隔部お
よびその両側の前記透明画素電極層の一部と前記バス・
バー層の一部をおおう形状のセレンとテルルを主成分と
する半導体層を有する構成となっているものである。ま
た、上記半導体層を蒸着法で形成するものである。
Means for Solving the Problems In order to solve the above problems, the present invention provides a liquid crystal panel in which at least one of the substrates sandwiching the liquid crystal layer is placed on a transparent wAAa body at a predetermined interval. It has a pixel electrode layer and a bus bar layer facing each other, and the spacer and a part of the transparent pixel electrode layer on both sides thereof
The structure includes a semiconductor layer whose main components are selenium and tellurium and covers a part of the bar layer. Further, the semiconductor layer is formed by a vapor deposition method.

作用 本発明は、次のようにして上記問題点を解決するもので
ある。本発明において少なくとも一方の基板上に形成さ
れたセレンとテルルを主成分とする半導体層は、バス・
バー層との間、および画素電極層との間の二カ所に接合
部を有しており、主にこの接合部の電流−電圧特性に基
いて液晶パネルの画素のスイッチングを行なうのに必要
な非直線抵抗特性が生じるものである0以上に示す非直
線抵抗素子には二つの導体層が絶縁体層をその厚み方向
に挟む構成は存在しないので、半導体層に微小な穴が生
じたとしても非直線抵抗素子が短絡状態となることはな
い。従って、画素欠陥が生じにくく製品歩留りが大きく
向上する。また、基板作製時に必要なマスク数を2枚と
して製造工程を非常に簡単なものとすることも可能であ
る。また、二つの接合部の容量が直列に接続されるため
非直線抵抗素子の容量は小さなものとなるので、素子寸
法をやや大きくした場合でも素子と画素との容量結合が
避けられる利点もある。さらに、蒸着法による半導体層
の形成は蒸着源や手順に高い自由度を有しているので、
所望の特性を示す素子を高い歩留りで簡単に作製するこ
とを可能としている。
Function The present invention solves the above problems as follows. In the present invention, the semiconductor layer mainly composed of selenium and tellurium formed on at least one substrate is
It has two junctions, one with the bar layer and the other with the pixel electrode layer, and the current-voltage characteristics of these junctions are mainly used to perform the switching of the pixels of the liquid crystal panel. Non-linear resistance elements with a value of 0 or more, where non-linear resistance characteristics occur, do not have a configuration in which two conductor layers sandwich an insulating layer in the thickness direction, so even if a minute hole is created in the semiconductor layer, The non-linear resistance element is never short-circuited. Therefore, pixel defects are less likely to occur and the product yield is greatly improved. Furthermore, it is also possible to greatly simplify the manufacturing process by reducing the number of masks required when manufacturing the substrate to two. Furthermore, since the capacitance of the two junctions is connected in series, the capacitance of the non-linear resistance element is small, so there is an advantage that capacitive coupling between the element and the pixel can be avoided even if the element size is slightly increased. Furthermore, since the formation of semiconductor layers by vapor deposition has a high degree of freedom in terms of vapor deposition sources and procedures,
This makes it possible to easily manufacture elements exhibiting desired characteristics at a high yield.

実施例 以下、本発明の液晶パネルとその製法の一実施例を図面
を参照しながら説明する。
EXAMPLE Hereinafter, an example of the liquid crystal panel of the present invention and its manufacturing method will be described with reference to the drawings.

(実施例1) 第1図および第2図(a)・(′b)を用いて、本発明
になる液晶パネルとその製法に係る一実施例を説明する
。本発明になる液晶パネルにおいて、液晶層を挟持する
基板のうち少なくとも一方の基板は、非直線抵抗素子付
近の斜視図を第1図に、平面図を第2図(alに、A−
A ’線における断面図を第2図世)に示す構成をとっ
ている。本構成は、バス・バー層2と画素電極層3とを
同種の透明導電物質により形成したものであり、必要な
マスク数は2枚であり、工程が非常に簡単であるという
特徴を有している。本実施例においては、バス・バー層
2と画素電極層3の間に半導体層4をかけ渡した構造に
より非直線抵抗素子が形成されている。この構造の素子
には、バス・バー層2と半導体層4の間、および、画素
電極層3と半導体層4の間の二カ所に接合部が存在して
おり、主にこの接合部の電流−電圧特性に基いて、素子
特性に非直線抵抗性が生じるものである0本構造におい
て素子が電気的短絡状態となることはなかった。また、
この素子の容量は、二つの接合部の容量が直列接続され
たものであるため液晶用スイッチング素子として用いる
のに十分小さく、最小線幅30μmから50μm程度の
パターニングで0.01pFから0.3pF程度であっ
た。このように、素子における最小線幅が比較的大きい
ため、素子作製が容易で断線などの不良が生じにくり、
製品歩留りは非常に良好であった。
(Example 1) An example of the liquid crystal panel and its manufacturing method according to the present invention will be described using FIG. 1 and FIGS. 2(a) and ('b). In the liquid crystal panel according to the present invention, at least one of the substrates sandwiching the liquid crystal layer has a perspective view of the vicinity of the nonlinear resistance element shown in FIG. 1, and a plan view shown in FIG.
The cross-sectional view taken along line A' is shown in Figure 2). This structure is characterized in that the bus bar layer 2 and the pixel electrode layer 3 are formed of the same type of transparent conductive material, the number of masks required is two, and the process is extremely simple. ing. In this embodiment, a non-linear resistance element is formed by a structure in which a semiconductor layer 4 is extended between a bus bar layer 2 and a pixel electrode layer 3. In an element with this structure, there are two junctions, one between the bus bar layer 2 and the semiconductor layer 4, and the other between the pixel electrode layer 3 and the semiconductor layer 4, and the current mainly flows through these junctions. - Based on the voltage characteristics, the device did not become electrically short-circuited in the zero-wire structure, which causes non-linear resistance in the device characteristics. Also,
The capacitance of this element is small enough to be used as a switching element for liquid crystal because the capacitances of two junctions are connected in series, and it is about 0.01 pF to 0.3 pF when patterned with a minimum line width of about 30 μm to 50 μm. Met. In this way, since the minimum line width in the device is relatively large, the device is easy to manufacture and defects such as disconnection are less likely to occur.
Product yield was very good.

本発明になる液晶パネルは以下のようにして作製された
。本実施例においては、バス・バー層2と画素電極層3
とは、同種の透明導電物質により形成されている。
The liquid crystal panel according to the present invention was manufactured as follows. In this embodiment, bus bar layer 2 and pixel electrode layer 3
are made of the same type of transparent conductive material.

まず、ガラスを用いた基板1の上にマグネトロンスパッ
タ法を用いて、酸化スズ(S n Ox )を含む酸化
インジウム(Into:+)からなる透明導電膜(IT
O膜)を約1500人形成した。この膜は、SnO□を
5重量パーセント含むIn、O。
First, a transparent conductive film (IT) made of indium oxide (Into:+) containing tin oxide (S n O
Approximately 1,500 people formed O membranes. This film is made of In,O containing 5% by weight of SnO□.

の焼結体をターゲットとし、酸素を20パーセント含む
アルゴンガス中で、基板を250 ’Cに加熱して作製
された。このITO膜の上に、第1のマスクを用いてフ
ォトリソグラフィー法により、バス・バー層2と透明導
電物質3のレジスト・パターンを形成した。この後、湿
式エツチング法によりITO膜のエツチングを行なった
。エツチング液は塩化第2鉄6水塩(F e C1s 
/ 6 Hz O) 500グラムと濃塩酸(HCI)
300グラムとに純水を加えて1リツトルとしたもので
あり、40℃の液温で約2分間エツチングを行なった0
次いで、不要なレジストをナガセ化成工業■製のレジス
ト除去液J−100を用いて除去した。この後、基板を
メチルアルコールにより充分洗浄し、乾燥の後、発煙硝
酸に約3分間浸し、よく水洗を行ない、乾燥させた。
The substrate was prepared by heating the substrate to 250'C in an argon gas containing 20% oxygen, targeting a sintered body of . A resist pattern of bus bar layer 2 and transparent conductive material 3 was formed on this ITO film by photolithography using a first mask. Thereafter, the ITO film was etched using a wet etching method. The etching solution is ferric chloride hexahydrate (F e C1s
/ 6 Hz O) 500 grams and concentrated hydrochloric acid (HCI)
Pure water was added to 300 grams to make 1 liter.
Next, unnecessary resist was removed using resist removal liquid J-100 manufactured by Nagase Kasei Kogyo ■. Thereafter, the substrate was thoroughly washed with methyl alcohol, dried, immersed in fuming nitric acid for about 3 minutes, thoroughly rinsed with water, and dried.

上記のようにして作製された、バス・バー層2と画素電
極層3を有する基板lの上に、厚さ約50μmのステン
レスはくに所定のパターンの穴があけられたマスクを固
定し、抵抗加熱蒸着法により半導体層を形成した。蒸着
は以下のようにして行なった。まず、所定の量のセレン
(Se)とテルル(Te)を秤量し、これをよく混合し
た後蒸着用ヒータ内に入れる。次いで、ヒータと基板を
蒸着装置にとりつけて十分に排気を行った後、ヒータを
加熱して蒸着を行なった。膜厚は300人から1μmの
間とした。これにより片側の基板が作製された。なお、
本実施例において素子のしきい値が低すぎる場合には、
素子を2段ないし3段直列接続する基板構成を用いた。
On the substrate l having the bus bar layer 2 and the pixel electrode layer 3 produced as described above, a mask made of stainless steel foil with a thickness of about 50 μm with holes in a predetermined pattern was fixed, and a resistor was A semiconductor layer was formed by a heated evaporation method. Vapor deposition was performed as follows. First, predetermined amounts of selenium (Se) and tellurium (Te) are weighed, mixed well, and then placed in a vapor deposition heater. Next, the heater and the substrate were attached to a vapor deposition apparatus, and after sufficient evacuation, the heater was heated to perform vapor deposition. The film thickness was between 300 and 1 μm. This produced one side of the substrate. In addition,
In this example, if the threshold value of the element is too low,
A substrate configuration in which two or three stages of elements are connected in series was used.

これは他の実施例でも同じである。2段に直列接続して
素子の電流−電圧特性の一例を第6図に示す。電流は電
圧の約7乗に比例しており、十分に急峻な非直線性を示
している。
This also applies to other embodiments. FIG. 6 shows an example of current-voltage characteristics of an element connected in series in two stages. The current is proportional to approximately the seventh power of the voltage, and exhibits sufficiently steep nonlinearity.

次に、IT○の帯状電極が表面に形成されたガラス基板
を他方の基板として用い、液晶パネルを作製した。配向
膜にはポリイミドを用い、ラビング法による配向を行な
って、通常のねじれネマティック液晶パネルを作製した
。なお、半導体層4の主要構成物質の1つであるセレン
の融点が約220℃であることを考慮して、ポリイミド
には低温焼成型のもの(たとえば、日本合成ゴム製JI
B−1)を用い、焼成温度は100℃から170℃の間
とした。
Next, a liquid crystal panel was manufactured using the glass substrate on which the IT◯ band-shaped electrode was formed as the other substrate. A normal twisted nematic liquid crystal panel was fabricated by using polyimide as an alignment film and performing alignment by a rubbing method. In addition, considering that the melting point of selenium, which is one of the main components of the semiconductor layer 4, is approximately 220°C, the polyimide is a low-temperature firing type (for example, JI manufactured by Nippon Synthetic Rubber Co., Ltd.).
B-1) was used, and the firing temperature was between 100°C and 170°C.

上記の説明においてはバス・バー層2と画素電極層3は
ITOにより形成しているが、これは他の透明導電物質
によっても形成可能であり、同様の工程により液晶パネ
ルを形成することができる。
In the above explanation, the bus bar layer 2 and the pixel electrode layer 3 are made of ITO, but they can also be made of other transparent conductive materials, and a liquid crystal panel can be formed by the same process. .

透明導電物質としては市販の酸化スズ(S n O2)
などを使用することができる。また、蒸着源のセレンと
テルルの混合比は、重量比1対2から1対4の間が良好
な結果を与えた。
Commercially available tin oxide (S n O2) is used as a transparent conductive material.
etc. can be used. Further, good results were obtained when the mixing ratio of selenium and tellurium in the vapor deposition source was between 1:2 and 1:4 by weight.

以上のようにして作製した液晶パネルは、通常のねじれ
ネマティンク型液晶パネルではほとんどコントラストを
得ることができない高時分割駆動時においても十分なコ
ントラストを得ることができ、良好な表示が得られた。
The liquid crystal panel produced as described above was able to obtain sufficient contrast and good display even during high time-division driving, in which almost no contrast can be obtained with a normal twisted nematink liquid crystal panel.

第1表に偏光板をバラニコル配置し透過光で測定された
コントラストをバス・バー層2と画素電極層3の形成材
料、および、半導体層4の形成法とともにまとめる。
Table 1 summarizes the contrast measured with transmitted light using polarizing plates arranged in a balanicol arrangement, together with the materials for forming the bus bar layer 2 and the pixel electrode layer 3, and the method for forming the semiconductor layer 4.

第  1  表 なお、デユーティ−比は11500であり、駆動は選択
時の選択画素の印加電圧波高値が非選択時の画素印加電
圧波高値の3倍から9倍となる電圧平均化法のうちから
最適のものを用いた。
Table 1 The duty ratio is 11,500, and driving is performed using a voltage averaging method in which the peak value of the voltage applied to the selected pixel when selected is 3 to 9 times the peak value of the voltage applied to the pixel when not selected. The most suitable one was used.

本実施例においては、良好なコントラスト特性が非常に
簡単な工程で実現されている。また、非直線抵抗素子の
電流−電圧特性は、全く正負対称であり、高時分割駆動
時のスイッチング素子として用いるのに十分に急峻な非
直線性を示していた。
In this example, good contrast characteristics are achieved through a very simple process. Further, the current-voltage characteristics of the nonlinear resistance element were completely symmetrical in positive and negative directions, and exhibited sufficiently steep nonlinearity to be used as a switching element during high time division driving.

(実施例2) 第1図および第2図(a)・(b)を用いて、本実施例
を説明する。まず、実施例1と同様の手順で、バス・バ
ー層2と画素電極層3を有する基板1を作製した。この
基板上に、ヒ素(As)を添加したセレン(Ss)と添
加物のないテルル(Te)の混合物を用いて、実施例1
と同様にして抵抗加熱蒸着法により半導体II4を形成
し、片側の基板を得た。半導体層4の膜厚は300人か
ら1μmの間とした。次に、ITOの帯状電極が表面に
形成されたガラス基板を他方の基板として用い、実施例
1と同様の手順で液晶パネルを作製した。
(Example 2) This example will be described using FIG. 1 and FIGS. 2(a) and (b). First, a substrate 1 having a bus bar layer 2 and a pixel electrode layer 3 was produced in the same manner as in Example 1. On this substrate, a mixture of selenium (Ss) doped with arsenic (As) and tellurium (Te) without additives was used in Example 1.
A semiconductor II4 was formed by the resistance heating evaporation method in the same manner as above to obtain one side of the substrate. The thickness of the semiconductor layer 4 was between 300 and 1 μm. Next, a liquid crystal panel was produced in the same manner as in Example 1, using a glass substrate on which ITO strip electrodes were formed as the other substrate.

本実施例においても、作製された素子の電流−電圧特性
は正負対称で十分に急峻な非直線性を示しており、簡単
な工程で良好なコントラストの液晶パネルが作製された
。本実施例になるパネルは、実施例1のものに比べ素子
の熱的安定性がすぐれている。また、蒸着源のセレンと
テルルの混合比は重量比1対2から1対4の間が良好な
結果を与えた。第2表に透過光で測定されたコントラス
トをバス・バー層2と画素電極層3の形成材料、および
、半導体層4の形成法とともにまとめる。
In this example as well, the current-voltage characteristics of the fabricated device were symmetrical in positive and negative directions and showed sufficiently steep nonlinearity, and a liquid crystal panel with good contrast was fabricated using a simple process. The panel of this example has better thermal stability of the element than that of Example 1. Further, good results were obtained when the mixing ratio of selenium and tellurium in the vapor deposition source was between 1:2 and 1:4 by weight. Table 2 summarizes the contrast measured using transmitted light, together with the materials for forming the bus bar layer 2 and the pixel electrode layer 3, and the method for forming the semiconductor layer 4.

第2表 デユーテイ−比、駆動法は実施例1と同様にした。Table 2 The duty ratio and driving method were the same as in Example 1.

(実施例4) 第1図および第2図(a)・(b)を用いて本実施例を
説明する。まず、実施例1と同様の手順で、バス・バー
11i2と画素電極層3を有する基板1を作製した。次
いで、この基板上に実施例1と同様な金属マスクを置き
、ヒ素を0.1重量パーセントからlO重量パーセント
含むセレン粒を蒸着源として50人から300人のセレ
ン層を抵抗加熱蒸着法により形成し、次に、セレンとテ
ルルの合金(S e t−8TexかつX≧0.7)を
蒸着源として抵抗加熱蒸着法により200人から1μm
の層を形成した。この際、第2の層の蒸着源を純粋なテ
ルルとしたものも作製した。これは上記の分子式でX=
1としたものに対応する。以上のようにして半導体層4
を形成し、片側の基板を作製した。次に、ITOの帯状
電極が表面に形成されたガラス基板を他方の基板として
用い、実施例1と同様の手順で液晶パネルを作製した。
(Example 4) This example will be described using FIG. 1 and FIGS. 2(a) and (b). First, a substrate 1 having a bus bar 11i2 and a pixel electrode layer 3 was manufactured in the same manner as in Example 1. Next, a metal mask similar to that in Example 1 was placed on this substrate, and a selenium layer of 50 to 300 layers was formed by resistance heating evaporation using selenium grains containing 0.1% by weight to 10% by weight of arsenic as a deposition source. Then, 1 μm was deposited from 200 people using a resistance heating evaporation method using an alloy of selenium and tellurium (Se t-8Tex and X≧0.7) as a deposition source.
A layer was formed. At this time, a second layer was also produced using pure tellurium as the vapor deposition source. This is the molecular formula shown above, where X=
Corresponds to 1. As described above, the semiconductor layer 4
was formed to produce one side of the substrate. Next, a liquid crystal panel was produced in the same manner as in Example 1, using a glass substrate on which ITO strip electrodes were formed as the other substrate.

本実施例においては、ヒ素を含むセレンを用いたため、
素子の熱安定性は実施例3のものより良好であった。ま
た、作製された素子の電流−電圧特性は正負対称で充分
に急峻な非直線性を示しており、作製したパネルのコン
トラストも十分に高いものであった。第4表に偏光板を
パラニコルに配置し透過光で測定されたコントラストを
ハス・パ一層2と画素電極層3の形成材料、および半導
体層4の形成法とともにまとめる。
In this example, selenium containing arsenic was used, so
The thermal stability of the device was better than that of Example 3. In addition, the current-voltage characteristics of the fabricated device were symmetrical in positive and negative directions and showed sufficiently steep nonlinearity, and the contrast of the fabricated panel was also sufficiently high. Table 4 summarizes the contrast measured with transmitted light when polarizing plates are arranged in a paranicol manner, together with the materials for forming the HasP layer 2 and the pixel electrode layer 3, and the method for forming the semiconductor layer 4.

第  4  表 デユーティ−比、駆動法は実施例1と同様であ。Table 4 The duty ratio and driving method are the same as in the first embodiment.

(実施例5) 第3図(al・(1))を用いて、本発明になる液晶パ
ネルに係る一実施例を説明する。第3図(a)は非直線
抵抗素子付近の平面図、第3図(b)はA−A ’線で
の断面図である。本実施例は、画素電極層13と半導体
層14の間に金属N15が介在する構成の例である。本
実施例は、ハス・バ一層に金属を用いてその抵抗を低い
ものとしているので、特にハス・バーを細かくしたパネ
ルや、バス・バー層の長い大型パネルに通している。
(Example 5) An example of the liquid crystal panel according to the present invention will be described using FIG. 3 (al.(1)). FIG. 3(a) is a plan view of the vicinity of the nonlinear resistance element, and FIG. 3(b) is a sectional view taken along line AA'. This example is an example of a structure in which metal N15 is interposed between the pixel electrode layer 13 and the semiconductor layer 14. In this embodiment, metal is used for one layer of the bus bar to lower its resistance, so it can be passed through a panel in which the bus bar is made particularly fine or a large panel with a long bus bar layer.

まず、ガラスを用いた基板11の上に実施例1と同様に
してITO膜を約1500人形成した。このITO膜の
上に、第1のマスクを用いてフォトリソグラフィー法に
より画素電極層13のレジスト・パターンを形成した。
First, about 1,500 people formed an ITO film on a substrate 11 made of glass in the same manner as in Example 1. A resist pattern for the pixel electrode layer 13 was formed on this ITO film by photolithography using a first mask.

この後、実施例1と同様に、ITO膜のエツチングを行
ない不要なレジストを除去した。次いで、電子ビーム蒸
着法を用いて厚さ約500人の金属膜を作製した。この
金属膜の上に第2のマスクを用いてフォトリソグラフィ
ー法により、バス・バー層12と金属層15のレジスト
・パターンを形成し、金属層15のエツチングを行なっ
た。なお、上記金属層は、クロム(Cr)膜、あるいは
クロムとチタン(Ti)の二層膜により形成されており
、クロムは硝酸セリウムアンモニウムと過塩素酸の混合
液を純水で希釈したものを用いて、チタンは1パーセン
トのフン酸を用いてエツチングを行なった。次いで、実
施例1と同様にして不要なレジストを除去した。
Thereafter, in the same manner as in Example 1, the ITO film was etched to remove unnecessary resist. Next, a metal film with a thickness of approximately 500 mm was fabricated using an electron beam evaporation method. A resist pattern of the bus bar layer 12 and the metal layer 15 was formed on this metal film by photolithography using a second mask, and the metal layer 15 was etched. The above metal layer is formed of a chromium (Cr) film or a double layer film of chromium and titanium (Ti), and the chromium is a mixture of cerium ammonium nitrate and perchloric acid diluted with pure water. Titanium was etched using 1% hydronic acid. Next, unnecessary resist was removed in the same manner as in Example 1.

上記のようにして作製された、バス・バー層12と画素
電極層13と金属1i15とを有する基板11を用いて
、実施例1あるいは実施例2と同様の方法で、半導体層
14を形成した。なお、半導体層14の厚さは300人
から1μmの間が、蒸着源はセレンとテルルの混合比が
重量比1対2からし1対4の間の場合が、それぞれ良好
な結果を与えた0次に、実施例1と同様にして液晶パネ
ルの組立てを行なった。
A semiconductor layer 14 was formed in the same manner as in Example 1 or Example 2 using the substrate 11 having the bus bar layer 12, pixel electrode layer 13, and metal 1i15 manufactured as described above. . In addition, good results were obtained when the thickness of the semiconductor layer 14 was between 300 and 1 μm, and when the mixing ratio of selenium and tellurium in the evaporation source was between 1:2 and 1:4 by weight. Next, a liquid crystal panel was assembled in the same manner as in Example 1.

本実施例においても、良好な素子特性と良好なパネル特
性を得ることができた。第5表に透過光で測定されたコ
ントラストをバス・バー層12と金属層15の形成材料
、および、半導体層14の形成法とともにまとめる。
In this example as well, good device characteristics and good panel characteristics could be obtained. Table 5 summarizes the contrast measured using transmitted light, together with the materials for forming the bus bar layer 12 and the metal layer 15, and the method for forming the semiconductor layer 14.

第  5  表 ■ デユーティ−比、駆動法は実施例1と同様である。Table 5 ■ The duty ratio and driving method are the same as in the first embodiment.

なお、本実施例になる液晶パネルは、金属層15の存在
のため光励起電流が抑えられ、照射光強度のパネル特性
への影響は非常に小さがった。
Note that in the liquid crystal panel of this example, the photoexcitation current was suppressed due to the presence of the metal layer 15, and the influence of the irradiation light intensity on the panel characteristics was extremely small.

(実施例6) 第3図(a)・(b)を用いて、本発明になる液晶パネ
ルに係る別の実施例を説明する。
(Embodiment 6) Another embodiment of the liquid crystal panel according to the present invention will be described using FIGS. 3(a) and 3(b).

まず、実施例5と同様にして、ハス・バ一層12と画素
電極層13と金属層15とを有する基板11を作製した
。この基板上に、実施例3あるいは実施例4と同様の方
法で半導体層14を形成し、実施例1と同様にして液晶
パネルを組立てた。
First, in the same manner as in Example 5, a substrate 11 having a helical bar layer 12, a pixel electrode layer 13, and a metal layer 15 was produced. A semiconductor layer 14 was formed on this substrate in the same manner as in Example 3 or 4, and a liquid crystal panel was assembled in the same manner as in Example 1.

第6表に透過光で測定されたコントラストをバス・バー
層12と金属層15の形成材料、および、半導体層14
の形成法とともにまとめる。
Table 6 shows the contrast measured with transmitted light for the materials forming the bus bar layer 12 and the metal layer 15, and for the semiconductor layer 14.
This is summarized together with the formation method.

第  6  表 デユーティ−比、駆動法は実施例1と同様である。Table 6 The duty ratio and driving method are the same as in the first embodiment.

また、実施例5と同様に光照射時における照射光強度の
パネル特性への影響は非常に小さかった。
Further, as in Example 5, the influence of the irradiation light intensity on the panel characteristics during light irradiation was very small.

(実施例7) 第4図fal ・(blおよび第5図(a)から+d)
を用いて、本発明になる液晶パネルに係る一実施例を説
明する。第4図ta)は非直線抵抗素子付近の平面図、
第4図(b)はA−A ’線での断面図、第5図は作製
工程の説明図である。
(Example 7) Figure 4 fal (bl and Figure 5 (a) to +d)
An embodiment of the liquid crystal panel according to the present invention will be described using the following. Fig. 4 ta) is a plan view of the vicinity of the nonlinear resistance element;
FIG. 4(b) is a sectional view taken along the line AA', and FIG. 5 is an explanatory view of the manufacturing process.

まず、ガラスを用いた基板21の上に実施例1と同様に
してITO膜32を約1500人形成し、さらに電子ビ
ーム蒸着法を用いて厚さ約500人の金属膜33を作製
した。これにより第5図fa)の構造が得られた。この
金属膜の上に第1のマスクを用いてフォトリソグラフィ
ー法により、バス・バー層22と画素電極層23のレジ
スト・パターンを形成し、実施例5と同様にして金属膜
とITo膜のエツチングを行ないレジストを除去して、
第5図(blの構造を得た。金属膜は実施例5と同様の
ものを用いた。
First, an ITO film 32 of approximately 1,500 layers was formed on a substrate 21 made of glass in the same manner as in Example 1, and a metal film 33 of approximately 500 layers of thickness was further formed using electron beam evaporation. As a result, the structure shown in FIG. 5fa) was obtained. A resist pattern for the bus bar layer 22 and the pixel electrode layer 23 is formed on this metal film by photolithography using a first mask, and the metal film and ITo film are etched in the same manner as in Example 5. and remove the resist.
The structure of FIG. 5 (bl) was obtained. The same metal film as in Example 5 was used.

次に実施例1から実施例4までのいずれかと同様の方法
で半導体層34を形成した。これにより第5図(C)の
構造を得た。次いで、半導体Jii34をマスクとして
金属1i33のエツチングを行なった。この際、半導体
層のエツチングはみられなかった。これにより、半導体
層34のない部分の金属膜はすべて除去され、第5図(
d)の構造、即ち、第4図(al・(blに示す構造の
非直線抵抗素子付基板が作製された。
Next, a semiconductor layer 34 was formed in the same manner as in any of Examples 1 to 4. As a result, the structure shown in FIG. 5(C) was obtained. Next, the metal 1i33 was etched using the semiconductor Jii34 as a mask. At this time, no etching of the semiconductor layer was observed. As a result, all of the metal film in the area where the semiconductor layer 34 is not present is removed, and as shown in FIG.
A substrate with a nonlinear resistance element having the structure shown in d), that is, the structure shown in FIGS.

次に、実施例1と同様にパネルの組立てを行なった。Next, the panel was assembled in the same manner as in Example 1.

本実施例においては、実施例5や実施例6に比べて1枚
少ないマスク数で自己整合法を用いて非直線抵抗素子が
作製できるが、得られたパネルの特性は実施例5のある
いは実施例6によるものとほぼ同等であり、非常に良好
なものであった。また、光照射時の照射光強度によるパ
ネル特性の違いは非常に小さかった。
In this example, a non-linear resistance element can be manufactured using the self-alignment method with one less mask than in Example 5 or Example 6, but the characteristics of the obtained panel are different from those in Example 5 or in the example 6. It was almost the same as that of Example 6, and was very good. Furthermore, the difference in panel characteristics due to the intensity of the irradiated light during light irradiation was very small.

以上のいずれの実施例においても、非直線抵抗素子の容
量は0.01から0.3pF程度と液晶層の容量(数p
F程度)に比べて十分小さいものであった。
In any of the above embodiments, the capacitance of the nonlinear resistance element is approximately 0.01 to 0.3 pF, and the capacitance of the liquid crystal layer (several pF) is approximately 0.01 to 0.3 pF.
(approximately F).

また、素子が電気的短絡状態となることは皆無であり、
歩留りも非常に良好なものであった。
In addition, there is no possibility that the element will be in an electrical short-circuit state,
The yield was also very good.

なお、以上の実施例においては、半導体層4・14・2
4を形成する際に金属マスクによりパターニングを行な
ったが、フォトレジストを用いたソフトオフ法などによ
っても同様の形状の半導体層4・14・24を形成する
ことができる。また、実施例1から4および実施例7に
おいて、バス・バー層2あるいは22に沿って低抵抗の
金属層を付加した構成にすると、バス・バーの抵抗を大
きく減少させることができ、特にパネルが大型の場合に
その表示をより良好なものとすることができた。実施例
5および6の場合にも、バス・バー層12に沿ッてより
抵抗の低い金属N(たとえばアルミニウム層)を付加す
ることにより、上記と同様の効果を得ることができる。
In addition, in the above embodiment, the semiconductor layers 4, 14, 2
Although patterning was performed using a metal mask when forming semiconductor layers 4, 4, 14, and 24 having similar shapes can also be formed by a soft-off method using a photoresist. Furthermore, in Examples 1 to 4 and Example 7, by adding a low-resistance metal layer along the bus bar layer 2 or 22, the resistance of the bus bar can be greatly reduced, especially when the panel The display can be made better when the image is large. In the case of Examples 5 and 6, the same effect as described above can be obtained by adding a metal N having a lower resistance (for example, an aluminum layer) along the bus bar layer 12.

発明の効果 以上に示した結果かられかるように、本発明は非常に簡
単な構成と工程により、電気的短絡状態が生じにクク、
容量が小さく、十分な非直線性を持った非直線抵抗素子
を具備して、高時分割時にも良好な表示が得られる液晶
パネルを作製するものであり、液晶パネルの大表示容量
化に資するところが大である。
Effects of the Invention As can be seen from the results shown above, the present invention has a very simple structure and process, which prevents electrical short circuits from occurring.
This method creates a liquid crystal panel that is equipped with a non-linear resistance element that has a small capacitance and sufficient non-linearity, and can provide good display even during high time divisions, and contributes to increasing the display capacity of liquid crystal panels. However, it is large.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一例を示す液晶パネル片側基板の一部
分の構成斜視図、第2図(a)はその平面図、第2図f
b)はその断面図、第3図(alは本発明の別の例を示
す液晶パネル片側基板の平面図、第3図(b)はその断
面図、第4図(alは本発明のさらに別の側口、第6図
は本発明に係る非直線抵抗素子の電流−電圧特性の一例
を示す特性図、第7図は従来例を示す構成斜視図、第8
図(a)・(b)は別の従来例を示す平面図と断面図、
第9図はMIM素子電流−電圧特性の一例を示す特性図
、第10図は非直線抵抗素子を持つ液晶パネルの等価回
路図である。 1.11.21.31.41.51・・・・・・基板、
2.12.22・・・・・・パス・バ一層、32・・・
・・・ITO膜、3.13.23.43.55・・・・
・・画素電極層、4.14.24.34・・・・・・半
導体層、15.25.33・・・・・・金属層、42・
・・・・・熱酸化タンタル層、44.52・・・・・・
タンタル層、45.53・・・・・・陽極酸化タンタル
層、46・・・・・・ポリイミド層、47.54・・・
・・・クロム層、56・・・・・・非直線抵抗素子部、
61・・・・・・非直vA低抵抗62・・・・・・非直
線抵抗並列容量、63・・・・・・液晶層の抵抗、64
・・・・・・液晶層の容量、65・・・・・・非直線抵
抗素子、66・・・・・・液晶層。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 4 手厚イ4〜)予 第2図 第3図 第4図 バスノく−1 粥5図 第6図 電流(〃) 第7図 第8図 第9図 電 柔(Vう 第10図
FIG. 1 is a perspective view of a part of one side substrate of a liquid crystal panel showing an example of the present invention, FIG. 2(a) is a plan view thereof, and FIG.
b) is a sectional view thereof, FIG. 3 (al is a plan view of one side substrate of a liquid crystal panel showing another example of the present invention, FIG. Another side port, FIG. 6 is a characteristic diagram showing an example of the current-voltage characteristics of the nonlinear resistance element according to the present invention, FIG. 7 is a configuration perspective view showing a conventional example, and FIG.
Figures (a) and (b) are a plan view and a sectional view showing another conventional example,
FIG. 9 is a characteristic diagram showing an example of MIM element current-voltage characteristics, and FIG. 10 is an equivalent circuit diagram of a liquid crystal panel having a nonlinear resistance element. 1.11.21.31.41.51...Substrate,
2.12.22...Pass bar layer, 32...
...ITO film, 3.13.23.43.55...
... Pixel electrode layer, 4.14.24.34 ... Semiconductor layer, 15.25.33 ... Metal layer, 42.
...Thermal oxidation tantalum layer, 44.52...
Tantalum layer, 45.53... Anodized tantalum layer, 46... Polyimide layer, 47.54...
...Chromium layer, 56...Non-linear resistance element part,
61...Non-linear vA low resistance 62...Non-linear resistance parallel capacitance, 63...Resistance of liquid crystal layer, 64
... Capacity of liquid crystal layer, 65 ... Nonlinear resistance element, 66 ... Liquid crystal layer. Name of agent Patent attorney Toshio Nakao Haka1 person Figure 1 4 Atsushi A 4~) Figure 2 Figure 3 Figure 4 Basunoku-1 Congee 5 Figure 6 Current (〃) Figure 7 Figure 8 Figure 9 Electric soft (V Figure 10

Claims (11)

【特許請求の範囲】[Claims] (1)液晶層を挟持する基板のうち少なくとも一方の基
板が、透明絶縁体上に所定の間隔部を隔てて対向する画
素電極層とバス・バー層を有し、かつ、前記間隔部およ
びその両側の前記画素電極層の一部と前記バス・バー層
の一部をおおう形状のセレン(Se)とテルル(Te)
を主成分とする半導体層を有することを特徴とする液晶
パネル。
(1) At least one of the substrates sandwiching the liquid crystal layer has a pixel electrode layer and a bus bar layer facing each other with a predetermined gap on a transparent insulator, and the gap and the Selenium (Se) and tellurium (Te) covering a part of the pixel electrode layer and a part of the bus bar layer on both sides.
A liquid crystal panel characterized by having a semiconductor layer containing as a main component.
(2)バス・バー層と画素電極層とが、同種の透明導電
物質からなることを特徴とする特許請求の範囲第(1)
項記載の液晶パネル。
(2) Claim (1) characterized in that the bus bar layer and the pixel electrode layer are made of the same type of transparent conductive material.
LCD panel described in section.
(3)画素電極層が、酸化スズ(SnO_2)を含む酸
化インジウム(In_2O_3)、あるいは、酸化スズ
により形成されている特許請求の範囲第(1)項記載の
液晶パネル。
(3) The liquid crystal panel according to claim (1), wherein the pixel electrode layer is formed of indium oxide (In_2O_3) containing tin oxide (SnO_2) or tin oxide.
(4)半導体層と画素電極層の間に、少なくとも両者の
重なり部分を含む形状の金属層が形成されている特許請
求の範囲第(1)項記載の液晶パネル。
(4) The liquid crystal panel according to claim (1), wherein a metal layer is formed between the semiconductor layer and the pixel electrode layer in a shape that includes at least an overlapping portion of both.
(5)半導体層と画素電極層の間の金属層が、バス・バ
ー層と同種の金属で形成されている特許請求の範囲第(
4)項記載の液晶パネル。
(5) The metal layer between the semiconductor layer and the pixel electrode layer is formed of the same kind of metal as the bus bar layer.
4) The liquid crystal panel described in section 4).
(6)半導体層と画素電極層の間の金属層が、クロム(
Cr)、チタン(Ti)のいずれかにより形成されてい
る特許請求の範囲第(4)項記載の液晶パネル。
(6) The metal layer between the semiconductor layer and the pixel electrode layer is made of chromium (
The liquid crystal panel according to claim (4), which is formed of either Cr) or titanium (Ti).
(7)蒸着法により、基板上にセレンとテルルとのいず
れかあるいは両者を主成分とする、少なくとも一層の半
導体層を形成することを特徴とする液晶パネルの製法。
(7) A method for manufacturing a liquid crystal panel, which comprises forming at least one semiconductor layer containing either or both of selenium and tellurium as main components on a substrate by vapor deposition.
(8)テルルとセレンとが2対1から4対1の間の重量
比で混合された混合物を蒸着源として用いた特許請求の
範囲第(7)項記載の液晶パネルの製法。
(8) A method for manufacturing a liquid crystal panel according to claim (7), using a mixture of tellurium and selenium in a weight ratio of 2:1 to 4:1 as a deposition source.
(9)テルルとモル分率10%以下のヒ素(As)を含
むセレンとが2対1から4対1の間の重量比で混合され
た混合物を蒸着源として用いた特許請求の範囲第(7)
項記載の液晶パネルの製法。
(9) Claim No. 2, in which a mixture of tellurium and selenium containing arsenic (As) with a molar fraction of 10% or less is mixed in a weight ratio of 2:1 to 4:1 as a vapor deposition source. 7)
Manufacturing method of liquid crystal panel described in section.
(10)セレン層を蒸着法により形成する工程と、次い
でモル分率70%以上のテルルを含むセレンとテルルの
合金(Se_1_−_xTexかつX≧0.7)を蒸着
源として蒸着法によりセレンとテルルの合金層を形成す
る工程とにより、基板上に半導体層を形成する特許請求
の範囲第(7)項記載の液晶パネルの製法。
(10) A step of forming a selenium layer by a vapor deposition method, and then forming a selenium layer by a vapor deposition method using an alloy of selenium and tellurium (Se_1_−_xTex and X≧0.7) containing tellurium with a mole fraction of 70% or more as a vapor deposition source. A method for manufacturing a liquid crystal panel according to claim 7, wherein a semiconductor layer is formed on a substrate by the step of forming a tellurium alloy layer.
(11)モル分率10%以下のヒ素を含むセレンを蒸着
源として蒸着法によりヒ素を含むセレン層を形成する工
程と、次いでモル分率70%以上のテルルを含むセレン
とテルルの合金(Se_1_−_xTexかつX≧0.
7)を蒸着源として蒸着法によりセレンとテルルの合金
層を形成する工程とにより、基板上に半導体層を形成す
る特許請求の範囲第(7)項記載の液晶パネルの製法。
(11) A step of forming a selenium layer containing arsenic by a vapor deposition method using selenium containing arsenic with a molar fraction of 10% or less as a vapor deposition source, and then an alloy of selenium and tellurium (Se_1_ −_xTex and X≧0.
7) A method for manufacturing a liquid crystal panel according to claim 7, wherein a semiconductor layer is formed on a substrate by a step of forming an alloy layer of selenium and tellurium by a vapor deposition method using a vapor deposition source.
JP61093754A 1986-04-23 1986-04-23 Liquid crystal panel and its production Pending JPS62250422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61093754A JPS62250422A (en) 1986-04-23 1986-04-23 Liquid crystal panel and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61093754A JPS62250422A (en) 1986-04-23 1986-04-23 Liquid crystal panel and its production

Publications (1)

Publication Number Publication Date
JPS62250422A true JPS62250422A (en) 1987-10-31

Family

ID=14091216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61093754A Pending JPS62250422A (en) 1986-04-23 1986-04-23 Liquid crystal panel and its production

Country Status (1)

Country Link
JP (1) JPS62250422A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650664A (en) * 1992-02-28 1997-07-22 Canon Kabushiki Kaisha Connector effecting an improved electrical connection and a semiconductor apparatus using such connector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5650664A (en) * 1992-02-28 1997-07-22 Canon Kabushiki Kaisha Connector effecting an improved electrical connection and a semiconductor apparatus using such connector

Similar Documents

Publication Publication Date Title
JPS59131974A (en) Electrooptic apparatus
JP2605382B2 (en) Active matrix substrate manufacturing method
JPS62250422A (en) Liquid crystal panel and its production
JPH0458008B2 (en)
JP2778746B2 (en) Liquid crystal display device and method of manufacturing electrode substrate
JP3199913B2 (en) Liquid crystal electro-optical device and manufacturing method thereof
JPS62272228A (en) Liquid crystal cell
JP3222649B2 (en) Two-terminal nonlinear element
JPH0273330A (en) Active matrix substrate
JPH08167608A (en) Wirings structure and liquid crystal element
JPS61284728A (en) Liquid crystal cell
JPH06308539A (en) Production of matrix array substrate
JPS62250423A (en) Liquid crystal panel
JP2585465B2 (en) Matrix array substrate
JPS6269239A (en) Liquid crystal cell
JPH07261198A (en) Liquid crystal display device
JP3483317B2 (en) Liquid crystal display
JPS6262333A (en) Production of thin film two-terminal element type active matrix liquid crystal display device
JPS5840527A (en) Production of substrate for liquid crystal panel
JPH05196970A (en) Liquid crystal display device
JPH0326367B2 (en)
JPH06160911A (en) Liquid crystal display device
JPS6037523A (en) Matrix liquid crystal display device
JPH05323340A (en) Selective etching method for anodically oxidized film and production of liquid crystal display device by using this method
JPS62253192A (en) Matrix type display unit