JPS6223550B2

JPS6223550B2 -

Info

Publication number: JPS6223550B2
Application number: JP54113158A
Authority: JP
Inventors: Hisao Sato
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1979-09-04
Filing date: 1979-09-04
Publication date: 1987-05-23
Also published as: JPS5638986A

Description

【発明の詳細な説明】本発明は直流モーターにおいて、駆動電圧の変
動及び負荷トルクの変動により回転速度が変化す
るのを防ぎ、一定速度の回転を得る直流モーター
の制御回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control circuit for a DC motor, which prevents the rotational speed from changing due to fluctuations in drive voltage and load torque, and obtains rotation at a constant speed.

従来、直流モーターの制御に用いられた方法は
機械式のものと電子式のものがあり、機械式のも
のにはメカガバナによる方法、電子式のものには
ブリツジ回路による方法、周波数発電器による方
法があつた。メカガバナによる方法は簡単である
が次の欠点がある。 Traditionally, there are two methods used to control DC motors: mechanical and electronic. Mechanical ones use mechanical governors, electronic ones use bridge circuits, and frequency generators. It was hot. Although the method using a mechanical governor is simple, it has the following drawbacks.

(イ) ノイズを発生する。(b) Generates noise.

(ロ) 接点の寿命が短い。(b) Contact life is short.

(ハ) 一つのメカガバナは一つの回転速度に設定さ
れているので、速度を切り換えるには複数のメ
カガバナを必要とした。(c) Since one mechanical governor is set to one rotational speed, multiple mechanical governors were required to switch the speed.

(ニ) 所定の回転速度に合わせるための調整が必要
である。(d) Adjustment is required to match the specified rotation speed.

これに対し電子式のものは(イ)、(ロ)の欠点が解消
される。第１図はブリツジ回路による方式の実施
例を示す回路図である。１は直流モーター、２は
駆動トランジスター、３は抵抗器、４は可変抵抗
器、５は制御トランジスター、６はしきい値を決
めるダイオードである。制御トランジスター５の
ベース電位をＶ_B、モーターのマイナス側端子の
電位をＶ_Mとすると、モータの逆起電力は前記二
点の電位差Ｖ_B−Ｖ_Mに比例する。この電圧が制御
トランジスター５のベース・エミツタ間電圧とダ
イオード６の端子間電圧の差に等しいしきい値を
越えると制御トランジスター５、駆動トランジス
ター２により負帰還がかかりモーターの駆動電流
は減少し、結果としてモーターの逆起電圧の足数
倍が前記のしきい値に等しくなりモーターの回転
数が一定になる。第２図に周波数発電器による方
法の実施例の回路図を示す。７は周波数発電器の
コイル、８は整流ダイオード、周波数発電器の出
力は整流ダイオードで整流され、抵抗器９と１０
で分割される。 On the other hand, the electronic type eliminates the drawbacks (a) and (b). FIG. 1 is a circuit diagram showing an embodiment of the system using a bridge circuit. 1 is a DC motor, 2 is a drive transistor, 3 is a resistor, 4 is a variable resistor, 5 is a control transistor, and 6 is a diode that determines the threshold value. Assuming that the base potential of the control transistor 5 is V _B and the potential of the negative terminal of the motor is V _M , the back electromotive force of the motor is proportional to the potential difference between the two points, V _B - V _M . When this voltage exceeds a threshold value equal to the difference between the voltage between the base and emitter of the control transistor 5 and the voltage between the terminals of the diode 6, negative feedback is applied to the control transistor 5 and the drive transistor 2, reducing the drive current of the motor. As a result, the number of times the motor's back electromotive force is equal to the threshold value, and the motor's rotational speed becomes constant. FIG. 2 shows a circuit diagram of an embodiment of the frequency generator method. 7 is a frequency generator coil, 8 is a rectifier diode, the output of the frequency generator is rectified by the rectifier diode, and resistors 9 and 10
It is divided by

この電圧がツエナ・ダイオード１２とトランジ
スター１１のカツトイン電圧の和より大きくなる
と、その差がトランジスター１１で増幅され、駆
動トランジスター１３のベース電圧を下げ、モー
ターの駆動電圧が下がる。こうして負帰置がかか
り結果として周波数発電器の起電圧が一定とな
り、回転速度が一定になる。 When this voltage becomes larger than the sum of the cut-in voltages of the Zener diode 12 and the transistor 11, the difference is amplified by the transistor 11, lowering the base voltage of the drive transistor 13 and lowering the drive voltage of the motor. In this way, negative feedback is applied, and as a result, the electromotive force of the frequency generator becomes constant, and the rotation speed becomes constant.

従つて、ブリツジ回路による方法、周波数発電
器による方法には次の欠点がある。 Therefore, the bridge circuit method and the frequency generator method have the following drawbacks.

(ホ) モーターの逆起電圧または周波数発電器の起
電圧のバラツキ、及びしきい値のバラツキを補
正するために可変抵抗器による調整が必要であ
る。(E) Adjustment using a variable resistor is required to correct variations in the back electromotive force of the motor or the electromotive force of the frequency generator, and variations in the threshold value.

(ヘ) 駆動トランジスターはＡクラス動作をするた
め、コレクター損失が大きく、電力の効率が悪
い。(F) Since the drive transistor operates in class A mode, collector loss is large and power efficiency is poor.

(ト) モーターの回転速度を変えることが困難であ
る。(g) It is difficult to change the rotation speed of the motor.

本発明の目的は、上記欠点を解消し、一定速度
のモーター回路を得るにあたり駆動トランジスタ
ーより直流モーターを直接駆動する簡単な回路構
成をとりながら、きわめて電力効率にすぐれた直
流モーターの駆動回路を提供する点にある。 An object of the present invention is to eliminate the above-mentioned drawbacks and provide a DC motor drive circuit with extremely high power efficiency while having a simple circuit configuration in which the DC motor is directly driven by a drive transistor in order to obtain a constant speed motor circuit. It is in the point of doing.

本発明の直流モーターの制御回路は、検出器の
出力信号の周期を基準時間発生手段の生成する時
間（以後Ｔ_sと呼ぶ）と比較し、長ければ次の一
周期の範囲内で直流モーターを駆動し、短かけれ
ば駆動を行なわず慣性で回わす。このときモータ
ーの回転速度は負荷のため減速される。こうして
検出器の出力信号の周期がＴ_sに等しくなるよう
に、加速されたり減速されたりしながらモーター
の回転速度を一定にしようとするものである。 The DC motor control circuit of the present invention compares the period of the output signal of the detector with the time generated by the reference time generating means (hereinafter referred to as _Ts ), and if it is longer, the DC motor is controlled within the next one period. If it is short, it will not be driven and will rotate by inertia. At this time, the rotational speed of the motor is reduced due to the load. In this way, the rotation speed of the motor is kept constant while being accelerated or decelerated so that the period of the output signal of the detector becomes equal to _Ts .

第３図は本発明の一実施例を示す回路図であ
る。１４は検出器で向かい合つた発光及び受光素
子とモーターの軸に付けられたスリツト板から成
り、スリツト板の回転により光路を開いたり遮断
したりすることにより信号を発生する。１５は基
準発振回路で圧電振動子３０によつて、安定な周
波数の発振をする発振回路２７と分周回路２８か
ら成つている。１６は検出器１４の信号の立ち上
り検出回路で二つのＤタイプ・フロツプ・フロツ
プとANDゲートから成り、検出器１４の出力信
号が立ち上つたときに基準発振器１５の出力パル
スに同期した信号（以下Ｔ^*と呼ぶ）を発生す
る。１７はカウンター回路で基準発振回路１５の
出力パルス（以後φと呼ぶ）をカウントする。カ
ウンター回路１７はプリセツト・データ入力１９
をもち、Ｔ^*が発生するとカウンター回路１７の
内容はプリセツト・データ入力１９の値にセツト
される。また、カウンター回路１７は一定の値に
なるとキヤリ出力１８を発生して停止する。従つ
て、基準発振回路１５とカウンター回路１７によ
り基準時間発生手段を構成し、キヤリ出力１８は
その出力である。第４図に基準発振回路１５の出
力波形３２と検出器の出力波形３３と、立ち上り
検出回路１６の出力波形３４とキヤリ１８の出力
波形３５の関係を示す。２１は判断手段でありゲ
ート２２とゲート２３と、JKフリツプ・フロツ
プ２４から成る。ゲート２２とゲート２３はＴ^*
が発生したときにカウンター１７が、キヤリを発
生していればフリツプ・フロツプ２４をセツト
し、キヤリが発生していなければリセツトするた
めのＪ入力及びＫ入力を発生する。第４図にJK
フリツプ・フロツプ２４のＪ入力波形３６と、
KJ力波形３７及び出力波形３８と他の信号波形
との関係を示す。フリツプ・フロツプ２４の出力
は増幅され、駆動トランジスター１３をオン、オ
フする。 FIG. 3 is a circuit diagram showing one embodiment of the present invention. Reference numeral 14 is a detector consisting of a light emitting and light receiving element facing each other and a slit plate attached to the shaft of a motor, and a signal is generated by opening or blocking an optical path by rotating the slit plate. Reference numeral 15 denotes a reference oscillation circuit, which is composed of an oscillation circuit 27 that oscillates at a stable frequency using a piezoelectric vibrator 30, and a frequency dividing circuit 28. Reference numeral 16 denotes a rising edge detection circuit for the signal from the detector 14, which consists of two D-type flip-flops and an AND gate, and when the output signal from the detector 14 rises, it detects a signal synchronized with the output pulse from the reference oscillator 15 (hereinafter referred to as (referred to as T ^* ). A counter circuit 17 counts the output pulses (hereinafter referred to as φ) of the reference oscillation circuit 15. Counter circuit 17 has preset data input 19
When T ^* occurs, the contents of counter circuit 17 are set to the value of preset data input 19. Further, when the counter circuit 17 reaches a certain value, it generates a carry output 18 and stops. Therefore, the reference oscillation circuit 15 and the counter circuit 17 constitute a reference time generating means, and the carry output 18 is the output thereof. FIG. 4 shows the relationship between the output waveform 32 of the reference oscillation circuit 15, the output waveform 33 of the detector, the output waveform 34 of the rise detection circuit 16, and the output waveform 35 of the carrier 18. Reference numeral 21 denotes a determining means, which consists of a gate 22, a gate 23, and a JK flip-flop 24. Gate 22 and gate 23 are T ^*
When this occurs, the counter 17 sets the flip-flop 24 if a carry has occurred, and generates a J input and a K input for resetting if a carry has not occurred. Figure 4 shows JK
J input waveform 36 of flip-flop 24;
The relationship between the KJ force waveform 37 and the output waveform 38 and other signal waveforms is shown. The output of flip-flop 24 is amplified and turns drive transistor 13 on and off.

これによりＴ^*の周期が、基準時間発生手段の
定める一定時間より長ければ次のＴ^*の一周期の
間モーターに電力を供給する。モーターはその間
に加速され、Ｔ^*の周期が十分短かくなればモー
ターへの電力の供給は行なわれず慣性で回わる。
このようにしてモーターは一定の回転速度に制御
される。カウンタ回路１７はプリセツト・データ
入力１９の値によりカウント開始の値を変えるこ
とができるので、Ｔ^*の発生からキヤリの発生ま
での時間を変えることができ、モーターの回転速
度を変えることができる。また、JKフリツプ・
フロツプ２４はＪ入力及びＫ入力とは無関係にセ
ツト、リセツトをする非同期入力であるセツト入
力２５とクリア入力２６を持つ。この二つの入力
により無条件に駆動トランジスター１３をオン、
オフできる。従つてモーターを停止及び制御を解
除することができる。 As a result, if the period of T ^* is longer than the fixed time determined by the reference time generating means, power is supplied to the motor for the next period of T ^* . The motor is accelerated during that time, and if the period of T ^* becomes sufficiently short, no power is supplied to the motor and it rotates by inertia.
In this way, the motor is controlled to a constant rotational speed. Since the counter circuit 17 can change the count start value according to the value of the preset data input 19, the time from the occurrence of T ^* to the occurrence of a carry can be changed, and the rotational speed of the motor can be changed. Also, JK flip
Flop 24 has a set input 25 and a clear input 26, which are asynchronous inputs that set and reset independently of the J and K inputs. These two inputs unconditionally turn on the drive transistor 13,
Can be turned off. Therefore, the motor can be stopped and controlled.

第５図は本発明の他の実施例を示すブロツク図
である。４０は周波数の安定化された発振回路、
４１と４２は分周回路で、前記発振回路４０とと
もに基準発振回路を構成する。４３はカウンター
回路である。１４は検出器、１６は立ち上り検出
回路で立ち上り信号Ｔ^*を発生する。４７はフリ
ツプ・フロツプ（以後フラグと呼ぶ）、４５はデ
コード回路でカウンター回路４３の値と立ち上り
検出回路１６の出力Ｔ^*を入力し、Ｔ^*が発生し
たときに出力線４４を通しカウンター回路４３を
所定の値（以後NOと呼ぶ）にセツトし、また、
フリツプ・フロツプ４７をリセツトする。カウン
ター回路４３は基準発振回路の出力パルスをカウ
ントするが、前記の所定の値NOより一定数のカ
ウントをしたときにデコーダ回路４５がフラグを
セツトする。カウンター回路４３はＴ^*の発生時
にNOにセツトされるが、それ以後の状態の遷移
には枝分かれがあるものとする。枝分かれのため
NOから一定数のカウントをした後の状態は二つ
以上あり得る。第６図にカウンター回路４３の状
態遷移の例を示す。５０はNOにセツトされた状
態である。５１〜５４はいずれも50から７をカウ
ントした結果の状態である。デコーダ回路４５は
枝分かれによつて生じたすべての枝についてフラ
グのセツトをする。従つてＴ^*の発生からフラグ
がセツトされるまでの時間は一定である。４６は
フリツプ・フロツプ（以下Idfと呼ぶ）でその出
力にはモータ駆動トランジスター１３が接続さ
れ、Idfの状態により駆動トランジスター１３を
オン、オフにする。Idf４６と駆動トランジスタ
ー１３はパルス駆動手段を構成する。デコーダ回
路４５はＴ^*が発生したとき直前のフラグの状態
を読みセツトされていればIdf４６をセツトしリ
セツトされていればIdf４６をリセツトする。こ
れによりＴ^*が一定の時間より長いか短いかを判
断する。 FIG. 5 is a block diagram showing another embodiment of the invention. 40 is a frequency stabilized oscillation circuit;
41 and 42 are frequency dividing circuits, which together with the oscillation circuit 40 constitute a reference oscillation circuit. 43 is a counter circuit. 14 is a detector, and 16 is a rising edge detection circuit which generates a rising edge signal T ^* . 47 is a flip-flop (hereinafter referred to as a flag); 45 is a decoding circuit that inputs the value of the counter circuit 43 and the output T ^* of the rising edge detection circuit 16; when T ^* occurs, the output line 44 is passed through the counter circuit 43; is set to a predetermined value (hereinafter referred to as NO), and
Reset flip-flop 47. The counter circuit 43 counts the output pulses of the reference oscillation circuit, and the decoder circuit 45 sets a flag when the count exceeds the predetermined value NO. The counter circuit 43 is set to NO when T ^* occurs, but it is assumed that there are branches in the subsequent state transition. Because of branching
There can be two or more states after counting a certain number from NO. FIG. 6 shows an example of state transition of the counter circuit 43. 50 is a state set to NO. 51 to 54 are all states as a result of counting 7 from 50. The decoder circuit 45 sets flags for all branches caused by branching. Therefore, the time from the occurrence of T ^* until the flag is set is constant. 46 is a flip-flop (hereinafter referred to as Idf) whose output is connected to the motor drive transistor 13, and the drive transistor 13 is turned on or off depending on the state of Idf. The Idf 46 and the drive transistor 13 constitute a pulse drive means. The decoder circuit 45 reads the previous state of the flag when T ^* occurs, and if it has been set, sets Idf 46, and if it has been reset, resets Idf 46. This determines whether T ^* is longer or shorter than a certain time.

モーターの回転が遅くＴ^*が発生したときにフ
ラグがセツトされていればIdfがセツトされ、モ
ーターに電力が供給され加速される。一方、モー
ターの回転が速くフラグがセツトされる前にＴ^*
が発生する場合にはIdfはリセツトされモーター
へは電力は供給されず慣性により回転する。こう
してＴ^*の周期は一定値に保たれ回転速度は一定
の値に制御される。モーターの停止及び制御の解
除は、Idf４６を無条件でリセツトまたはセツト
されることにより行なわれる。 If the flag is set when the motor rotation is slow and T ^* occurs, Idf is set, power is supplied to the motor, and the motor is accelerated. On the other hand, the motor rotation is fast and T ^*
If this occurs, Idf is reset and no power is supplied to the motor, which rotates due to inertia. In this way, the period of T ^* is maintained at a constant value, and the rotational speed is controlled at a constant value. The motor is stopped and the control is released by unconditionally resetting or setting Idf46.

以上で明らかなように、駆動トランジスター１
３はスイツチング・モードで動作するのでコレク
ター損失はＡクラス動作に比べて小さくなるの
で、放熱の問題から解放されると同時に電力の効
率の高い駆動ができる。また、制御回路はすべて
デイジタル回路から成り立つているのでIC化が
容易であり、電卓用プリンターのモータ制御に応
用する場合には電卓用のLSIの中に制御回路を作
ることが可能である。また、固有振動数の定つた
圧電振動子を使用することにより調整は不要であ
る。 As is clear from the above, the drive transistor 1
3 operates in switching mode, so the collector loss is smaller than in A class operation, which eliminates the problem of heat dissipation and at the same time allows highly efficient driving of power. In addition, since the control circuit is entirely composed of digital circuits, it is easy to integrate it into an IC, and when applied to the motor control of a calculator printer, it is possible to create the control circuit inside the calculator LSI. Further, by using a piezoelectric vibrator with a fixed natural frequency, no adjustment is necessary.

以上述べた本発明の直流モーターの制御回路は
例えば第５図の回路で説明すると、直流モーター
１の回転が遅いときはフリツプフロツプ４６は直
流モーター１の回転が速くなり、フリツプフロツ
プ４６がリセツトされるまでセツトされたままで
あるため、その間駆動トランジスター１３はオン
状態が接続され、速やかに直流モーター１の回転
数をあげることができる。逆に、直流モーター１
の回転数が速い場合にはフリツプフロツプ４６は
リセツトされたままとなるため、駆動トランジス
ター１３はリセツトされたままであり、直流モー
ター１の回転速度は速やかに減速される。 The control circuit for the DC motor of the present invention described above will be explained using, for example, the circuit shown in FIG. Since it remains set, the drive transistor 13 is kept on during that time, and the rotational speed of the DC motor 1 can be quickly increased. On the other hand, DC motor 1
When the rotational speed of the DC motor 1 is high, the flip-flop 46 remains reset, so the drive transistor 13 remains reset, and the rotational speed of the DC motor 1 is quickly reduced.

このように、本発明の直流モーターの制御回路
によれば、直流モーターの制御が駆動トランジス
ターによりおこなわれるため、制御回路の構成が
きわめて簡単であるにもかかわらず、速やかに直
流モーターを所定の回転速度にすることができ、
電力効率にすぐれ、低消費電力でありながらすみ
やかに直流モーターの回転を一定にすることがで
きる。 As described above, according to the DC motor control circuit of the present invention, since the DC motor is controlled by the drive transistor, the DC motor can be quickly rotated to a predetermined speed even though the configuration of the control circuit is extremely simple. can be speeded up,
It has excellent power efficiency and can quickly stabilize the rotation of the DC motor while consuming low power.

[Brief explanation of the drawing]

第１図はフリツジ回路による方法を示す回路
図。第２図は周波数発電器による方法を示す回路
図。第３図は本発明による方法及び回路の実施例
を示す回路図。第４図は第３図の実施例の主な信
号の波形を示す。第５図は本発明の別の実施例を
示すブロツク図である。第６図はカウンター回路
４３の状態遷移の例を示す図である。１……直流モーター、２……駆動トランジスタ
ー、５……制御トランジスター、７……周波数発
電器コイル、８……整流ダイオード、１１……ト
ランジスター、１２……ツエナ・ダイオード、１
３……駆動トランジスター、１４……検出器、１
５……基準発振回路、１６……立ち上り検出回
路、１７……カウンター回路、２０……カウンタ
ーのクリア入力、２１……判別手段、２７……発
振回路、２８，２９……MOSトランジスタでイ
ンバータを構成する。３０……圧電振動子、３１
……コンデンサ、３２……基準発振回路の出力波
形、３３……検出器の出力波形、３４……立ち上
り検出回路の出力波形、３５……カウンターのキ
ヤリ出力波形、３６……JKフリツプ・フロツプ
のＪ入力波形、３７……JKフリツプ・フロツプ
のＫ入力波形、３８……判別手段の出力波形、４
０……発振回路、４３……カウンター回路、４５
……デコード回路、４６……フリツプ・フロツプ
（Idf）、４７……フリツプ・フロツプ（フラグ）、
５０……NOにセツトされた状態、５１〜５４…
…50から７をカウントした状態。 FIG. 1 is a circuit diagram showing a method using a fringe circuit. FIG. 2 is a circuit diagram showing a method using a frequency generator. FIG. 3 is a circuit diagram illustrating an embodiment of the method and circuit according to the invention. FIG. 4 shows the waveforms of the main signals in the embodiment of FIG. FIG. 5 is a block diagram showing another embodiment of the invention. FIG. 6 is a diagram showing an example of state transition of the counter circuit 43. 1... DC motor, 2... Drive transistor, 5... Control transistor, 7... Frequency generator coil, 8... Rectifier diode, 11... Transistor, 12... Zener diode, 1
3... Drive transistor, 14... Detector, 1
5...Reference oscillation circuit, 16...Rise detection circuit, 17...Counter circuit, 20...Counter clear input, 21...Discrimination means, 27...Oscillation circuit, 28, 29...Inverter using MOS transistors Configure. 30...Piezoelectric vibrator, 31
... Capacitor, 32 ... Output waveform of the reference oscillation circuit, 33 ... Output waveform of the detector, 34 ... Output waveform of the rising edge detection circuit, 35 ... Carry output waveform of the counter, 36 ... JK flip-flop J input waveform, 37...K input waveform of JK flip-flop, 38...Output waveform of discrimination means, 4
0...Oscillation circuit, 43...Counter circuit, 45
...Decoding circuit, 46...Flip-flop (Idf), 47...Flip-flop (flag),
50...Set to NO, 51-54...
...Counting from 50 to 7.

Claims

[Claims] 1. A detector 14 that generates a signal in synchronization with the rotation of the DC motor 1, and a rise detection circuit 1 that receives the output signal of the detector 14 and generates a rise signal.
6, and an oscillation circuit 40 and frequency divider circuits 41 and 4 that input the oscillation output of the oscillation circuit 40 and generate a frequency divided signal.
2, and a counter circuit 4 that inputs and counts the output pulses of the reference oscillation circuit.
3, the control circuit for a DC motor includes a decoding circuit 45, a first flip-flop 46, a second flip-flop 47, and a drive transistor 13 for the DC motor 1, and the decoding circuit 45 detects the rising edge. circuit 1
6, the output signal of the counter circuit 43, the output signal of the first flip-flop 46, and the output signal of the second flip-flop 47 are input, and the counter circuit 43 and the first flip-flop 46 and the second flip-flop 47, and the drive transistor 13 drives the DC motor 1 by receiving the output signal of the first flip-flop 46. The decoding circuit 45 is connected to the rising edge detection circuit 1.
When the rising signal of No.6 is generated, the counter circuit 43 is set to a predetermined value and the second flip-flop 47 is reset, The second flip-flop 47 is set when a certain number has been counted from the value of
7 is read, and if the second flip-flop 47 is set when the rotation of the DC motor 1 is slow and the rising signal is generated, the first flip-flop 46 is set and the drive transistor 13 is turned on. When the DC motor 1 rotates quickly and the rising signal is generated before the second flip-flop 47 is set, the first flip-flop 46 is activated. 1. A control circuit for a DC motor, characterized in that the drive transistor 13 is turned off to cut off the supply of electric power to the DC motor 1, and the DC motor 1 is rotated by inertia.