JPS6223449B2 - - Google Patents

Info

Publication number
JPS6223449B2
JPS6223449B2 JP5741379A JP5741379A JPS6223449B2 JP S6223449 B2 JPS6223449 B2 JP S6223449B2 JP 5741379 A JP5741379 A JP 5741379A JP 5741379 A JP5741379 A JP 5741379A JP S6223449 B2 JPS6223449 B2 JP S6223449B2
Authority
JP
Japan
Prior art keywords
control
data
machine
measuring
characteristic data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5741379A
Other languages
English (en)
Other versions
JPS55150221A (en
Inventor
Shigeo Furuguchi
Toshio Yonezawa
Hidekuni Ishida
Masatoshi Matsushita
Masayuki Kitano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP5741379A priority Critical patent/JPS55150221A/ja
Publication of JPS55150221A publication Critical patent/JPS55150221A/ja
Publication of JPS6223449B2 publication Critical patent/JPS6223449B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 本発明は半導体製造プロセスの精密制御が可能
な半導体製造プロセス制御装置に関する。
通常半導体デバイスは、半導体基体への絶縁膜
形成、該膜の光蝕刻、拡散、蒸着などの各プロセ
スを経て得られる。ところで最近は、これらプロ
セスをコンピユータ制御で自動、精密化をはかろ
うとする試みがなされているが、上記プロセスの
コンピユータ制御は、作業現場で発生するデータ
をプロセス別にバツチで処理し、その処理結果に
基づいて作業員がプロセスマシンを運転する程度
のものにとどまつていた。
上記のようなプロセス制御装置では、プロセス
制御に人為的フアクタが介在し、データ処理を行
なつてからプロセスマシンへのデータフイードバ
ツクまで相当の時間を要するため、プロセスの精
密制御、プロセスの合理化等の面で限界があつ
た。
本発明は上記事情に鑑みてなされたもので、プ
ロセスをオンライン制御可能とすることにより、
プロセスの精密制御、プロセスの合理化が可能
で、半導体デバイスの品質向上、歩留りアツプが
期待できる半導体製造プロセス制御装置を提供し
ようとするものである。
以下図面を参照して本発明の一実施例を説明す
る。第1図は半導体デバイスの製造プロセスマシ
ンの全体的構成図であり、1〜1oは半導体製
造プロセス別に設けられたブロツクコントローラ
である。この製造プロセスの分け方としては、前
述の如く例えば光蝕刻ブロツク、拡散ブロツク、
………などであり、これらブロツクにはプロセス
マシン2〜2oが対応して配置され、これらプ
ロセスマシンにはマシンコントローラ3〜3
o、及び測定機器4〜4oが対応して配置されて
いる。なおここでブロツク毎にプロセスマシンを
1個にまとめた形として示しているが、一つのプ
ロセス例えば光蝕刻プロセスでも、複数のサブプ
ロセス例えばレジスト膜形成、露光、エツチング
などの各プロセスに分けられるため、これら機能
別にプロセスマシンを設置し、これらマシン毎に
専有のマシンコントローラ及び測定機器を設けた
り、同一機能レベルのプロセスマシンを複数個制
御したりなどのことは当然なされてよい。また5
は各ブロツクコントローラ1〜1oの上位に位
置する上位コンピユータ、6は製品の最終特性デ
ータ測定部である。また、a1〜ao,ao+1はウエ
ハフローを示している。
前述の上位コンピユータ(例えばミニコンピユ
ータ)5は主にデータ処理装置の役割をもち、デ
ータ集積及びストア、データ解析及び最適プロセ
スコントロール条件の割り出し、制御データの転
送、プロセスマシン監視等の機能を有している。
前記ブロツクコントローラ(例えばマイクロコン
ピユータ)1〜1oは主に、プロセスデータの
転送、対応ブロツク内のプロセス監視(アラー
ム、ステータス)、オペレーシヨンデータの書き
込み、プロセス終了データの書き出し機能等を有
している。前記マシンコントローラ(例えばマイ
クロコンピユータ)3〜3oは、主に上位コン
ピユータ5側からの指示に従がい、対応するプロ
セスマシンのシーケンスコントロール、対応する
プロセスマシンのコントロール、データ転送など
の機能を有する。前記測定部4〜4oはQC
(Quality Control)チエツクを行なう個所であ
り、プロセス途中における特性データ(例えば拡
散固有抵抗ρS、抵抗幅L、W、CVD膜厚tX
拡散深さXj)等が上位コンピユータ5へ送られ
る。前記製品の製品最終データ測定部6は、例え
ばテスタであり、製品最終特性データを上位コン
ピユータ5へ入力する。
第2図は本発明の一実施例に係わる半導体製造
プロセス制御装置を示すもので、前記第1図の構
成の一部をとり出し、かつ上位コンピユータ5の
部分を更に詳細化したものである。即ちプロセス
管理基準照合部11は、測定機器4等からの返
還データ(特性データ)、及びコントローラ1
,3等から制御系12を介したプロセス返還
データを得て、テーブルにもとづき前記返還デー
タの合否決定などの役割をする。照合部11で合
格と判定されたデータは数学モデル(アルゴリズ
ム)13の領域で記憶後処理され、その結果最適
値と判定された時はそのまま制御系12へ送ら
れ、マシンコントロールデータとして用いられ
る。上記数学モデル13で処理されたデータに、
基準値に対するずれがあると判定された場合は、
最適化データ出力部14で補正され、その結果得
られる最適化データは制御系12へ送られ、マシ
ンコントロールデータとして用いられる。上記数
学モデル13は、前記最適化データを得るため、
マシンコントロールデータとプロセスQCデータ
とデバイス特性との相関を予め方程式により確立
しておく個所である。端末装置15は上位コンピ
ユータ5に付随するものであり、製品の品種、ロ
ツト番号等のデータを上位コンピユータ本体5へ
送つたり、前記照合部11での前記データ照合結
果に不合格があつた場合の表示を行なつたり、そ
の他コンピユータ5に要する補助の役割をする。
端末装置16はブロツクコントローラに付随する
ものであり、プロセス状態の表示その他ブロツク
コントローラに要する補助の役割をする。
以上の構成では、上位コンピユータ5からコン
トローラを介してプロセスマシン2〜2o側へ
送出されるプロセスコントロールデータでこれら
プロセスマシンは制御され、また実測データ等の
各種データが上位コンピユータ5へ集積され、該
データをもとに前記ブロツクコントロールデータ
が作成されることになるが、いま仮にX番目のウ
エハ(ロツト)がN番プロセス(第2図ではN=
3としている)に送られてきた時の動作の一例を
考えてみる。まず、“X−1”番目のロツトで得
られたプロセスQCデータは照合部11へ送ら
れ、ここでデータ許容範囲内つまり合格であると
判定された時には、その合格データは数学モデル
13の領域で記憶されている。しかして前記X番
目のロツトがN番プロセスに送られてきた時に
は、前記数学モデルでの記憶データが取出され、
上位コンピユータ5はX番目のウエハの“N−
1”番目までのプロセスデータ(プロセスQCデ
ータを含む)及び目標特性データをも参照し、予
め定められた数学モデル(アルゴリズム)をもと
にして、X番目のウエハに対する最適制御条件を
決定し、これをブロツクコントローラ1を介し
てマシンコントローラ3に転送し、プロセスマ
シン2を最適状態で運転するものである。
第3図、第4図は以上の制御の一例として、デ
バイスの抵抗Rの値を最適化する場合の説明図
で、第3図は半導体製造プロセスにおいて、或る
特性データとそれを決める要素のフアンクシヨン
関係を示す分布特性図である。即ち拡散固有抵抗
ρSは拡散温度b、CVD膜厚c(その他不純物濃
度とか拡散時間t等も関係する)の関数、抵抗R
の幅L、Wは露光量d、レジスト膜厚e等の関
数、抵抗Rの値は上記ρS、L、Wの関数(〓R
=ρSL/W)であることを示している。また第4図 は上記ρSとtとの関係を概念的に示すものであ
る。
第3図においてプロセスデータ分布を、破線で
示す中心(目標)値に極力近づけるように制御す
るのは、対応するマシンコントローラまたは上位
コンピユータの役目である。またQCデータとし
てのL、W、抵抗Rの各目標値を考慮してρS
最適化するには、例えば第4図に示すようにρS
の値(前のロツトの合格値)がh点であつた場
合、数学モデルによる特性線iが上記h点を通る
まで平行移動した形の補正モデルjを得、それか
らこのjとρSの目標値との交点kを得れば、こ
のkと“X−1”番目のロツトの時の拡散時間
T1間のずれlが得られ、この“T1+l”がρS
目標値を得るための最適時間となり、この時間デ
ータが他のコントロールデータと共に制御系1
2、ブロツクコントローラ1を介してマシンコ
ントローラ3に送られ、最適拡散が行なわれる
ものである。なおρSが許容制御時間をはずれて
合格の時例えばρSがm点をとつて上限許容時間
T2をこえた時には、このm点を時間軸に対して
平行移動し、時間T2と交わつた時間が最適時間
となる。また前記最適拡散が行なわれて後、X番
目のウエハは測定部4でρSの値が測定され、
そのデータが照合部11で所定値と比較され、第
4図のρSの許容範囲であれば、数学モデル13
の領域に記憶され、“X+1”番目の使用に供さ
れるものである。
またX番目の製品が最終工程を終えて最終の測
定部6により評価され、その評価データが上位コ
ンピユータ5に送られ、X番目の製品が不要なら
ば上位コンピユータ5は、記憶されているX番目
の製品の所要プロセスの測定値、プロセスデータ
と前記評価データをつき合わせれば、不良原因の
探索を行なうこともできるものである。
上述した実施例によれば、プロセスQCデー
タ、該当プロセスでの過去に通過したコントロー
ル状況、デバイスの目標特性データを考慮して、
該当プロセスマシンを最適状態でコントロールす
ることが可能だから、歩留りアツプ、品質向上に
寄与するし、また複数プロセスのコントロール状
況を上位コンピユータ5でチエツクしているか
ら、異常があつた場合でもその原因探索が迅速か
つ容易に行なえる。また本構成が自動化されてい
ることにより、各プロセスマシン2〜2oのオ
ペレーシヨンが簡易化されるし、工期短縮及び省
力化も可能となる。また本構成による自動化シス
テムは、オンライン制御で行なうことができ、人
的要因のばらつき及びミスの削減が可能で、プロ
セスコントロールにおける再現性アツプが期待さ
れ、従つてこの点でも歩留りアツプ、品質向上が
可能となるものである。
なお上記実施例のシステムでは、システムの拡
張性、柔軟性、危険分散等を考慮して3階層のコ
ンピユータ構成を採用したが、これにのみ限られ
るものではない。また実施例ではプロセスQCチ
エツクを行なう測定部例えば4をプロセスマシ
ン2とは別に設け、照合部11に直接データを
送出するようにしているが、例えば測定部4
プロセスマシン2に含め、コントローラ3
、制御系12を介して照合部11にデータを
送るようにしてもよい等、最適化制御システムの
構成は種々変形可能である。
以上説明した如く本発明によれば、半導体製造
のプロセスをオンラインにより最適化制御ができ
るので、半導体デバイスの品質向上、歩留りアツ
プが期待でき、また該デバイスを得る際の省力
化、工期短縮、オペレーシヨンの簡易化、ミス防
止等が可能となる等、各種利点を有した半導体製
造プロセス制御装置が提供できる。
【図面の簡単な説明】
第1図は半導体デバイスの製造プロセスマシン
の全体的ブロツク構成図、第2図は上記第1図の
要部を詳細化したもので本発明の一実施例に係わ
る半導体製造プロセス制御装置について説明する
ためのブロツク構成図、第3図、第4図はそれぞ
れ上記第2図の装置の動作を説明するための図で
ある。 1〜1o……ブロツクコントローラ、2
o……プロセスマシン、3〜3o……マシンコ
ントローラ、4〜4o……測定機器、5……上
位コンピユータ、6……製品最終特性データ測定
部、11……プロセス管理基準照合部、12……
制御系、13……数学モデル(アルゴリズム)、
14……最適化データ出力部。

Claims (1)

    【特許請求の範囲】
  1. 1 プロセスマシンをコントロールする制御手段
    と、プロセスマシンにより形成された当該プロセ
    スにおける形成物の特性データを測定する測定手
    段と、この測定手段によつて得られた特性データ
    及び上記制御手段によるプロセスマシンのコント
    ロール状況を示すプロセス返還データが入力さ
    れ、上記特性データの合否を判定するプロセス管
    理基準照合手段と、上記測定手段から得た特性デ
    ータ、当該プロセスでの過去に通過したコントロ
    ール状況、及び半導体デバイスの目標特性データ
    の相関が方程式により確立され、上記プロセス管
    理基準照合手段の判定結果と上記相関方程式とに
    基づいて当該プロセスが最適であるか否か判定
    し、最適の時は当該プロセスのマシンコントロー
    ルデータを次のロツトのマシンコントロールデー
    タとして上記制御手段に出力する数学モデル手段
    と、この数学モデル手段によつて基準値に対する
    ずれがあると判定された時に補正モデルを生成
    し、この補正モデルと目標値とに基づいて前のロ
    ツトとのずれ量を算出し、このずれ量を補正する
    ように次のロツトのマシンコントロールデータを
    生成するとともに、上記ずれ量がプロセスマシン
    による補正の限界を越え且つ上記測定手段から得
    た特性データが許容範囲内の時は、プロセスマシ
    ンの制御限界値を補正値として次のロツトのマシ
    ンコントロールデータを生成し、これらのマシン
    コントロールデータを上記制御手段に出力する最
    適化データ出力手段とを具備することを特徴とす
    る半導体製造プロセス制御装置。
JP5741379A 1979-05-10 1979-05-10 Semiconductor fabricating process control system Granted JPS55150221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5741379A JPS55150221A (en) 1979-05-10 1979-05-10 Semiconductor fabricating process control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5741379A JPS55150221A (en) 1979-05-10 1979-05-10 Semiconductor fabricating process control system

Publications (2)

Publication Number Publication Date
JPS55150221A JPS55150221A (en) 1980-11-22
JPS6223449B2 true JPS6223449B2 (ja) 1987-05-22

Family

ID=13054953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5741379A Granted JPS55150221A (en) 1979-05-10 1979-05-10 Semiconductor fabricating process control system

Country Status (1)

Country Link
JP (1) JPS55150221A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5918651A (ja) * 1982-07-22 1984-01-31 Toshiba Corp 半導体ウエハ製造方法
JPH0616475B2 (ja) * 1987-04-03 1994-03-02 三菱電機株式会社 物品の製造システム及び物品の製造方法
US6470230B1 (en) * 2000-01-04 2002-10-22 Advanced Micro Devices, Inc. Supervisory method for determining optimal process targets based on product performance in microelectronic fabrication
US6469518B1 (en) * 2000-01-07 2002-10-22 Advanced Micro Devices, Inc. Method and apparatus for determining measurement frequency based on hardware age and usage
JP2012212919A (ja) * 2012-06-22 2012-11-01 Hitachi Kokusai Electric Inc 基板処理管理装置
JP6477423B2 (ja) * 2015-11-02 2019-03-06 オムロン株式会社 製造プロセスの予測システムおよび予測制御システム

Also Published As

Publication number Publication date
JPS55150221A (en) 1980-11-22

Similar Documents

Publication Publication Date Title
KR100251279B1 (ko) 반도체 제조용 증착설비의 막두께 조절방법
TW201135381A (en) Manufacturing execution system with virtual-metrology capabilities and manufacturing system including the same
US11698616B2 (en) Managing apparatus and managing system
JP3948827B2 (ja) 半導体装備の実時間制御方法
US11314237B2 (en) Managing apparatus and managing system
US7957821B2 (en) Systems and methods for statistical process control
JP2023052477A (ja) データ処理方法およびデータ処理プログラム
US20070129839A1 (en) System for controlling semiconductor device manufacturing process and method of controlling semiconductor device manufacturing process
JPS6223449B2 (ja)
US6873878B2 (en) Throughput analysis system and method
CN101937836B (zh) 半导体器件的制造系统与制造方法
US20190244843A1 (en) Data processing method, data processing apparatus, data processing system, and recording medium having recorded therein data processing program
CN108356603A (zh) 五轴数控机床主轴热变形误差补偿方法及系统
JP2004355330A (ja) 診断装置及び診断方法
JP7188950B2 (ja) データ処理方法およびデータ処理プログラム
JP2850767B2 (ja) 電線の切断長補正方法
JP2793448B2 (ja) 自動品質管理システム
TW200424816A (en) Method for automatic configuration of a processing system
JP2002312014A (ja) 加工物の製造方法、製造装置及び製造用プログラム
KR19990001946A (ko) 반도체 공정관리 시스템 및 공정관리 방법
JP3087625B2 (ja) 鋼材の試験管理装置
TW531823B (en) Multi-variable monitoring method for semiconductor processing
JP3321499B2 (ja) 製造システムおよび設備運転パラメータ自動決定装置
KR20210040983A (ko) 정비 관리 장치, 정비 관리 방법 및 프로그램
JP2006055918A (ja) 工作機械の熱変形誤差の補正方法