JPS62231526A

JPS62231526A - Ａｇｃ制御方式

Info

Publication number: JPS62231526A
Application number: JP7397286A
Authority: JP
Inventors: Tsurami Suzuki; 鈴木　貫巳
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1986-03-31
Filing date: 1986-03-31
Publication date: 1987-10-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、受信部ＡＧＣ回路と自動等化器とを含む変復
調装置に関し、特にそのＡＣ）Ｃ回路の応答速度を制量
する八Ｃ）Ｃ制御方式に関する。

（従来の技術）従来、この桟のＡＧＣ回路としては第２図のような回路
がある。

ＡＧＣ回路の入力をｘ１出力をｙとすると、ＡＣ）Ｃ回
路の基本的な動作は、入力Ｘがある範囲のレベルで変動
している場合、その変動にかかわらず出力ｙのレベルを
一定に保つことである。この出力ｙは自動等化器等の他
の変復調装置の受信部へ入力される。

変復調装置においてＡＧＣ回路が必要である主な理由は
、自ｄｎ化器は本来ＡＧＣの機能も持っているが、自動
等化器だけであると、自動等化器への入力のレベルが高
い場合、自動等化器のタップの係数が全体的に小さくな
り、桁落ち等で必要な精度を得られなくなってしまうか
らである。

次に第２図を参照してＡＧＣ回路の動作を説明するＯ入力Ｉは受信キャリアを適当なサンプリングレートでサ
ンプルされた離散的なデータである。乗ｇ器７は出力ｙ
（一般に護素数）のパワーを求め、平均化回路８はその
パワーを平均化し、減算器９は平均化回路８の出力から
ある値αを引いてエラー信号を作る。ここでαは出力Ｙ
として得ようとしているレベルとする。乗ｘｉｔｏはこ
のエラー信号に係数β（またはβ′）を掛け、エラー信
号がＯとなるような値とし、乗算５１０の出力は次のロ
ーパスフィルタ【１に加えられる。乗算器６はコノロー
パスフィルタ１１の出力と入力Ｉと掛ケ出力ｙを得る。

このＡＧＣ回路では、入力Ｙは受信キャリアであるから
、レベルが一定であってもサンプルされたデータは大き
く変動しており、このデータの２乗和を平均化すること
でエラー信号が大ぎく変動することを補っている。

ＡＧＣ回路には初期の引き込み時の連応性と、定常状態
における安定性が要求されるが、前述の平均化回路８の
時定数を長くしてしまうと初期の引き込みが遅くなって
しまうので、この時定数をあまり長くすることは出来ず
、エラー信号は少なからず変動している。係数β、β′
はこの変動を抑えるもので、引き乙み時にはβが、定常
状態ではβ′を選択し、適当な制御回路で切り換える（
ただし１β１〉１β勺の関係にある）。そしてβ′は、
定常状態でエラー信号の変動による影響を抑えるような
小さな値に設定されていた。

（発明が解決しようとする間恒点）上述した従来のＡＧＣ回路は常に入力レベルＩに追従し
ているので、前述のローパスフィルタ１１の出力は小さ
いが変動していて不安定である、という欠点がある。

またβＩは小さな値にしなければならないので、入力Ｘ
のレベル変動に対する応答が遅くなってしまっている。

たとえばＡＧＣ引き込み後、レベルが大きくなった場合
ＡＧＣ回路の出力が安定するまでには時間がかかる。自
動等比誘はその間自分のゲイン（タップ係数）の値を小
さくして対応する。しかし、タップ係数の有効桁は一般
は有限であり（１６Ｂｉｔ［）　　タップ係数が小さく
なると桁落ち等で計算精度が悪くなるという欠点もあっ
た。

（問題点を解決するための手段）前述の問題点を解決するために本発明が提供する手段は
、ＡＧＣ回路と自動等化器とを含む変復調装置において
前記ＡＧＣ回路の応答速度を制御するＡＣ）Ｃ制御方式
であって、前記自動等化器のタップ係数の一部を入力と
し、それらの２乗和を計算する積和器と、前記２乗和と
予め定めてある所定値とを比較する比較器と、前記ＡＧ
Ｃ回路における前記応答速度を定める係数を前記比較器
の出力に応じて制御する係数制御器とからなる。

（実施例）次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。本
図において１はへ〇〇回路、２は自動等化器、３は積和
器、４は比較器、５は係数制御器である。変復調装置の
受信キャリアは適当なサンプリングレートでサンプリン
グされ、その離散的データは復調され、ＡＣ）Ｃ回路ｌ
の入力となる。

この入力のレベルはＯｄＢｍから一４５ｄＢｍの範囲に
あるが、ＡＧＣ回路１を通すことで出力が一定のレベル
（−３ａｎｍ程度）となるように調節される。ＡＧＣ回
路１の出力は、自動等化器２に入力される。

自動等化０２は、適応形自動等化アルゴリズムを用いて
、そのタップ係数γ１〜ｒｎは回線の変更や変動に応動
できるものとする。自動等化器２の出力は池の受信部（
判定部、キャリア位相補正回路等）の入力となる。

３は積和器で、自動等化器２のセンター附近のタップ係
数を人力とし、それらの２乗和を計算し比較器４へ出力
する。ここで言うセンターは、タップの位置の中心とい
うことだけでなく、自動等化器の引き込み後にタップ係
数が最大になった所という意味も含んでいる。図のγ。

はセンタータッグ係数、またγユからｒｂまでのタップ
係数が積和器３の入力となる。

いま、積和器３で計算される値を又とすると之Ｘ　＝　γ　　　　＋　・・拳　　　＋　ｒ　　　　＋
　・・・　　　＋　γｂである。自動等化器２の引き込
んだ時（トレーニング終了時点）のＸの値をｘｏとする
。自動等化器引き込み後のタップ係数の様子は、変復調
装置が接続されている回線のインパルス応答を示してい
る。一般に、自動等比誘のセンター付近の係数が、その
インパルス応答の値の最大になるように引き込ませる。

変復調装置が接続されている回線の振１１１ｇ！！！！
性はレベルアップやレベルダウン、レベルヒツト等によ
り時時刻刻変化する。ＡＣ）Ｃ回路１をホールドした場
合、自動等化器２のタッグ係数が変化し、これらの変化
に対応している。しかし係数の値が大きくなりすぎると
オーバーフローをおこし、小さくなるとアンダーフロー
をおこす。そこである許容変動値ΔＸ（＞０）を設けこ
の値とｌＸ−Ｘ０１とを比較しＩＸ−Ｘ、ｌ〉ＩＸのとき、ＡＧＣを応答させ、自動等化器の入力レベルを
適正にする（ＩＸの値は理論的、経験的にｘｏの値の何
チというように決定される）。

それ以外の場合、すなわち１ｘ−ｘｏ＋（ＩＸのときはＡＧＣ回路回路ホールドすると、自動等化器２
の係数（ｔたは自動等化器の出力）がオーバー７０−お
よびアンダーフローを起すことなく、安定なＡＧＣｗｊ
Ｊ作が得られる。

比４５２姦４はｌＸ−Ｘ０１　　とＩＸ　の大小を比較
し、上述のようなＡＧＣ回路ホールドかＡＧＣ回路応答
かの制御信号を係数制御回路５に入力する。

゛係数制御１１回路５は、この比較５４の出力によりＡ
ＧＣホールドの場合　　　係数０ＡＧＣを応答させる場合　　係数β′ となるように切り換え器１２を動作させる。

（発明の効果）以上説明したように本発明は自動等化器のセンタータッ
プ係数を監視することにより、自動等化器の計算精度を
ある一定レベルに保つことができる。

また、定常状態において動作が安定している場合にはＡ
ＧＣ回路をホールドしているのできわめて安定なＡＧＣ
動作を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
変復調装置に用いられる従来のＡＧＣ回路を示すブロッ
ク図である。１・・・ＡＧＣ回路、２・・・自動等化器、３・・・積
和器、４・・・比較器、５・・・係数制御器、　６．　
７．　１０・・・乗算°み、８・・・平均化回路、９・
・・減算器、１１・・・ローパスフィルタ、１２・・・
切換器、１３〜１７・・・自動等化器のタップ、２３・
・・加ｇ器、γ０．γユ、γ５゜γ。、γ。・・・自動
等化器のタップ係数。代理人　弁理士　本　庄　伸　介第２図

Claims

【特許請求の範囲】

ＡＧＣ回路と自動等化器とを含む変復調装置において前
記ＡＧＣ回路の応答速度を制御するＡＧＣ制御方式であ
って、前記自動等化器のタップ係数の一部を入力とし、
それらの２乗和を計算する積和器と、前記２乗和と予め
定めてある所定値とを比較する比較器と、前記ＡＧＣ回
路における前記応答速度を定める係数を前記比較器の出
力に応じて制御する係数制御器とからなるＡＧＣ制御方
式。