JPS6223119A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS6223119A JPS6223119A JP16193785A JP16193785A JPS6223119A JP S6223119 A JPS6223119 A JP S6223119A JP 16193785 A JP16193785 A JP 16193785A JP 16193785 A JP16193785 A JP 16193785A JP S6223119 A JPS6223119 A JP S6223119A
- Authority
- JP
- Japan
- Prior art keywords
- positioning pattern
- substrate
- pellet
- semiconductor device
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
Description
【発明の詳細な説明】
［技術分野］
本発明は、半導体装置、特に半導体装置のペレット付は
技術に適用して有効な技術に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a semiconductor device, and particularly to a technique that is effective when applied to a pellet attachment technique for a semiconductor device.
［背景技術〕
半導体装置の製造工程において、パンケージ基板等のペ
レット取付は基板にペレットを取付ける、いわゆるペレ
ット付は工程があるが、このときに前記基板上の所定位
置にペレットを如何にして正確に載置するかがその後の
ワイヤボンディング等の良否に大きく影響する。[Background Art] In the manufacturing process of semiconductor devices, there is a process for attaching pellets to a substrate such as a pancage substrate, so-called pellet attaching. How it is placed greatly influences the quality of subsequent wire bonding, etc.
すなわち、ペレットが所定位置からずれた部位に接合さ
れているときにはワイヤボンディングも正確な位置で行
うことが不可能となり、製品不良につながるためである
。In other words, if the pellet is bonded to a position deviated from a predetermined position, it becomes impossible to perform wire bonding at an accurate position, leading to product defects.
この点について、基板上の所定部位に位置決めパターン
を設けることが考えられる。Regarding this point, it is conceivable to provide a positioning pattern at a predetermined portion on the substrate.
ところで、上記のような位置決めパターンは単にペレッ
トの位置決めだけのために設けられるため、ペレット接
合後は何らの利用もなされていないことが本発明者によ
って明らかにされた。By the way, the inventors have clarified that the positioning pattern as described above is provided solely for the purpose of positioning the pellets, and therefore is not used in any way after the pellets are joined.
なお、ペレット付けの技術について説明されている例と
しては、株式会社工業調査会、昭和５９年１１月２０日
発行「電子材料１９８４年１１月号別冊、超ＬＳＩ製造
・試験装置ガイドブックＪＰ１０８〜Ｐ１１３がある。An example of an explanation of pellet attaching technology is "Electronic Materials November 1984 Special Issue, VLSI Manufacturing and Testing Equipment Guidebook JP108-P113, published by Kogyo Chosukaikai Co., Ltd., November 20, 1984. There is.
［発明の目的］
本発明の目的は、多目的な用途を有する位置決めパター
ンを備えたパッケージ基板を供給して信較性の高い半導
体装置を提供することにある。[Object of the Invention] An object of the present invention is to provide a highly reliable semiconductor device by providing a package substrate with a positioning pattern that has versatile uses.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。[Summary of the Invention] A brief overview of typical inventions disclosed in this application is as follows.
すなわち、基板上のペレット取付は位置を指示するため
の位置決めパターンが電源供給用配線を兼ねた導電性材
料で形成された半導体装置構造とすることにより、ペレ
ットの位置決めパターンをペレットの取付は後は電源供
給用配線として使用でき、しかもこれにより電源供給を
ペレットの周囲から自由に行うことができるため、安定
した電源供給を得ることができ、信顛性の高い半導体装
置を提供することができる。In other words, by using a semiconductor device structure in which the positioning pattern for indicating the position of the pellet on the board is made of a conductive material that also serves as the power supply wiring, the pellet positioning pattern can be used to indicate the position of the pellet. It can be used as a power supply wiring, and since power can be freely supplied from around the pellet, a stable power supply can be obtained, and a highly reliable semiconductor device can be provided.
［実施例１コ
第１図は本発明の一実施例である半導体装置のパンケー
ジ基板を示す平面図、第２図は本実施例の半導体装置の
全体を示す断面図である。[Embodiment 1] FIG. 1 is a plan view showing a pancage substrate of a semiconductor device according to an embodiment of the present invention, and FIG. 2 is a sectional view showing the entire semiconductor device of this embodiment.
本実施例１の半導体装置１はピングリッドアレイパッケ
ージ（ＰＧＡ）形状の気密封止型半導体装置であり、裏
面にリードピン２がマトリクス状に配設されたセラミッ
クからなるパッケージ基板３にペレット４が取付けられ
、キャップ５により気密封止がされているものである。The semiconductor device 1 of Example 1 is a hermetically sealed semiconductor device in the form of a pin grid array package (PGA), in which a pellet 4 is attached to a package substrate 3 made of ceramic and on the back surface of which lead pins 2 are arranged in a matrix. and is hermetically sealed with a cap 5.
パッケージ基板３の表面には例えばアルミニウム等の金
属の蒸着により、所定形状のリード配線層６が形成され
ている。このリード配線層６はその一端部が各々前記基
板３の中央方向に延設されており、被ボンデイングポス
トとしてのインナーリードを形成している。一方、リー
ド配線層６の他端側はパッケージ基板３の裏面に配設さ
れたリードピン２と各々電気的に接続されている。パン
ケージ基板３上の上記リード配線層６のさらに中央部分
には矩形状の位置決めパターン７が形成されている。こ
の位置決めパターン７は前記リード配線ＪＷ６と同様、
アルミニウム等の金属の蒸着により形成されている。し
たがってリード配線層６を形成する際に同時に位置決め
パターン７を形成することが可能である。A lead wiring layer 6 having a predetermined shape is formed on the surface of the package substrate 3 by, for example, vapor deposition of a metal such as aluminum. One end of each lead wiring layer 6 extends toward the center of the substrate 3, forming an inner lead as a post to be bonded. On the other hand, the other end side of the lead wiring layer 6 is electrically connected to the lead pins 2 disposed on the back surface of the package substrate 3. A rectangular positioning pattern 7 is formed further in the center of the lead wiring layer 6 on the pan cage substrate 3. This positioning pattern 7 is similar to the lead wiring JW6,
It is formed by vapor deposition of metal such as aluminum. Therefore, when forming the lead wiring layer 6, it is possible to form the positioning pattern 7 at the same time.
位置決めパターン７は所定位置で所定の前記リード配線
６と電気的導通が保たれている。このリード配線６はパ
ッケージ基板３の背面のリードピン２のうちの電源供給
用リードピンと電気的に接続されているものである。し
たがって、位置決めパターン７には前記電源供給用のリ
ードピンを経て電源電圧が印加された状態となっている
。The positioning pattern 7 maintains electrical continuity with a predetermined lead wiring 6 at a predetermined position. This lead wire 6 is electrically connected to a power supply lead pin among the lead pins 2 on the back surface of the package substrate 3. Therefore, a power supply voltage is applied to the positioning pattern 7 via the power supply lead pin.
一方、本実施例のペレット４はシリコン（Ｓｉ）からな
るペレット基板８の上に−ないしは二以上の小ペレット
９が取付けられたいわゆるマザーチップ型のベレー／
ｔ・である。このペレット基板８（マザーチップ）には
その表面の周辺近くに複数のポンディングパッド１０を
有しており、このポンディングパッド１０から延設され
た配線上（図示せず）の所定位置に小ペレット９が半田
バンプ１１を介してフェイスダウンポンディングで接合
されたものである。On the other hand, the pellet 4 of this embodiment is a so-called mother chip type beret in which one or two or more small pellets 9 are attached on a pellet substrate 8 made of silicon (Si).
It is t. This pellet substrate 8 (mother chip) has a plurality of bonding pads 10 near the periphery of its surface, and a small Pellets 9 are bonded together by face-down bonding via solder bumps 11.
上記ペレット４のパッケージ基板３への取付けは、例え
ばまず液状のシリコーンゴム等からなる接合材１２をパ
フケージ基板３の中央部に所定量滴下した後に、位置決
めパターン７を基準にしてパンケージ基板３上にペレッ
ト４を載置する。このとき、ペレット４の載置による表
面張力により液状の接合材１２が所定位置から流れ出す
ことがあるが、本実施例１によれば、前記位置決めパタ
ーン７を一定の厚さで形成することによって位置決めパ
ターン７がダムのはたらきをして接合材１２の流出を防
止することができる。The above pellets 4 are attached to the package substrate 3 by first dropping a predetermined amount of bonding material 12 made of liquid silicone rubber or the like onto the center of the puff cage substrate 3, and then attaching the pellets 4 onto the package substrate 3 using the positioning pattern 7 as a reference. Place pellet 4. At this time, the liquid bonding material 12 may flow out from a predetermined position due to the surface tension caused by the placement of the pellet 4. However, according to the first embodiment, the positioning pattern 7 is formed with a constant thickness. The pattern 7 functions as a dam and can prevent the bonding material 12 from flowing out.
このようにしてパッケージ基板３上にペレット４を接合
した後に、ワイヤボンディングにより前記パッケージ基
板３上の各リード配線層６とペレット４ （ペレット基
板８）との電気的導通が図られる。このワイヤボンディ
ングはたとえば金（ＡＵ）からなるワイヤ１３の一端を
加熱して溶融ボールを形成した後に、この溶融ボール部
分をペレット基板８のポンディングパッド１０に押圧し
て第一ボンディングを行う０次に、所定長さを確保して
ワイヤ１３の他端部分に超音波振動を印加しながら前記
リード配ｗＡ６の所定部分に押圧して第二ボンディング
を行う、さらにその後、ワイヤ１３の余線部分を切断し
てなされるものである。After the pellet 4 is bonded onto the package substrate 3 in this manner, electrical continuity between each lead wiring layer 6 on the package substrate 3 and the pellet 4 (pellet substrate 8) is achieved by wire bonding. This wire bonding is performed by heating one end of a wire 13 made of, for example, gold (AU) to form a molten ball, and then pressing this molten ball portion onto the bonding pad 10 of the pellet substrate 8 to perform the first bonding. Second bonding is performed by securing a predetermined length and applying ultrasonic vibration to the other end of the wire 13 while pressing it against a predetermined portion of the lead wiring wA6. It is made by cutting.
ところで、前記位置決めパターン７には前述のように、
一定のｔｓ’ｉａ圧が印加された状態となっているため
、電源供給のためのペレット基板８からのワイヤボンデ
ィングに自由度をもたせることができる。そのため、バ
レント４上での電源用の引き回し配線が不要となり、安
定したｔ源供給を行うことができる。By the way, as mentioned above, the positioning pattern 7 includes
Since a constant ts'ia pressure is applied, wire bonding from the pellet substrate 8 for power supply can be performed with flexibility. Therefore, there is no need for wiring for the power supply on the valent 4, and a stable supply of the t-source can be performed.
ワイヤポンディングの終了後、パッケージ基板３にはア
ルミナ等からなるキャップ５が低融点ガラス１５によっ
て取付けられて、ペレット４の気密封止が達成される。After the wire bonding is completed, a cap 5 made of alumina or the like is attached to the package substrate 3 with a low melting point glass 15, and the pellet 4 is hermetically sealed.
［実施例２］
第３図は本発明の他の実施例である半導体装置のパンケ
ージ基板２１を示す平面図である。[Embodiment 2] FIG. 3 is a plan view showing a pancage substrate 21 of a semiconductor device according to another embodiment of the present invention.
本実施例２のパッケージ基板２１は実施例１で説明した
ものと略同様のものであるが、位置決めパターン２７の
形状のみ異なるものである。The package substrate 21 of the second embodiment is substantially the same as that described in the first embodiment, except for the shape of the positioning pattern 27.
すなわち、本実施例２では、第３図に示すようにペレッ
トの取付は位置全面にわたってアルミニウムからなる蒸
着層で位置決めパターン２７が形成されたものである。That is, in the second embodiment, as shown in FIG. 3, the pellet is attached by forming a positioning pattern 27 with a vapor deposited layer of aluminum over the entire position.
このような構造の位置決めパターン２７とすることによ
り、電源用配線の電気抵抗を低減することができるため
、さらに安定したｔ源供給を得ることができる。With the positioning pattern 27 having such a structure, it is possible to reduce the electrical resistance of the power supply wiring, so that a more stable supply of the t-source can be obtained.
［効果］
（１）、基板上のペレット取付は位置を指示するための
位置決めパターンが電源供給用配線を兼ねた導電性材料
で形成された半導体装置構造とすることにより、ペレッ
トの位置決めパターンをペレットの取付は後はｉ源供給
用配線として使用できるため安定したｔ源供給を得るこ
とができ、信頼性の高い半導体装置を提供することがで
きる。[Effects] (1) When attaching the pellet on the board, the positioning pattern for indicating the position is made of a conductive material that also serves as power supply wiring. After installation, the wiring can be used as an i-source supply wiring, so a stable t-source supply can be obtained, and a highly reliable semiconductor device can be provided.
（２）、前記（１）により、ペレットの取付は位置を正
確に指示することができるため、ペレットの位置ずれに
よりボンディング不良を防止することができる。(2) According to the above (1), since the position of the pellet can be accurately indicated when attaching the pellet, it is possible to prevent defective bonding due to misalignment of the pellet.
（３）０位置決めパターンを一定の厚さで形成すること
により、ペレット接合材の流出を防止することができる
。(3) By forming the zero positioning pattern with a constant thickness, it is possible to prevent the pellet bonding material from flowing out.
（４）１位置決めパターンをペレットの取付は位置の前
面に形成することによって、電気抵抗を低減して安定し
たｔ源供給を得ることができる。(4) By forming a positioning pattern on the front side of the pellet mounting position, electrical resistance can be reduced and stable t source supply can be obtained.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the Examples and can be modified in various ways without departing from the gist thereof. Nor.
たとえば、ペレットの接合材についてはシリコーンゴム
に限らず、ポリイミド樹脂あるいは恨ペースト等であっ
てもよい。For example, the bonding material for the pellets is not limited to silicone rubber, but may also be polyimide resin, hard paste, or the like.
またペレットについては、マザーチップ方式のものにつ
いてのみ説明したが、単一のペレットであってもよいこ
とも勿論である。Regarding the pellets, although only the mother chip type pellets have been described, it goes without saying that a single pellet may also be used.
さらに、ボンディング方式も実施例のものに限られず°
、超音波ボンディングのみによる方式等のものであって
もよい。パフケージ基板３は、ガラスエポキシからなる
ような絶縁体とその表面にはりつけられた導体層からな
るいわゆるプリント基板から構成されても良い。Furthermore, the bonding method is not limited to that of the embodiment.
, a method using only ultrasonic bonding, etc. may be used. The puff cage substrate 3 may be composed of a so-called printed circuit board consisting of an insulator such as glass epoxy and a conductor layer attached to the surface of the insulator.
［利用分野］
以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるビングリッドアレイ型
半導体装置に適用した場合について説明したが、これに
限定されるものではなく、たとえばリードレスチップキ
ャリア型半導体装置等の他のパンケージ形状の半導体装
置に適用しても有効な技術である。[Field of Application] In the above explanation, the invention made by the present inventor was mainly applied to the field of application, which is a so-called bin grid array type semiconductor device, but the invention is not limited to this, and for example, This technique is also effective when applied to other pancage-shaped semiconductor devices such as chipless chip carrier type semiconductor devices.
第１図は本発明の実施例１の半導体装置のバフケージ基
板を示す平面図、
第２図は実施例１の半導体装置の全体を示す断面図、
第３図は実施例２の半導体装置のパッケージ基板を示す
平面図である。
１・・・半導体装置、２・・・リードピン、３・・・パ
ンケージ基板、４・・・ペレット、５・・・キャンプ、
６・・・リード配線層、７・・・位置決めパターン、８
・・・ペレット基板、９・・・小ペレット、１０・・・
ボンディングバンド、１１・・・半田バンプ、１２・・
・接合材、Ｉ３・・・ワイヤ（Ａｕ）、１５・・・低融
点ガラス、２１・・・パッケージ基板、２７・・・位置
決めパターン。
第 １ 図
第 ２ 図
第 ３ 図1 is a plan view showing a buff cage substrate of a semiconductor device according to Example 1 of the present invention, FIG. 2 is a sectional view showing the entire semiconductor device according to Example 1, and FIG. 3 is a package of a semiconductor device according to Example 2. FIG. 3 is a plan view showing the substrate. DESCRIPTION OF SYMBOLS 1... Semiconductor device, 2... Lead pin, 3... Pan cage board, 4... Pellet, 5... Camp,
6... Lead wiring layer, 7... Positioning pattern, 8
...Pellet substrate, 9...Small pellet, 10...
Bonding band, 11...Solder bump, 12...
- Bonding material, I3... Wire (Au), 15... Low melting point glass, 21... Package substrate, 27... Positioning pattern. Figure 1 Figure 2 Figure 3
Claims (1)
決めパターンが電源供給用配線を兼ねた導電性材料で形
成されてなることを特徴とする半導体装置。 ２、導電性材料からなる位置決めパターンが基板の表面
に所定形状で形成されたアルミニウム層であることを特
徴とする特許請求の範囲第１項記載の半導体装置。 ３、位置決めパターンが基板の表面に形成された配線パ
ターンと同時に形成されたものであることを特徴とする
特許請求の範囲第１項もしくは第２項記載の半導体装置
。 ４、基板上へのペレットの取付けが樹脂系の接合材によ
ってなされていることを特徴とする特許請求の範囲第１
項記載の半導体装置。 ５、基板がプリント基板からなり、位置決めパターンが
プリント基板の配線材によって形成されてなることを特
徴とする特許請求の範囲第１項記載の半導体装置。[Scope of Claims] 1. A semiconductor device characterized in that a positioning pattern for indicating a pellet attachment position on a substrate is formed of a conductive material that also serves as power supply wiring. 2. The semiconductor device according to claim 1, wherein the positioning pattern made of a conductive material is an aluminum layer formed in a predetermined shape on the surface of the substrate. 3. The semiconductor device according to claim 1 or 2, wherein the positioning pattern is formed at the same time as the wiring pattern formed on the surface of the substrate. 4. Claim 1, characterized in that the pellets are attached to the substrate using a resin-based bonding material.
1. Semiconductor device described in Section 1. 5. The semiconductor device according to claim 1, wherein the substrate is a printed circuit board, and the positioning pattern is formed by wiring material of the printed circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16193785A JPS6223119A (en) | 1985-07-24 | 1985-07-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16193785A JPS6223119A (en) | 1985-07-24 | 1985-07-24 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6223119A true JPS6223119A (en) | 1987-01-31 |
Family
ID=15744871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16193785A Pending JPS6223119A (en) | 1985-07-24 | 1985-07-24 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6223119A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003077312A1 (en) * | 2002-03-08 | 2003-09-18 | Rohm Co.,Ltd. | Semiconductor device using semiconductor chip |
-
1985
- 1985-07-24 JP JP16193785A patent/JPS6223119A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003077312A1 (en) * | 2002-03-08 | 2003-09-18 | Rohm Co.,Ltd. | Semiconductor device using semiconductor chip |
| US7242033B2 (en) | 2002-03-08 | 2007-07-10 | Rohm Co., Ltd. | Semiconductor device using LED chip |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2570637B2 (en) | MCM carrier | |
| US6198165B1 (en) | Semiconductor device | |
| US5569960A (en) | Electronic component, electronic component assembly and electronic component unit | |
| US7224073B2 (en) | Substrate for solder joint | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JPH06216303A (en) | Lead frame and its manufacture, and manufacture of semiconductor integrated circuit using it | |
| JPH0855938A (en) | Semiconductor device and manufacture thereof | |
| US20040089936A1 (en) | Semiconductor device | |
| US6911737B2 (en) | Semiconductor device package and method | |
| KR20020097036A (en) | Packaging substrate for electronic elements and electronic device having packaged structure | |
| JP2003347352A (en) | Method for bonding ic chip by non-conductive adhesive to substrate and assembly formed by the method | |
| US6261869B1 (en) | Hybrid BGA and QFP chip package assembly and process for same | |
| JP3529507B2 (en) | Semiconductor device | |
| JPH0666355B2 (en) | Semiconductor device mounting body and mounting method thereof | |
| JPS6223119A (en) | Semiconductor device | |
| JPH08148526A (en) | Semiconductor device | |
| JP3739632B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH11260850A (en) | Semiconductor device and its manufacture | |
| JP3445441B2 (en) | Semiconductor device | |
| JP3707639B2 (en) | Structure of area array package type semiconductor device | |
| JPH10125720A (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JPH06103701B2 (en) | Semiconductor device mounting body | |
| JP2000299399A (en) | Semiconductor device | |
| JPH1084055A (en) | Semiconductor device and its manufacturing method | |
| JPS61224444A (en) | Mounting of semiconductor chip |