JPS62226705A - Automatic gain control amplifier circuit - Google Patents

Automatic gain control amplifier circuit

Info

Publication number
JPS62226705A
JPS62226705A JP6920686A JP6920686A JPS62226705A JP S62226705 A JPS62226705 A JP S62226705A JP 6920686 A JP6920686 A JP 6920686A JP 6920686 A JP6920686 A JP 6920686A JP S62226705 A JPS62226705 A JP S62226705A
Authority
JP
Japan
Prior art keywords
amplifier circuit
amplifier
attenuator
transistor
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6920686A
Other languages
Japanese (ja)
Inventor
Masayuki Matsutake
松竹 正之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6920686A priority Critical patent/JPS62226705A/en
Publication of JPS62226705A publication Critical patent/JPS62226705A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To prevent the increase in distortion component and the deterioration of noise figure by providing an attenuator connected to an amplifier between the lst stage common emitter amplifier circuit and a common base amplifier circuit, amplifying an input signal by the common emitter amplifier circuit and applying gain adjustment before the common base amplifier circuit of a low impedance. CONSTITUTION:The attenuator 40 using a pin diode is connected between a collector of a transistor (TR) Q1 and an emitter of a TR Q2. In supplying an automatic gain control voltage to a base of a TR Q3 via a resistor R15, the current is controlled. Thus, the impedance of the pin diode D1 and a bypass impedance of the pin diode D2 are varied to vary the attenuation of the attenuator 40. That is, after an input signal is amplified, the result is attenuated by the attenuator to apply gain adjustment at the impedance side of the common amplifier section, then distortion is suppressed.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分’Jjf ) この発明は、例えばケーブルテレビジョン(以下CAT
Vと称する)のアッグダウンテユーナに使用される自動
利得ルリ呻増幅回路に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application)
This invention relates to an automatic gain amplifier circuit used in an updown tuner (referred to as V).

(従来の技術) CATVシステム等のチューナにおいては、第3図に示
すようなアッグダウンテユーナが使用される。このチュ
ーナ111、幹殊から伝送されてくる高周波テレビジョ
ン信号の中からJ9r Iのチャンネル信号を選択し一
旦高い周波数に変換し、次にテレビジョン受像機のチュ
ーナで受信可能なチャンネル(例えば2チヤyネル)周
波数に変換している。このように一旦高い周波数に変換
するのは、CATVシステムにあっては伝送チャ/ネル
が多いため周波数変換したときのイメージチャンネルを
本来のチャンネルから遠ざけかつ、選局をしやすくする
ためである。第3図において、入力端子10に供給され
た(g号は、高域フィルタ11、低域フィルタI2を介
して第1発振器14に供給される。
(Prior Art) In tuners for CATV systems and the like, an updown tuner as shown in FIG. 3 is used. This tuner 111 selects the J9r I channel signal from among the high frequency television signals transmitted from the main unit, converts it to a high frequency, and then converts it to a channel that can be received by the tuner of the television receiver (for example, 2 channels). y channel) frequency. The purpose of temporarily converting to a higher frequency in this way is to distance the image channel after frequency conversion from the original channel and make it easier to tune since there are many transmission channels in the CATV system. In FIG. 3, the signal (g) supplied to the input terminal 10 is supplied to the first oscillator 14 via the high-pass filter 11 and the low-pass filter I2.

第1混合器)3は、第1発振器14からの発振出力と入
力信号を混合し、中間周波数1g号をつくる。
The first mixer) 3 mixes the oscillation output from the first oscillator 14 and the input signal to create intermediate frequency 1g.

第1発振器14は、選局用の局部発振器でちゃ、選局回
路15からの制仰イご号によりその発掘周波数が可変さ
れる。、第1混合器13からの中間周波信号は、バンド
パスフィルタ16、中間周波増幅器17、バンドパスフ
ィルタ18を介して第2混合器19に供給される。第2
混合器19は、中間周波信号と第2発振器20からの発
振出力全混合して、例えば第2チヤンネルの周波数に周
波数変換する。このようにして得られた第2チヤンネル
の信号は、出力回路21f介して出力端子22に導出さ
れる。なお23は、テレビジョン受像機に供給するチャ
ンネル周波数を変える場合、第2発振器20の発振周波
数を切換えるために使用される切換え回路である。
The first oscillator 14 is a local oscillator for tuning, and its excavation frequency is varied by the control signal from the tuning circuit 15. , the intermediate frequency signal from the first mixer 13 is supplied to the second mixer 19 via a band pass filter 16, an intermediate frequency amplifier 17, and a band pass filter 18. Second
The mixer 19 mixes the intermediate frequency signal and the oscillation output from the second oscillator 20, and converts the mixed signal into, for example, the frequency of the second channel. The second channel signal thus obtained is led out to the output terminal 22 via the output circuit 21f. Note that 23 is a switching circuit used to switch the oscillation frequency of the second oscillator 20 when changing the channel frequency supplied to the television receiver.

上記のアノググウンテユーナは、そのンールドを確実に
するために例えば第苓図に示すような7−ルドボツクス
30に収容される。シールド9ボツクス3θの各部分に
、上記回路の配設位置を同じ番号を付して示している。
The above-mentioned computer is housed in a 7-fold box 30 as shown in Fig. 3, for example, to ensure its storage. The same numbers are attached to each part of the shield 9 box 3θ to indicate the arrangement position of the circuit.

ところで、上記のアップダウンチューナにおいては、第
1の混合器13は、ダイオードで構成されている。この
種のダイオードで樋底される混合器は、変換損失を有す
るために、雑音指数を改善することには限度がある。そ
こで、上記の雑音指数を改善するために、高域フィルタ
11と低域フィルタ12との間に前置増幅器25を設け
ることが要望される。この前置増幅器25としては、広
帯域増幅の目的のために、カスケード接続増幅回路が用
いられるのが一般的である。しかし、単にカスケード接
続の増幅回路を設けたのでは、その非直線性特性による
歪成分の発生と、雑音指数の悪化という問題が生じる。
By the way, in the above-mentioned up-down tuner, the first mixer 13 is composed of a diode. This type of diode-based mixer has a conversion loss, so there is a limit to how much it can improve the noise figure. Therefore, in order to improve the above-mentioned noise figure, it is desired to provide a preamplifier 25 between the high-pass filter 11 and the low-pass filter 12. As this preamplifier 25, a cascade-connected amplifier circuit is generally used for the purpose of broadband amplification. However, simply providing a cascade-connected amplifier circuit causes problems such as generation of distortion components due to its nonlinear characteristics and deterioration of the noise figure.

(発明が解決しようとする問題点) 一般に、増幅器に非直線性歪がある場合には、増幅器の
入力信号電圧eと、出力信号電圧y (e)には、次の
関係がある。
(Problems to be Solved by the Invention) Generally, when an amplifier has nonlinear distortion, the input signal voltage e and the output signal voltage y (e) of the amplifier have the following relationship.

Kn:増幅器の直線性を示す係数 n :歪の次数 上記の(1)式で、実際には、2次歪成分(n=2)、
3次歪成分(n=3)が問題となる。
Kn: Coefficient indicating the linearity of the amplifier n: Distortion order In the above equation (1), in reality, the second-order distortion component (n=2),
The third-order distortion component (n=3) becomes a problem.

このような歪成分を避けるためには、歪発生の原因とな
る増幅器は、むしろ設けない方が良いのであるが、NF
(雑音指数)改善のためには、増幅器が要求される。
In order to avoid such distortion components, it is better not to install an amplifier that causes distortion, but NF
An amplifier is required for (noise figure) improvement.

そこで、前置増幅器25を設けると、歪の発生をできる
だけ抑えるために、チューナの入力レベルと増幅器の利
得の管理が必要でちる。つ1す、チー−すの入力レベル
の上限が制限される。
Therefore, when the preamplifier 25 is provided, it becomes necessary to manage the input level of the tuner and the gain of the amplifier in order to suppress the occurrence of distortion as much as possible. First, the upper limit of the input level of the cheese is limited.

このためには、一般的には、前置増幅器の前段にビンダ
イオードによるアッテネータを配設して減衰効果を持た
せ、大入力時の歪発生を抑圧する方法がとられる。しか
し、この方法であると、増幅器をm段縦属接続した場合
、各増幅器の電力利得をG l、 G 2.・・・・・
・Qmとし、雑音指数をNFJ。
To this end, a method is generally used in which an attenuator using a bin diode is disposed at the front stage of the preamplifier to provide an attenuation effect, thereby suppressing the occurrence of distortion when a large input is applied. However, with this method, when m stages of amplifiers are connected in series, the power gain of each amplifier is G l, G 2 .・・・・・・
- Qm and noise figure is NFJ.

NF2.・・・・・・N F” mとすると、総合雑音
指数NFtは、・・・・・・・・・(2) で示されるように、入力での減衰量だけ雑音指数が悪化
する。
NF2. ...N F''m, the overall noise figure NFt is as follows: (2) As shown in (2), the noise figure deteriorates by the amount of attenuation at the input.

上記のように、歪成分を抑圧するために、増幅器を設け
ると、逆に雑音指数が悪化するという相反する問題があ
る。更に雑音指数を低減するには、(2)式のGを増大
つまシ利得を上げると良いのであるが、(1)式でわか
るように増幅器自体の歪成分も増大することになる。
As mentioned above, providing an amplifier to suppress distortion components has the contradictory problem of worsening the noise figure. In order to further reduce the noise figure, it is better to increase G in equation (2) or increase the gain, but as can be seen from equation (1), the distortion component of the amplifier itself will also increase.

そこで、この発明は、上記した前置増幅器の利得を制御
する場合に、この増幅器自体の非直線性による歪と雑音
指数の悪化との両方を抑圧し得る自動利得制御増幅回路
を提供することを目的とするO 〔発明の構成〕 (問題点を解決するための手段) この発明では、増幅器に接続するアッテネータの配置位
置を工夫することにより、つまり、アッテネータを初段
エミッタ接地増幅回路と、ベース接地増幅回路の間に設
けるものである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an automatic gain control amplifier circuit that can suppress both the distortion caused by the nonlinearity of the amplifier itself and the deterioration of the noise figure when controlling the gain of the preamplifier described above. Objective O [Structure of the Invention] (Means for Solving Problems) In this invention, by devising the arrangement position of the attenuator connected to the amplifier, in other words, the attenuator is connected to the first-stage emitter-grounded amplifier circuit and the base-grounded It is installed between the amplifier circuits.

(作 用) 上記の構成により、この自動利得制両回路によると、入
力信号をエミッタ接地増幅回路で増幅し、低インピーダ
ンスのベース接地増幅回路の前で利得調整をするので、
歪成分の増大及び雑音指数の劣化を防止できる。
(Function) With the above configuration, this automatic gain control circuit amplifies the input signal with the common emitter amplifier circuit and adjusts the gain before the low impedance common base amplifier circuit.
Increase in distortion components and deterioration of noise figure can be prevented.

(実施例) 以下この発明の実施例を図面を参照して説明する。(Example) Embodiments of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例であり、例えばCATVシ
ステムのアノグダウンテユーナに適用された例である。
FIG. 1 shows one embodiment of the present invention, and is an example applied to an anog down tuner of a CATV system, for example.

即、本発明の回路は、アップダウ/チューナの高域フィ
ルタ1ノと、低域フィルタノ2との間に設けられるもの
で、他の部分は、第3図で示した回路と同じである。従
って、第3図と同一部には、同符号を付して説明する。
That is, the circuit of the present invention is provided between the high-pass filter 1 and the low-pass filter 2 of the up-down/tuner, and the other parts are the same as the circuit shown in FIG. Therefore, the same parts as in FIG. 3 will be described with the same reference numerals.

高域フィルタ1ノの出力は、結合コンテンプ(Co) 
fr、介して、トランジスタQ7に供給される。
The output of the high-pass filter 1 is the combined content (Co)
is supplied to transistor Q7 via fr.

トランジスタQlは、エミッタフォロア回路を構成する
もので、エミッタは、抵抗(Iζ1)を介したノチ、抵
抗(R))、コンテ7f(CJ)の並列回路を介して接
地される。また、このトランジスタQ7のベースは、抵
抗R3ヲ介して接地される。)トランジスタQJとトラ
ンジスタQzは、カスケード接続増幅回路を構成するも
ので、トランジスタQ2のエミッタは、チョークコイル
Lノヲ介してトランジスタQノのコレクタに接続されて
いる。
The transistor Ql constitutes an emitter follower circuit, and its emitter is grounded through a parallel circuit of a resistor (Iζ1), a resistor (R), and a conductor 7f (CJ). Further, the base of this transistor Q7 is grounded through a resistor R3. ) Transistor QJ and transistor Qz constitute a cascade-connected amplifier circuit, and the emitter of transistor Q2 is connected to the collector of transistor Q through choke coil L.

また、電源端子30からは、抵抗R6f、介したのち、
トランジスタQ2のベースにバイアスが供給されるとと
もに、またこのバイアスは、抵抗R,5を介してトラン
ジスタQ1のベースにも与えられている。史に、トラン
ジスタQ2のコレクタと、トランジスタQ1のベース間
には、抵抗R4、コンデ/fC3,C4による帰還回路
が接続されている。なおトランジスタQ2のベースと接
地間のコンデンサC5は、ノシイ/臂スコンデンサであ
る。また、トランジスタQ2のコレクタには、チョーク
コイルL2′ft介して電源が供給されている。
In addition, from the power supply terminal 30, after passing through the resistor R6f,
A bias is supplied to the base of transistor Q2, and this bias is also supplied to the base of transistor Q1 via resistor R,5. Historically, a feedback circuit including a resistor R4 and capacitors /fC3 and C4 is connected between the collector of the transistor Q2 and the base of the transistor Q1. Note that the capacitor C5 between the base of the transistor Q2 and the ground is a noise/arm capacitor. Further, power is supplied to the collector of the transistor Q2 via a choke coil L2'ft.

次に、トランジスタQJのコレクタとトランジスタQ2
のエミッタ間には、ピンダイオードを用いたアッテネー
タ40が接続されている。トランジスタQノのコレクタ
は、結合コンデンサC1l f介したのち、ビンダイオ
ードDI、D2のカソードに接続されるとともに、抵抗
l’tllf介して接地される。ピンダイオードDツノ
のアノードは、コンデン”jc12’fr介してトラン
ジスタQ2のエミッタに接続されるとともに、抵抗K1
2を介し゛〔トランジスタQ3のエミッタに接続される
。また、ピ/ダイオ−¥012のアノードは、抵抗’i
<13を介して接地されるとともに、抵抗R14’f、
1介してトランジスタQ3のコレクタに接続される。史
に、ビンダイオードD)2のアノードとトランジスタQ
3のエミッタ間には、コンデンサ(ニア 3 、C14
のL列回路が接続され、コンデンサC13,C)4の接
続中点は接地されている。
Next, the collector of transistor QJ and transistor Q2
An attenuator 40 using a pin diode is connected between the emitters. The collector of the transistor Q is connected to the cathodes of bin diodes DI and D2 via a coupling capacitor C1lf, and is grounded via a resistor l'tllf. The anode of the pin diode D horn is connected to the emitter of the transistor Q2 via the capacitor "jc12'fr" and is also connected to the emitter of the transistor Q2.
2 to the emitter of transistor Q3. In addition, the anode of P/Dio-¥012 is resistor 'i
<13 and is grounded through a resistor R14'f,
1 to the collector of transistor Q3. In history, the anode of the bin diode D)2 and the transistor Q
A capacitor (Near 3, C14
The L-column circuit is connected, and the midpoint between the capacitors C13 and C)4 is grounded.

トランジスタ03は、そのベースに、抵抗R15を介し
て自動利得制御1E圧が供給されると、その電流量が制
御される。このことは、ビンダイオードDノのインピー
ダンス及びビンダイオードL)2の化1j路インビーグ
ンスが11丁変されることであり、アラティ・−夕40
の減反量が可変されることに相当−1゜なお、コンデン
−Fj C15は、パイ/′eスコンデ79. Ctb
は、カスケ−ド増幅器tの兄振防止用帰還コンデンブと
して作用する。
When the automatic gain control 1E voltage is supplied to the base of the transistor 03 via the resistor R15, the amount of current is controlled. This means that the impedance of the bin diode D and the impedance of the bin diode L)2 are changed by 11 times, and the Arati-Y 40
It is equivalent to -1 degree that the amount of acreage reduction is changed. Ctb
acts as a feedback capacitor for preventing older vibration of the cascade amplifier t.

上記のアラティータ40の自動利得14+’l仰端子4
1に対しては、映像中間周波増幅段(図示せず)からの
制U=圧(AGC’重圧)が供給される。これによって
、カスケード増幅器の利侍ItllJ斜が得られる。
Automatic gain 14 + 'l supine terminal 4 of the above Aratita 40
1 is supplied with a control U=pressure (AGC′ pressure) from a video intermediate frequency amplification stage (not shown). This provides the advantage of a cascade amplifier.

上記のように、この発明によると、人力fff号を増幅
した仮、アッテネータで減衰させ、接地増幅部の低イン
ピーダンス側で利得調整を行なうことができるので、歪
の発生が抑圧されることになる。
As described above, according to the present invention, it is possible to attenuate the amplified human fff signal using an attenuator and adjust the gain on the low impedance side of the grounded amplification section, thereby suppressing the occurrence of distortion. .

また、アッテネータ40の内部において、ダイオ−ドロ
ツノは本末の信号路、ダイオード012は、不要信号等
バイパス用として作用するが、各々の素子で生じる歪が
あったとしても極性が逆の関係にあることから打ち消し
合うことになる。
Furthermore, inside the attenuator 40, the diode 012 acts as the main signal path, and the diode 012 acts as a bypass for unnecessary signals, etc., but even if there is distortion generated in each element, the polarity is reversed. They will cancel each other out.

第2図は、この発明の回路において、減衰量全増大し利
得を低下させてた場合の4!(f:音指数の変化を測定
した結果である。入力信号は、250 MHzを用いて
いる。この%性からもわかるように、雑音指数の増大が
抑圧されている。
Figure 2 shows the circuit of the present invention in which the total attenuation is increased and the gain is decreased by 4! (f: This is the result of measuring the change in the sound index. The input signal uses 250 MHz. As can be seen from this percentage, the increase in the noise index is suppressed.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、増幅器自体の非直線性による歪と
雑音指数の態化との両方を抑圧し枳る自動利得制御増幅
回路を提供できる。
As described above, it is possible to provide an automatic gain control amplifier circuit that suppresses both distortion caused by the nonlinearity of the amplifier itself and changes in the noise figure.

4、  d 1Mr (Offl′+ * ’ll説明
第1ケtユの発明の一実施例を示す回路シ」、第2図は
この発明による回路の相石指該特(でLを示す図、第3
図はCA i’ Vンステムのγッググウンテユーナの
構成説明図、第4図は第3図のbl路ゾロツクの配置例
を示す説明図である。
4. d 1Mr (Offl'+ *'ll Explanation: A circuit diagram showing an embodiment of the invention of the first part, Figure 2 is a diagram showing L in the phase diagram of the circuit according to the invention, Third
This figure is an explanatory diagram of the configuration of the γ tag gun tuner of the CA i'V system, and FIG. 4 is an explanatory diagram showing an example of the arrangement of the BL path sensor of FIG. 3.

Q7+Q2・・・トランジスタ、IC1−1七〇、Rツ
ノへ1也15 ・・・抵FC,、C1〜C5,C1l〜
C16・・・コンテンプ、40・・・γツデネータ。
Q7+Q2...Transistor, IC1-170, R horn 1 and 15...Resistor FC,, C1~C5, C1l~
C16... Contemp, 40... γ Tsudeneta.

出員人代■入 弁理上 鈴 江 武 彦第2図Personnel fee included Suzue Takehiko Diagram 2 on patent attorney

Claims (1)

【特許請求の範囲】[Claims] カスケード接続されたエミッタ接地トランジスタとベー
ス接地トランジスタの間に、利得制御電圧によって減衰
量が調整されるアッテネータを接続してなることを特徴
とする自動利得制御増幅回路。
An automatic gain control amplifier circuit characterized in that an attenuator whose attenuation is adjusted by a gain control voltage is connected between a cascade-connected emitter common transistor and a base common transistor.
JP6920686A 1986-03-27 1986-03-27 Automatic gain control amplifier circuit Pending JPS62226705A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6920686A JPS62226705A (en) 1986-03-27 1986-03-27 Automatic gain control amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6920686A JPS62226705A (en) 1986-03-27 1986-03-27 Automatic gain control amplifier circuit

Publications (1)

Publication Number Publication Date
JPS62226705A true JPS62226705A (en) 1987-10-05

Family

ID=13396016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6920686A Pending JPS62226705A (en) 1986-03-27 1986-03-27 Automatic gain control amplifier circuit

Country Status (1)

Country Link
JP (1) JPS62226705A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0507311A2 (en) * 1991-04-04 1992-10-07 Matsushita Electric Industrial Co., Ltd. High frequency amplifying apparatus
WO1999054994A1 (en) * 1998-04-21 1999-10-28 Conexant Systems, Inc. Low voltage medium power class c power amplifier with precise gain control
US6518843B1 (en) 1999-11-01 2003-02-11 Nec Compound Semiconductor Devices Ltd. Variable gain type amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0507311A2 (en) * 1991-04-04 1992-10-07 Matsushita Electric Industrial Co., Ltd. High frequency amplifying apparatus
WO1999054994A1 (en) * 1998-04-21 1999-10-28 Conexant Systems, Inc. Low voltage medium power class c power amplifier with precise gain control
US6518843B1 (en) 1999-11-01 2003-02-11 Nec Compound Semiconductor Devices Ltd. Variable gain type amplifier

Similar Documents

Publication Publication Date Title
KR910000686B1 (en) Frequency converter
US6326848B1 (en) Circuits and methods for monitoring a signal in a network
US4415868A (en) One and one half pole audio power amplifier frequency compensation
JPS62226705A (en) Automatic gain control amplifier circuit
JP3335079B2 (en) AGC circuit
JP3171052B2 (en) CATV converter
US6566953B2 (en) High-frequency amplifier circuit for UHF television tuner having less distortion
JPS6335122B2 (en)
US4206412A (en) Trap circuit for blocking spurious signals from a T.V. intermediate frequency amplifier
KR920000572B1 (en) Frequency selective dc coupled video signal control system insensitive to video signal dc components
JP3004138B2 (en) Gain switching circuit
KR880000812Y1 (en) Image compensating circuit of a television sets
KR100190610B1 (en) Automatic gain control circuit
US6678013B2 (en) Intermediate frequency circuit of digital television tuner having flat transmission characteristic in intermediate frequency band
US4509207A (en) UHF RF Amplifier and AGC system
US4348645A (en) Buffer amplifier circuit used in wideband tuner
US4139825A (en) Audio frequency amplifier
US4037167A (en) Automatic gain control amplifier
KR930000649Y1 (en) Beat generating and saturation generating removing circuit of tv set
KR960004406Y1 (en) Satellite receiver
JP2599884Y2 (en) AGC circuit of high frequency amplifier
JPS6276916A (en) Tuner output distribution circuit
JP2519320Y2 (en) Tuner AGC circuit
JPH0238522Y2 (en)
JPH06140957A (en) U-v tuner