JPS62224116A - Electronic circuit - Google Patents

Electronic circuit

Info

Publication number
JPS62224116A
JPS62224116A JP61065767A JP6576786A JPS62224116A JP S62224116 A JPS62224116 A JP S62224116A JP 61065767 A JP61065767 A JP 61065767A JP 6576786 A JP6576786 A JP 6576786A JP S62224116 A JPS62224116 A JP S62224116A
Authority
JP
Japan
Prior art keywords
circuit
transistor
constant current
emitter
current circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61065767A
Other languages
Japanese (ja)
Inventor
Masumi Kasahara
真澄 笠原
Seiichi Ueda
上田 誠一
Masashi Kurimoto
雅司 栗本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61065767A priority Critical patent/JPS62224116A/en
Publication of JPS62224116A publication Critical patent/JPS62224116A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an electronic circuit capable of high speed response by connecting a constant current circuit to an emitter of a transistor (TR) in operation to form an emitter follower and connecting a base to the constant current circuit at non-operation so as to open the emitter. CONSTITUTION:A switch S11 is thrown as shown in solid lines at normal operation and a constant current circuit CS11 is connected to the emitter of a TR Q11. When an input signal Vin is at a high level, the TR Q11 is turned on, an output signal Vout goes to a high level and the voltage level in this case is decided by a value Vcc-Vbe Q11. In bringing the output impedance to a high impedance, the switch circuit is driven to connect the constant current circuit CS11 to the base. A diode D11 applies low level clamp of the base and a resistor R11 decides the impedance viewed from the input side. Since no Schottky diode nor Schottky TR is employed, the circuit integration by the minute process is facilitated.

Description

【発明の詳細な説明】 CPI業上の利用分野〕 本発明は、TTL回路等の論理回路の出力回路に適用し
て好適な電子回路に関し、特にTTL回路とC−MO8
論理回路とのインタフェイスに利用して有効な回路技術
に関する。
[Detailed Description of the Invention] Field of Application in CPI Industry] The present invention relates to an electronic circuit suitable for application to an output circuit of a logic circuit such as a TTL circuit, and particularly to an electronic circuit suitable for application to an output circuit of a logic circuit such as a TTL circuit.
This paper relates to circuit technology that is effective when used as an interface with logic circuits.

〔従来の技術〕[Conventional technology]

TTL回路は、論理回路として多用されているものであ
り、「ディジタル・システムの設計」(昭和49年3月
1日第7版発行、発行所CQ出版社、I)p21〜30
)に記載されている。その概要は、ディジタル入力信号
のレベル変化に対応して電流方向を切り換えるトランジ
スタと、論理出力を得る出力回路とから構成されている
ものである。
TTL circuits are often used as logic circuits, and are described in "Digital System Design" (7th edition published on March 1, 1970, published by CQ Publishing, I), p. 21-30.
)It is described in. Its outline is that it consists of a transistor that switches the direction of current in response to level changes in a digital input signal, and an output circuit that obtains a logical output.

ところで、TTL回路の出力信号が供給される論理回路
は一様ではなく、その−例としてC−MO8)ランジス
タにて形成された論理回路がある。
By the way, the logic circuit to which the output signal of the TTL circuit is supplied is not uniform, and an example thereof is a logic circuit formed of C-MO8) transistors.

この場合、TTL回路の出力信号の論理レベルが低レベ
ルで、C−MOS論理回路の論理レベルが高レベルであ
ると、論理レベルの伝達が行われなくなる。
In this case, if the logic level of the output signal of the TTL circuit is low and the logic level of the C-MOS logic circuit is high, the logic level will not be transmitted.

本発明者等は、上記論理レベルの伝達を正確に行うべく
、種々の技術的検討を行った。以下は、公知とされた技
術ではないが、本発明者等によって検討された技術であ
り、その概要は次のとおりである。
The present inventors conducted various technical studies in order to accurately transmit the above-mentioned logic level. Although the following is not a publicly known technique, it is a technique that has been studied by the present inventors, and its outline is as follows.

第4図はTTL回路に適用される出力回路の一例を示す
ものであり、入力信号Vinはディジタル信号である。
FIG. 4 shows an example of an output circuit applied to a TTL circuit, and the input signal Vin is a digital signal.

入力信号Vinがノ・イレペルのとき、トランジスタQ
1がオン状態に動作してトランジスタQ4を駆動し、抵
抗R,の電圧降下によってトランジスタQ2.Qsをオ
フになす。
When the input signal Vin is normal, the transistor Q
1 operates in the on state and drives transistor Q4, and the voltage drop across resistor R causes transistors Q2. Turn off Qs.

入力信号VinがローレベルのときトランジスタQ、は
オフになり、トランジスタQ4をオフにするとともに、
トランジスタQ、、Q、を駆動してハイレベルの出力信
号Voutを得る。
When the input signal Vin is at a low level, the transistor Q is turned off, turning off the transistor Q4, and
Transistors Q, ,Q are driven to obtain a high level output signal Vout.

そして出力インピーダンスをノ・イレベルにする場合は
、スイッチS、、S、をオン状態に切り換え、トランジ
スタQ、、Q3をオフにする。
When the output impedance is set to a zero level, the switches S, , S are turned on, and the transistors Q, , Q3 are turned off.

以上の如き回路動作が行われ、論理出力が得られるので
あるが、下記のような問題点を有していることが、本発
明者等の検討により明らかになった。
Although the circuit operation as described above is performed and a logical output is obtained, studies by the present inventors have revealed that there are problems as described below.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

第1は、出力信号のハイレベルがVc6−2 Vbeの
電圧レベルになり、電源Vccが5■とてろと、3.6
■程度まで低下することである。C−MO8論理回路は
、3.5■以上の入力信号を必要とするので、上記レベ
ルではC−MOS論理回路の駆動が正確に行われにくく
なる。
First, the high level of the output signal becomes the voltage level of Vc6-2 Vbe, and the power supply Vcc becomes 5■ and 3.6Vbe.
■It is to decrease to a degree. Since the C-MO8 logic circuit requires an input signal of 3.5 square meters or more, it becomes difficult to drive the C-MOS logic circuit accurately at this level.

第2は、高速応答するため、トランジスタQ。The second is transistor Q for high-speed response.

〜Q4をショットキートランジスタに、ダイオードD、
、D、をショットキーダイオードにしている点である。
~Q4 is a Schottky transistor, diode D,
, D are Schottky diodes.

現在、電子回路は微細化プロセスによって半導体集積回
路(以下においてICという)化されているが、Pur
e A lによるショットキーダイオードの形成は困難
である。しかし、ショットキーダイオードを使用しない
と、ベース蓄積電荷の影響により、スイッチング速度を
高めることができな℃ゝ。
Currently, electronic circuits are made into semiconductor integrated circuits (hereinafter referred to as ICs) through miniaturization processes, but Pur
Forming a Schottky diode with e Al is difficult. However, unless a Schottky diode is used, the switching speed cannot be increased due to the effect of base charge accumulation.

現在TTL回路の駆動は、30MHz程度まで要求され
【いるが、ショットキーダイオードを使用しない場合、
上記の如き高周波での駆動が困難になる。
Currently, TTL circuits are required to be driven up to around 30MHz, but if Schottky diodes are not used,
Driving at high frequencies as described above becomes difficult.

更に、トランジスタQ、、Q、が、同時にオン状態にな
って、貫通電流が流れることもある、といった問題点を
有している。
Furthermore, there is a problem that transistors Q, , Q, may be turned on at the same time, causing a through current to flow.

本発明の目的は、ショットキートランジスタ、ショット
キーダイオード等を使用せず微細化デバイスプロセスに
て形成することができ、しかも高速応答可能な電子回路
を提供することにある。
An object of the present invention is to provide an electronic circuit that can be formed by a miniaturization device process without using Schottky transistors, Schottky diodes, etc., and that can respond at high speed.

本発明の上記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題点を解決するための手段〕[Means for solving problems]

本願において開示される発明のうちの代表的なものの概
要を簡単に述べれば、下記の通りである。
A brief summary of typical inventions disclosed in this application is as follows.

すなわち、入力信号を抵抗とダイオードとの並列回路を
介してバイポーラトランジスタのベースに供給するとと
もに、スイッチ回路を駆動して定電流回路を上記トラン
ジスタのエミッタに接続せしめてエミッタフォロワとな
し、上記トランジスタを非飽和領域で駆動して高速応答
せしめる。史に上記トランジスタの非動作時には、上記
スイッチ回路を駆動して上記定電流回路をベースに接続
せしめてエミッ漬をオーブン状態になし、出力インピー
ダンスを高インピーダンスとするものである。
That is, an input signal is supplied to the base of the bipolar transistor through a parallel circuit of a resistor and a diode, and a constant current circuit is connected to the emitter of the transistor by driving a switch circuit to function as an emitter follower. Drive in the non-saturation region to achieve high-speed response. Historically, when the transistor is not in operation, the switch circuit is driven to connect the constant current circuit to the base, putting the emitter in an open state and making the output impedance high.

〔作用〕[Effect]

上記した手段によれば、ショットキートランジスタ、シ
ョットキーダイオードを使用することなく高速応答が可
能になり、しかも1のバイポーラトランジスタを用いて
いるので、出力信号の71イレベルはVcc−Vbeで
決定される電圧レベルになり、出力信号をハイレベルに
なし、微細化プロセスによって形成可能な電子回路を得
る、という本発明の目的を達成することができる。
According to the above means, high-speed response is possible without using a Schottky transistor or a Schottky diode, and since a single bipolar transistor is used, the 71 level of the output signal is determined by Vcc-Vbe. It is possible to achieve the object of the present invention, which is to obtain an electronic circuit that can be formed by a miniaturization process by making the voltage level high and the output signal high.

〔実施例−1〕 以下、第1図を診照して本発明を適用した電子回路の第
1実施例を説明する。
[Embodiment 1] Hereinafter, a first embodiment of an electronic circuit to which the present invention is applied will be described with reference to FIG.

なお、第1図は上記電子回路の基本的回路構成を示す回
路図である。
Note that FIG. 1 is a circuit diagram showing the basic circuit configuration of the electronic circuit.

本実施例の特徴は、バイポーラトランジスタを非飽和領
域で駆動し、高速応答を可能ならしめたことにある。
The feature of this embodiment is that the bipolar transistor is driven in a non-saturation region to enable high-speed response.

トランジスタQ++は、本発明でいう1のトランジスタ
に相当するものであり、抵抗R11、ダイオードD11
の並列回路を介してディジタル入力信号Vin が供給
される。通常の使用時では、スイッチS11は実線のよ
うに切り換えられ、定電流回路CS、、をトランジスタ
Q IIのエミッタに接続する。
Transistor Q++ corresponds to transistor 1 in the present invention, and includes resistor R11 and diode D11.
A digital input signal Vin is supplied through the parallel circuit. During normal use, the switch S11 is switched as shown by the solid line to connect the constant current circuit CS, , to the emitter of the transistor QII.

すなわち、トランジス・りQIIはエミッタフォロワに
なされる。
That is, the transistor QII is made an emitter follower.

入力信号vinがハイレベルのとき、トランジスタQt
+がオン状態に動作し、出力信号Voutはハイレベル
になる。このときの、電圧レベルは、Vcc−vbeQ
llで決定される。電源Vccの電圧レベルは5vであ
るから、出力信号Voutの電圧レベルは4.3v程度
になる。次段がC−MO8論理回路であっても、充分に
駆動することができる。
When the input signal vin is at high level, the transistor Qt
+ operates in the on state, and the output signal Vout becomes high level. At this time, the voltage level is Vcc-vbeQ
It is determined by ll. Since the voltage level of the power supply Vcc is 5V, the voltage level of the output signal Vout is about 4.3V. Even if the next stage is a C-MO8 logic circuit, it can be sufficiently driven.

そして出力インピーダンスをノーイインピーダンスにす
るには、スイッチ回路を駆動して定電流回路CS、、を
ベースに接続する。入力信号Vinは、スイッチ回路S
11を介して定電流回路CS 、、に供給され、ダイオ
ードD11はベースのローレベルクランプを行い、抵抗
R11は入力側からみたインピーダンスを決定する。
In order to make the output impedance non-impedance, the switch circuit is driven and the constant current circuit CS is connected to the base. The input signal Vin is connected to the switch circuit S
The diode D11 clamps the base at a low level, and the resistor R11 determines the impedance seen from the input side.

(1)1のバイポーラトランジスタのエミッタにスイッ
チ回路を介して定電流回路を接続してエミッタフォロワ
となし、抵抗を介してベースに入力信号を供給してエミ
ッタから出力信号を得ることにより、電源と出力端子と
なるエミッタとの間の電圧降下がVbe となるという
作用で、出力信号の電圧レベルがVcc−Vbeで決定
されるハイレベルになる、という効果が得られる。
(1) A constant current circuit is connected to the emitter of bipolar transistor 1 via a switch circuit to form an emitter follower, and an input signal is supplied to the base via a resistor to obtain an output signal from the emitter, thereby connecting the bipolar transistor to the power source. Since the voltage drop between the output terminal and the emitter becomes Vbe, it is possible to obtain the effect that the voltage level of the output signal becomes a high level determined by Vcc-Vbe.

(2)上記(11により、トランジスタが非飽和領域で
駆動されろという作用で、高速応答が可能になる、とい
う効果が得られろ。
(2) According to (11) above, the transistor is driven in a non-saturation region, thereby achieving the effect of enabling high-speed response.

(3)スイッチ回路を介して定電流回路をベースに接続
し、トランジスタをオフにすること罠より、出力回路の
電流経路が遮断されるという作用で、出力インピーダン
スを簡単かつ高速度でノ・インピーダンスにできる、と
いう効果が得られる。
(3) By connecting a constant current circuit to the base via a switch circuit and turning off the transistor, the current path of the output circuit is cut off, and the output impedance can be easily and quickly changed to no impedance. The effect is that it can be done.

(4)ショットキーダイオード、ショットキートランジ
スタを用いることなく上記効果が得られるので、微細化
プロセスによるIC化が容易になる、という効果が得ら
れる。
(4) Since the above effects can be obtained without using a Schottky diode or a Schottky transistor, the effect of facilitating IC fabrication through a miniaturization process can be obtained.

(5)上記(4)により、生産コストを大幅に低減し得
る、という効果が得られる。
(5) The above (4) provides the effect that production costs can be significantly reduced.

〔実施例−2〕 次に、第2図を参照して本発明の第2実施例を説明する
[Embodiment 2] Next, a second embodiment of the present invention will be described with reference to FIG.

本実施例の特徴は、電子回路を双方向に信号伝達可能に
なすとともに、出力信号のレベルアップ等を行い得るよ
うに構成したことにある。
The feature of this embodiment is that the electronic circuit is configured to be able to transmit signals in both directions and to increase the level of the output signal.

11はスイッチ回路であって、制御信号Vcがハイレベ
ルのとキ、トランジスタQ!lがオン状態になり、抵抗
R□の電圧降下によってトランジスタQ□がオン状態に
なる。抵抗R76、ダイオードD□、D2!の電流経路
が形成され、トランジスタQzsがオン状態になる。ト
ランジスタQ!3のベース電圧は、所定の電圧レベルに
固定されるので、定電流回路とみなし得る。トランジス
タQ+tのエミッタに定電流回路が接続されたようにな
る。
11 is a switch circuit, and when the control signal Vc is at a high level, the transistor Q! 1 is turned on, and the voltage drop across the resistor R□ causes the transistor Q□ to be turned on. Resistor R76, diode D□, D2! A current path is formed, and the transistor Qzs is turned on. Transistor Q! Since the base voltage of No. 3 is fixed at a predetermined voltage level, it can be regarded as a constant current circuit. A constant current circuit is now connected to the emitter of transistor Q+t.

この結果、3番端子の電圧レベルがトランジスタQ r
tのベースに入力信号として供給されるようになり、抵
抗R31を介して出力電圧が得られる。
As a result, the voltage level at terminal 3 of transistor Q r
It is now supplied as an input signal to the base of t, and an output voltage is obtained via the resistor R31.

そしてトランジスタQllは、トランジスタQ、のVb
eによって逆バイアスになり、強制的にオフになる。
And the transistor Qll is the Vb of the transistor Q.
It becomes reverse biased by e and is forced off.

一方、制御信号Vcがローレベルに変化されると、基準
電圧VrefによってトランジスタQtaがオン状態に
なり、抵抗R2,の電圧降下によってトランジスタQ2
4がオン状態に動作する。抵抗R22、ダイオードD 
23 r D 24の電流経路が形成され、トランジス
タQ□がオン状態に動作する。
On the other hand, when the control signal Vc is changed to low level, the reference voltage Vref turns on the transistor Qta, and the voltage drop across the resistor R2 causes the transistor Q2 to turn on.
4 operates in the on state. Resistor R22, diode D
A current path of 23 r D 24 is formed, and the transistor Q□ operates in an on state.

上記同様に、トランジスタQ、のエミッタに定電流回路
が接続されるようになり、トランジスタQ、がエミッタ
フォロワとなる。入力信号Vinによってトランジスタ
Q ++が駆動され、エミッタから出力信号Voutが
得られる。この際、トランジスタQ+tのベースに出力
信号You tが供給されるものの、そのエミッタは入
力信号Vinの電圧レベルになるので、逆バイアスされ
ることになる。
Similarly to the above, a constant current circuit is connected to the emitter of transistor Q, and transistor Q becomes an emitter follower. Transistor Q++ is driven by input signal Vin, and output signal Vout is obtained from its emitter. At this time, although the output signal You t is supplied to the base of the transistor Q+t, its emitter is at the voltage level of the input signal Vin, so that it is reverse biased.

トランジスタQ12はオフになる。出力信号V o u
 tの電圧レベルは、Vcc−VbeQoで決定される
高レベルの出力信号になる。
Transistor Q12 is turned off. Output signal Vou
The voltage level at t becomes a high level output signal determined by Vcc-VbeQo.

(6)一方向の信号伝達を行うトランジスタQllと他
方向の信号伝達を行うトランジスタQ+tとをスイッチ
回路によって選択的に駆動し、しかも一方のトランジス
タが動作中はそのVbeの低下によって他方のトランジ
スタをオフに切り換えるように構成したので、双方向の
信号伝達が可能になる、という効果が得られる。
(6) Transistor Qll, which transmits signals in one direction, and transistor Q+t, which transmits signals in the other direction, are selectively driven by a switch circuit, and when one transistor is in operation, the other transistor is driven by a decrease in its Vbe. Since the switch is configured to be turned off, the effect is that bidirectional signal transmission becomes possible.

(7)入力信号にもとづきトランジスタQuが駆動され
ているときは、出力信号の電圧レベルはVcc−Vbe
によって決定されるので、高レベルの出力信号を得る、
という効果が得られる。
(7) When transistor Qu is driven based on the input signal, the voltage level of the output signal is Vcc-Vbe.
As determined by , we get a high level output signal,
This effect can be obtained.

(8)上記(力により、C−MOS論理回路の駆動を確
実に行い得る、という効果が得られる。
(8) The effect that the C-MOS logic circuit can be reliably driven by the force described above can be obtained.

(9)上記(7)により、データバスと接続されて信号
の授受を必要とするCPU、メモリ回路のインタフェイ
スとして利用することができ、付加価値が増大する、と
いう効果が得られる。
(9) According to (7) above, it can be used as an interface for CPU and memory circuits that need to be connected to a data bus and exchange signals, thereby increasing added value.

〔実施例−3〕 次に、第3図を参照して本発明の第3実施例を説明する
[Embodiment 3] Next, a third embodiment of the present invention will be described with reference to FIG.

なお、本実施例は上記電子回路をシングルボードコンピ
ュータのインタフェイスとして応用したものである。
In this embodiment, the electronic circuit described above is applied as an interface for a single board computer.

21は並列型A/D変換器であり、抵抗R1増幅器A、
ゲート回路G、エンコーダE等によって構成さねている
。この回路動作については、「A−D/D−A変換回路
の設計」 (昭和56年5月20日第3版発行、発行所
CQ出版社、ap121〜123)に詳細が記載されて
いるものであるが、アナログ入力信号Vaをディジタル
出力信号vbとして得るものである。
21 is a parallel type A/D converter, resistor R1 amplifier A,
It is composed of a gate circuit G, an encoder E, etc. The details of this circuit operation are described in "Design of A-D/D-A Conversion Circuit" (3rd edition published on May 20, 1981, published by CQ Publishing, ap121-123). However, the analog input signal Va is obtained as the digital output signal vb.

11は上記スイッチ回路であり、12は上記電子回路で
ある。上記ディジタル出力信号Vdは、電子回路12を
介してデータバスB、に供給される。13はC−MOS
)ランジスタにて形成されたROMあるいはRAM等の
メモリ回路であり、電子回路12を介して記録信号、読
み出し信号の授受を双方向に行う。
11 is the switch circuit, and 12 is the electronic circuit. The digital output signal Vd is supplied to the data bus B via the electronic circuit 12. 13 is C-MOS
) A memory circuit such as a ROM or RAM formed of transistors, and sends and receives recording signals and read signals in both directions via the electronic circuit 12.

CPU14は、C−MOSトランジスタにて形成され、
電子回路12は上記ディジタル出力信号Vd等の授受を
双方向に行う。
The CPU 14 is formed of C-MOS transistors,
The electronic circuit 12 bidirectionally sends and receives the digital output signal Vd and the like.

なお、B2はコントロールバスであり、B、はアドレス
バスである。
Note that B2 is a control bus, and B is an address bus.

上記のように電子回路12を応用することKより、各種
のディジタル信号の双方向伝達が可能になり、しかも出
力信号のレベルが上記のように高レベルになるので、C
−MOSの負荷回路を正確に駆動することができる。
By applying the electronic circuit 12 as described above, bidirectional transmission of various digital signals becomes possible, and since the level of the output signal becomes high as described above, C
- A MOS load circuit can be driven accurately.

以上に、本発明者によってなされた発明を実施例にもと
づき具体的に説明したが、本発明は上記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
形可能であることはいうまでもない。たとえば、トラン
ジスタQ++ + Q+tの各コレクタに負荷抵抗を設
け、上記出力信号とは別に出力信号を得るようにしても
よい。
Although the invention made by the present inventor has been specifically explained based on examples above, the present invention is not limited to the above examples, and can be modified in various ways without departing from the gist of the invention. Needless to say. For example, a load resistor may be provided at each collector of the transistor Q++ + Q+t to obtain an output signal separate from the above output signal.

以上の説明では、主として本発明者等によってTTL回
路の出力回路に適用した場合について説明したが、それ
に限定されることなく、双方向通信器、インピーダンス
変換器等に利用できる。
In the above description, the present inventors have mainly explained the case where the present invention is applied to an output circuit of a TTL circuit, but the present invention is not limited thereto, and can be used for a two-way communication device, an impedance converter, etc.

本発明は少なくとも、C−MOSトランジスタで構成さ
れた負荷回路を駆動する際に広く利用できる。
The present invention can be widely used at least when driving a load circuit composed of C-MOS transistors.

〔発明の効果〕〔Effect of the invention〕

本願において開示されろ発明のうちの代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

すなわち、通常の動作時にはスイッチ回路を駆動してバ
イポーラトランジスタのエミッタに定電流回路を接続し
て非飽和領域で動作可能なエミッタフォロワ回路を構成
し、出力インピーダンスを高インピーダンスになすとき
は上記スイッチ回路を介して上記定電流回路をトランジ
スタのベースに接続してトランジスタの電流経路を遮断
することにより、出力信号をハイレベルになし、かつ高
速応答を行う、という効果を得るものである。
In other words, during normal operation, a constant current circuit is connected to the emitter of the bipolar transistor by driving a switch circuit to form an emitter follower circuit that can operate in a non-saturation region, and when the output impedance is set to high impedance, the above switch circuit is used. By connecting the constant current circuit to the base of the transistor through the transistor and cutting off the current path of the transistor, the output signal can be set to a high level and a high-speed response can be achieved.

第1図は本発明を適用した電子回路の第1実施例を示す
回路図、 第2図は上記電子回路の第2実施例を示す回路図、 第3図は上記電子回路の応用例を示すシングルボードコ
ンピュータのブロックダイアグラム、第4図は本発明に
先立ち検討された出力回路の回路図をそれぞれ示すもの
である。
Fig. 1 is a circuit diagram showing a first embodiment of an electronic circuit to which the present invention is applied, Fig. 2 is a circuit diagram showing a second embodiment of the above electronic circuit, and Fig. 3 is a circuit diagram showing an application example of the above electronic circuit. FIG. 4, a block diagram of a single board computer, shows a circuit diagram of an output circuit that was considered prior to the present invention.

Q +t −Q ts・・・トランジスタ、D、〜D、
4・・・ダイオード、CS 、、・・・定電流回路、V
in・・・入力信号、Vout・・・出力信号、Vc・
・・制御信号、12・・・電子回路、11・・・スイッ
チ回路、13・・・メモリ回路、14−CPU。
Q +t -Q ts...transistor, D, ~D,
4...Diode, CS,... Constant current circuit, V
in...input signal, Vout...output signal, Vc.
...Control signal, 12--Electronic circuit, 11--Switch circuit, 13--Memory circuit, 14-CPU.

代理人 弁理士  小 川 勝 男 ′第  IFi!
J 第  4  図
Agent: Patent Attorney Katsuo Ogawa 'No. IFi!
J Figure 4

Claims (1)

【特許請求の範囲】[Claims] 1、第1の制御端子に供給される入力信号に対応して第
1の出力端子から出力信号を得る1のトランジスタと、
上記1のトランジスタの動作時に上記第1の出力端子に
定電流回路を接続して上記1のトランジスタをエミッタ
フォロワに構成するとともに、上記1のトランジスタの
非動作時に上記定電流回路を上記第1の制御端子に接続
して上記1のトランジスタの出力インピーダンスを高イ
ンピーダンスになすスイッチ回路とを具備したことを特
徴とする電子回路。
1. a transistor that obtains an output signal from a first output terminal in response to an input signal supplied to the first control terminal;
When the first transistor is in operation, a constant current circuit is connected to the first output terminal to configure the first transistor as an emitter follower, and when the first transistor is not in operation, the constant current circuit is connected to the first output terminal. 1. An electronic circuit comprising: a switch circuit connected to a control terminal to make the output impedance of the transistor of 1 above high impedance.
JP61065767A 1986-03-26 1986-03-26 Electronic circuit Pending JPS62224116A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61065767A JPS62224116A (en) 1986-03-26 1986-03-26 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61065767A JPS62224116A (en) 1986-03-26 1986-03-26 Electronic circuit

Publications (1)

Publication Number Publication Date
JPS62224116A true JPS62224116A (en) 1987-10-02

Family

ID=13296500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61065767A Pending JPS62224116A (en) 1986-03-26 1986-03-26 Electronic circuit

Country Status (1)

Country Link
JP (1) JPS62224116A (en)

Similar Documents

Publication Publication Date Title
JPS6331311A (en) Variable impedance driving circuit
JPH0865143A (en) Reset-oriented level shift circuit insusceptible to noise
JPS63187728A (en) Electric circuit
US20050229120A1 (en) High speed transient immune differential level shifting device
JP3400294B2 (en) Pull-up circuit and semiconductor device
JPS62224116A (en) Electronic circuit
JP2609756B2 (en) How to use semiconductor integrated circuits
JPS6222487B2 (en)
US4918329A (en) Data transmission system
JPH08250986A (en) Pulse voltage doubler circuit
US4420716A (en) DC Motor control apparatus
JPH04440Y2 (en)
JP2853280B2 (en) Output circuit
JPS6120421A (en) Semiconductor integrated circuit
JPS61112424A (en) Output buffer circuit
JP2643779B2 (en) Bus connection system
JP2536311B2 (en) Interface circuit
JPS62283404A (en) Recording current drive circuit
JPS61224446A (en) Semiconductor integrated circuit
JPS62224115A (en) Electronic circuit
SU454698A1 (en) Device for transmitting discrete signals over matched cable lines
JPS61274513A (en) Logic level converter
JPH0575044A (en) Semiconductor integrated circuit
JPH04180310A (en) Output circuit
JPH05166361A (en) Semiconductor integrated circuit device