JPS62217495A - 連想記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はディジタル計算機に関し、特に半導体による主
記憶装置と、磁気ディスク等の補助記憶装置とを用いた
計算機システＪ、　！；二おける主記憶装置の構成に関
し、本発明の装置番ｆ十とし′ζ！１．．１話式でデー
タ入出力が可能な汎用電子計算機及びデータベース用計
算機、ワードプロセッサ、自動翻訳システム等の情報処
理装置の部品として利用される。

（発明の背景） ディジタル計算機システムにおいては、キーに対応する
情報を整理、検索するために木構造が用いられている。

木構造の内で最も基本的なのは２分木であり、これを用
いる情報処理の方法は「リスト処理」と呼ばれ、ｒＬｉ
ｓｐＪ等のプログラミング言語において多用される。「
リスト処理」は扱いの柔軟性に富む方法であるが、あら
ゆる場合において最適な検索方法を提供できるわけでは
ない。

ディジタル計算機における処理で、大容量の情報を経済
的に記憶、活用するためには、磁気ディスク等の補助記
憶装置を利用し、システムによって決められた大きさの
情報を高速の主記憶装置に読込んで利用する方法が取ら
れる。こうした読込みの単位はページ等と呼ばれる。

磁気ディスク等の補助記４．１装置を利用する場合に要
する時間は、１ページの情報量が極端に大きくない限り
においては、読取り自体に要する時間よりもページのア
クセスのために要する時間によって多く占められるので
、システムの速度を早めるには、いかにページのアクセ
ス回数を少なくするかが重要となる。

「リスト処理Ｊにおいては、祖から葉に至る節がうま（
少数のページにまとまらない限りは、補助記憶装置に対
するアクセス回数が増えてしまい速度的に不利になるの
で、上下に連続する２分木の節を少数のページに収める
ことが高速の処理を行う一ヒで重要になってくる。この
ことは、主記憶の記憶容量を有効に活用するためにも重
要である。

このように、ページの単位を意識して情報の構造を組む
ことは、個々の節が１つのページに収まるような多分木
を利用することと同じである。こうした事情ニラいては
、例えば、Ｉｌ、Ｅ、Ｋｎｕｔｈ：Ｔｈｅ　Ａｒｔｏｆ
　Ｃｏｖａｐｕｔｅｒ　Ｐｒｏｇｒａｍｍｒｎｇ　Ｖｏ
ｌ、　　３１Ｓｏｒｔｉｎｇ　ａｎｄＳｅａｒｃｈｉｎ
ｇ、　Ｃｈａｐｔｅｒ６（１９７３）を参照のこと。

（従来の技術） 従来、例えばＢ成木として知られる多分木の接続を利用
して、能率的な検索と木の管理を行うように配慮した索
引の構造が提案されている。

（発明が解決しようとする問題点） しかるに、この種のＢ成木の検索手続きに従って、根に
あたる接続から探索を開始する場合、従来の電子計算機
の構成だと１ワードずつＣＰ　Ｕに読込んでは、挿入す
べきデータと比較するので、ページに置かれる要素の数
を２５０程度と仮定すれば、効率のよい２分探索法を用
いても各段階において比較のために繰返しをする操作回
数は８回程度となる。また、索引の中に新しい項目を追
加する場合にも従来の電子計算機では１ワードずつＣＰ
Ｕのレジスタに読込んで、又は少なくともＣＰＵと記憶
装置の全体に共通のパスラインを経由して、記憶装置に
おける読取りと書込みを繰返していたので、移動するワ
ード数に相当するだけの手順が必要であった。

本発明は、こうしたページを準位とするデータ管理方式
を基本に、検索や書替えなどの内部処理をより能率的に
行えるように考慮した主記憶の制御方式に関する。

（問題点を解決するための手段） 本発明は、必ずしも一定長でないが上限を有する長さに
構成された個々のページの内容を、複数個の実ページと
複数個の変位によって張られる２次元的な実記憶空間に
おける一定長のページ枠の各々に、変位値の小さい方に
詰めて記憶する連想記憶装置であって、外部から指定さ
れる任意の位置のワードについて読出し及び書込みがで
きる通常のランダムアクセス機能を有するとともに、そ
の変位値が外部から指定された変位値より以上である全
てのワードを１つずつ値の大きい変位位置にシフトする
手段を有することを特徴とする連想記４ａ装置に関する
。

（作用） 本発明の連想記憶装置に係る作用を第１図（ａ）及びｆ
ｂｌを参照して説明する。

第１図（ａ）及びｆｂｌは、個々のページを多分木の節
として利用して、能率的な検索と木の管理が行われるよ
うに配慮した索引の構造を示す模式図である。こうした
多分木の代表的なものはＢ成木として知られ、その種々
の変形が考えられている。ここに示している木構造は、
葉（実際に要素が入れられている最末端の節）に置き得
る要素数が葉以外の節に置き得る要素数より多い点を除
けば、Ｂ成木と同じである。葉の要素数はその最大値と
最大値の半分（又はそれよりも小さい任意の自然数）で
ある最低値との間に入るように、また葉以外の節の要素
数もその最大値と最大値の半分（又はそれよりも小さい
任意の自然数）である最低値との間に入るように制御さ
れている（分岐数は、それより１多い。また、根の要素
数の最低はｌである）。

第１図において、個々の枠で示すのは１つのワードであ
る。各ワードの最上位の１ビツトはソフトウェア上の約
束としてタグとして確保されている。すなわち、このタ
グビットが「０」の場合は、そのワードの内容は他の節
の置かれるページ番号Ｎ）を示すポインタであり、タグ
ピットが「１」の場合は、そのワードはデータワードで
ある。

ここに示す全てのページでは、全てのデータワードは索
引のキーとして使われている。これらキーのそれぞれは
高々１ワードに収まり、その２進法による順序に従って
配列されている。各ワードを囲った升のすぐ上に付加し
た数字は変位値（ｂ）である。

ページの識別のためのポインタワードの第２ビツト以降
には、ページ番号（１）に相当する実際の２進数が対応
する。また、この例では各要素（キー）に対応するデー
タ部分が書かれていないが、これは見易くするだめの配
慮であり、実際は他のページに収められたデータを示す
ポインタが各キーの後に付随していると考えることがで
きる。このポインタの各々を構成する１ワ一ド以上の各
ワードのそれぞれのタグピットの値は「０」であるから
、キーを構成するデータワードと混同されることはない
。

ページ枠のワード数は、アドレスが２進数指定される通
常の構成においては、５１２ワーｌ′や１０２４ワード
など、２の累乗であることが望ましい。これは複数のペ
ージにまたがる配列を扱う時に割算を行わなくても、単
に上位ピッｌ−と下位ビットに分離することによって、
変位とページ（を決めるエントリ）とが求められるから
である。

さて、第１図においては、ｒＡＡｊ　、ｒＢＢＪ　。

・・・・・・ｒＺＺＪの一連のデータがキーとして列を
作っている。これらのキーの２進パターンがこの順序に
従うものと仮定する。実際、これらの文字列をｒＡｓｃ
ＩＩＪのようなコードに従って記述すれば、その２進パ
ターンはこうした辞書の順になる。

今、この索引の中から要素ｒｓｓＪを検索することを考
える。Ｂ成木の探索手続きに従って、根にあたる節（図
に示されるページａ１に置かれる節）から探索を開始す
る。

ページａ１において、ｒ　、Ｉ　Ｊ　Ｊと比較すると、
ｒＳＳＪの値の方が大であるので、ｒＪＪｊの右側のポ
インタが示すページａ３に進ム。ページａ３においては
、ｒＳＳｊの値はｒＰＰＪＯ値より大であり、ｒ　（Ｊ
　Ｕ　Ｊの値より小なので、ｒＰ　ＰＪとｒＵＵＪの間
のポインタが示すページａ７に進む。しかしてページａ
７で目的のｒＳＳＪを発見する。本発明の装置において
は、比較操作を行う機能部分を変位ごとに有し、ページ
内の検索を１回の繰返し数で実現できる。各ページにお
けるデータワードは、変位の小さい方から２進数で評価
される大きさの順に配列されているので、変位に沿って
検索すべきデータｒＳＳＪと比べた２進パターンの大小
関係が逆転する位置のポインタの示すページを順次検索
して行けば良い。

本発明の装置においては、また検索すべきデータと全く
同じ内容のワードの存否、またその位置（変位）をハー
ドウェア的に検出できる。

次に、この索引の中に新しい項目として、ｒ　ＬＭ」を
追加することを考える。今述べたのと同じ手順で根にあ
たる節から探索して行く。

葉のページａ６では、「Ｉ、Ｍ」の値は「Ｉ、１、」の
次なので、この位置が挿入すべき位置として選ばれる。

こうり、て探し出した位置に、要素ｒ　Ｌ　Ｍ」の挿入
を行う。この際、挿入位置以降の要素を挿入ワード数だ
け変位の後の方にずらし、挿入場所が作られる。

挿入の結果を第１図（ｂｌに示している。挿入操作を行
うとデータの位置がことごとくずれてしまろので、挿入
操作の前後においては、その位置（変位）をキーとして
は特定のエントリに固定的にアクセスすることはできな
い。特定のエントりに固定的にアクセスするためには、
各ページにおいてユニークなビットパターンを持つワー
ドを目印に用い、この位置を高速検出することができる
。

こうした場合に用いる目印のワードをディスクリブタと
仮称する。ディスクリブタについてはタグビットは「０
」となるようにする。もちろん、他のページなどを指し
示すポインタとの区別が明確に行われるようなソフトウ
ェア上の配慮は必要であり、例えば第２ビツト以降の上
位ビソトバタ−ンで区別するようにする。

関係集合（大きさは必ずしも一定しない）の先頭位置に
あって、その関係集合を特定する目印としてディスクリ
ブタを利用できる。第１図の例においては、各ページに
は高々１個の節しか置かれていないが、ディスクリブタ
を利用するならば、複数の節を１つのページに置くこと
も自由にできることになる。この記述方法によって、例
えば述語に対応する関係集合を記述し、２項述語関係の
高速検索を実現することができる。

（実施例） 以下、本発明の実施例について図面を参照して説明する
。

本連想記憶装置の実記憶空間は、実ページ（Ｒ）と変位
値（ｂ）によって識別される。本発明の装置を補助する
磁気ディスク等の「補助記憶」に対し、本発明の装置の
実記（、ｌ空間を以後「主記憶」と称する。「主記憶」
にロードされるページのそれぞれには、それを−貫して
識別するページ番号（１）が付与され、以下、例として
示すデータ構造の中では、ページの参照はこのページ番
号（Ｉ）によって行われる。ページ番号（＋　）　（；
を実ページ（Ｒ）に変換されなければならない。この変
換は、ソフトウェアによるか又は内容ア］°レス機能を
もったメモリ管理ユニット（ＭＭＵ）を利用してなされ
るのが可能であるので、以下においては、ページ番号（
Ｎは何らかの方法で実ページ（Ｒ）を指示するコードに
変換され、これが外部（ＣＰＵなど）から本発明の装置
に供給されるものと仮定する。なお、この変換のための
プログラムを置くため、あるいはページ管理を実行する
ための作業Ｍ域として、本発明の装置自体の一部のペー
ジを利用してもよい。

本発明の装置の物理的記憶空間は、実ページ（Ｒ）と変
位値（ｂ）で識別される２次元の番地により構成される
が、記憶を行う主体は分割して、各変位ごとに設けられ
た変位セル２の中に入れられる（第２図参照）。

各変位セル２は第３図に示すように、Ｐページ分のワー
ドを記憶するランダムアクセスメモリ　（ＲＡＭ）１２
１、外部から指定したワードと変位に保持されているワ
ードとの比較（−数構出及び大小比較）を行うコンパレ
ータ１２２、ワードのシフトに寄与するマルチプレクサ
１２３及びトライステートバッファ１２４ａ乃至１２４
ｃを備える。ここにおいて記憶を行う主体は、ＲＡＭ１
２１であり、実ページ（Ｒ）はＲＡＭ１２１のアドレス
入力端子を通じて指定される。これらトライステートバ
ッファ１２４ａ〜１２４Ｃの入出力制御及びＲＡＭＩ２
１のデータセントを制御しているのがＡＮＤゲート１３
１ａ　〜１３１ｈ、ＯＲゲ−１１３４ａ〜１３４ｃ、及
び反転端子を備えたＡＮＤゲート１３２，１３３ａ、１
３３ｂである。

本発明の装置は、また外部からのアドレッシングにより
これらの変位セル２の選択を行うためのデコーダ３及び
、前記コンパレータ１２２の出力よりその変位値（ｂ）
を読取るためのエンコーダ４を備えている。デコーダ３
とエンコーダ４の動作及び構成を第４図及び第５図、第
６図に沿って説明する。

第４図に模式化したデコーダ３の動作を示している。こ
の例では、デコーダ３は１６の変位に対応し、４本のア
ドレス入力と１７本の出力を持つ。

入力の信号は、変位値（ｂ）を指定する符号なしの２進
数として解釈される。出力端子の各々には、Ｏから変位
の数Ｎ（この例では１６）までの一連の整数（ｂ′）が
割り当てられているが、それらのうち指定されたｂ　（
この例では「５」）以下の整数に対応する出力端子のレ
ベルは「０」に、ｂより大である整数に対応する出力端
子のレベルは「１」になる。ｂ’−ｏに対応する出力端
子のレベルは常にｒｏＪ　、ｂ　′＝Ｎ　（＝１６）に
対応する出力端子のレベルは常に１１」である。

第５図にエンコーダ４の構成を示している。この例では
、個々の変位セル２より接続された入力の総数（Ｎ）は
２の累乗であって、変位セルのうち活性化したものから
「１」が、それ以外から「０」が入力される。エンコー
ダ４の全体は、セル４１の２分木よって構成されている
。セル４１の内部を第６図（８１及び（ｋｌｌに示して
いる。エンコーダ４の出力は信号ライン１４及びパスラ
イン１５であり、このうち信号ライン１４は、エンコー
ダ４の全ての入力すなわち１１２　（０）から１１２（
Ｎ−１）までの全入力の論理和をとっており、活性化さ
れた変位セルの存在、非存在を検出する。

また、パスライン１５からは活性化された変位値（ｂ）
が出力される。２個以上の変位が同時に活性化された場
合は、それらのうち変位値が最も小さいものと、最も大
きいもののどちらか一方に限って読取ることができ、そ
のどちらを選択するかはコントロール端子１０５を通じ
て指定することができる。すなわち、コントロール端子
１０５が「１」の場合には最も小さなりが出力され（昇
順）、「０」の場合には最も大きなりが出力される（降
順）。

前記エンコーダ４の全体は、セル４１−１及び４１−ｍ
（２≦ｍ≦Ｍ）２分木によって構成され、これらセルの
内部を第６図（ａｔ及び（ｂｌに示している。

セル４１−１は、一方の入力レベルをコントロール端子
ｌ　Ｏ５のレベルに応じて選択するゲート５１〜５３と
ＯＲゲート５４で構成され、セル４１−ｍは前段以前の
複数のセルの出力レベルを切換え出力するマルチプレク
サ５５を備えζいる。

さて、本発明の装置における動作の選択は、ＣＰＵから
送られる命令によって指定される。ＣＰＵが本発明の装
置をコントロールするための命令セットと、個々の命令
に対応して実際に装置全体の動作を指令するコントロー
ル線の動作状態を表１に示している。

表１に示す本発明の命令は、次の４つの機能のうちのい
ずれかの機能を行うためのものである。

■　ワードを読出し、また書込む機能。

■　ワードを挿入し、また削除する機能。

■　特定の内容を持つワードを探し出す機能。

■　ワードのビットパターンが２進数として比較した場
合、外部から指定されるものより大きなワードを探し出
す機能。

■　ページを初期化する機能。

まず、第一の機能であるワードを読出し、また書込む機
能について以下説明する。

この機能を実行する命令としてＲＥＡＤ　　ａ／ｂ及び
ＷＲＩＴＥ　　ａ／ｂがある。

これらの命令の実行の際には、外部からパスライン１１
を介して変位値（ｂ）がデコーダ３に入力、解読され、
この変位値（ｂ）に対応する変位セル２において、ＲＥ
ＡＤ　　ａ／ｂ命令の場合は読出しが、ＷＲＴＴＥ　　
ａ／ｂ命令の場合は書込みが行われる。

ＲＥＡＤ　　ａ／ｂ命令が指令されると、図示しないＣ
ＰＵ若しくはメモリを管理しているユニット（図示省略
）から実ページ（Ｒ）がパスライン１２からセルユニッ
ト１に入力される。また、パスラインＩＩから変位値（
ｂ）がデコーダ３に入力され、ここでこの変位値（ｂ）
以上の変位セル２に対応する信号ライン１１１が活性化
され、当言亥変位セル２からワード（ａ）がパスライン
１３に出力される。すなわち、第３図に示す当該変位セ
ル２において、ＲＡＭ１２１に実ページ（Ｒ）をアドレ
スとする内容がパスライン１６を介して入力され、この
とき信号ライン１０１，１１１　　（ｎ＋１）が活性化
されるので、トライステートハソファ１２４ａを導通し
てワード（ａ）をハスライン１３に出力する。

一方、ＷＲＩＴＥ　　ａ／ｂ命令が指令されると、セル
ユニット１においてパスライン１１から入力された変位
値（ｂ）に対応する変位セル２以上の信号ラインが活性
化される。この変位値（ｂ）と一致する当該変位セル２
においては、ＲＡＭ１２１に信号ラインＩｌｌ　　（ｎ
＋１）、１０２の活性化によってセント信号が入力され
るので、内部クロックに同期してパスライン１２から入
力される実ページ（Ｒ）をアドレスとする記憶個所に、
パスライン１３から人力されたワード（ａ）がマルチプ
レクサ１２３を介して記憶される。

次に、第二の機能であるワードを挿入し、また削除する
機能について以下説明する。

この機能を実行する命令としてｌＮ５ＥＲＴａ　／　ｂ
と、ＤＩＳＰＬＡＣＥ　ａ／ｂがある。

これらの命令の実行の際には、変位値（ｂ）の指定は上
述のＲＥＡＤ　　ａ／ｂなどと同様、変位（ｉｌｉ（ｂ
）はデコーダ３において解読され、変位セル２に指令が
伝えられる。この際、挿入又は削除位置として指定され
た変位値（ｂ）に対応する位置と、それより変位値が大
きい全ての変位セル２に活性は伝えられ、それら変位セ
ル２がデータシフトの動作に関与する。すなわち、デコ
ーダ３は挿入（又は削除）位置より上位の全ての変位セ
ル２に対し信号線１１１（ｎ）を「１」にする。それに
伴って該当する全ての変位セル２においては、マルチプ
レクサ１２３、トライステートバッファ１２４ａ乃至１
２４Ｃによってデータ経路の継ぎ換えが起こり、すぐ下
位又は上位の変位セル２のデータがシフトし、書込みが
行われる。特に、指定されたｂに相当する変位セル２で
は、ｌＮ５ＥＲＴ　ａ／ｂの場合はデータの書込みが、
ＤＴＳＰＬＡＣＥ　　ａ／ｂの場合はデータの読出しが
行われる。

第２図に示ず１０９は、ｌＮ５Ｆ、ＲＴ　　ａ／ｂ命令
に対応した「ページ溢れ」エラーの出力信号線である。

各ページにおける末尾部分は、通常空白（すなわち、全
ビットが「０」のワード）によって占められているもの
と仮定されるが、最も末尾のワードが空白でない状態に
おいて挿入の命令が出されると、ＡＮＤゲート１３１ｉ
の出力である出力信号綿１０９が「１」状態になり、Ｃ
ＰＵに対し「ページ溢れ」の割り込みが伝達される。

この場合は挿入の操作は中止され、割り込みルーチンに
よってページの分割を行うなどの処理がなされなければ
ならない。

ｌＮ５ＥＲＴ　　ａ／ｂ命令が指令されると、パスライ
ン１１から指令された変位値（ｂ）に該当する変位セル
２より上位の変位セルが活性化され、パスライン１２か
ら入力された実ページ（Ｒ）をアドレスとしてワード（
ａ）が当該変位セル２に記憶されるとともに、上位の変
位セル２に対してはすでに記憶されているワード（ａ）
の−上位へのシフトが行われる。すなわち、第３図にお
いて変位値（ｂ）が一致する変位セル２では、信号ライ
ン１１１　　（ｎ＋１）、１０３の活性化によってトラ
イステートバンファ１２４ｂを導通させるとともに、Ｒ
ＡＭＩ　２１のセット端子が活性化される。

このため、実ページ（Ｒ）をアドレスとする個所にワー
１”（ａ）を記憶するとともに、この場所に記憶されて
いた旧ワード（ａ７）がパスライン１６、トライステー
トバッファ１２４ｂを介し上位の変位セル２に出力され
る。このようにして下位の変位セル２からハスライン１
７を介してワード（ａ７・−１）が出力された上位の変
位セル２（ｎ’）では、信号ラインＩｌｌ　　（ｎ’）
、１１１　　（ｎ’＋１＞、１０３の活性化によって、
マルチプレクサ１２３の交換機能を動作させるので実ペ
ージ（Ｒ）をアドレスとするＲＡＭＩ２１上に下位の変
位セル２（ｎ’−１＞から送られてきたワード（ａ７・
−Ｉ）を記憶し、同時にすでに記憶されていたワード（
ａｎ・）をトライステートバッファ１２４ｂを介して、
さらに上位の変位セル２に出力する。

ＤＩＳＰＬＡＣＥ　　ａ／ｂ命令が指令されると、指令
された変位値（ｂ）に一致する変位セル２では、パスラ
イン１２から入力される実ページ（Ｒ）をアドレスとす
るワード（ａ）をパスライン１３に出力し、当該変位セ
ル２　（ｎ）より上位の変位セル２（ｎ’）に記憶され
ているワード（ａ、、・）が下位の方ヘシフトされる。

すなわち第３図において、指令された変位値（ｂ）と一
致する変位セル２では、信号ライン１０１，１１１　　
（ｎ＋１）。

１０４が活性化されるので、ＲＡＭ１２１の実ページ（
Ｒ）をアドレスとする内容がトライステートバッファ１
２４ａを介してパスライン１３に出力される。同時にマ
ルチプレクサ１２３の交換作用が動作するので、上位の
パスライン１７（ｎ＋１）から入力されるワード（ａ、
、、、）がＲＡ　Ｍ　１２１に記憶される。一方、当該
変位セル２より上位の変位セル２．（ｎ’）においては
、信号ライン１０１．１１１　　（ｎ’）、１１１　　
（ｎ’＋１）。

１０４が活性化されるので、マルチプレクサ１２３を介
して上位のワード（ａゎ・や、）がＲＡＭＩ２１に記憶
されるとともに、すでに記憶されていたワード（ａ、ｌ
・）がトライステートバッファ１２４Ｃを介して下位の
変位セルに出力される。

次に、第三の機能である特定の内容を持つワードを探し
出す機能について以下説明する。

この機能を実行する命令としてＲＥＡＤ　　ｆ。

ｂ／　　−ａ、　　≧ｂ、ＲＥＡＤ　　ｆ、ｂ／　　−
ａ。

≦ｂがある。

これらの命令では、共通して外部から指定されたワード
（ａ）が全ての変位セル２において、記憶データと比べ
られビットパターンの一致が検出される。

各変位ごとに設けられたコンパレータ１２２の機能によ
り、該当するページに対応して記憶するワードが外部か
ら指定されるワードと比較され、その全ビットが一致す
る変位が活性化の候補になる。以上の活性化の候補にな
ったワードのうちＲＥＡＤ　　ｆ、ｂ／　　＝ａ、　≧
ｂ命令においては、変位値（ｂ′）がパスライン１１を
介して入力された変位値（ｂ）以上である変位のみが、
またＲＥＡＤ　　ｒ、ｂ／　　＝ａ、　≦ｂ命令におい
ては、変位値（ｂ′）がパスライン１１を介して入力さ
れた変位値（ｂ）以下である変位のみが実際に活性化さ
れ、その変位値（ｂ′）がエンコーダ４の機能によって
外部に出力される。複数の変位が活性化された場合、Ｒ
ＥＡＤ　　ｆ、ｂ／　　＝ａ、　≧ｂ命令においては最
も変位値が小さい変イーγが、またＲＥＡＤ　　ｒ、ｂ
／　　＝ａ、　　≦ｂ命令におイテは、最も変位値が大
きい変位が（要するに、どちらの場合も指定した位置に
最も近い変位が）選択される。

この２種の命令において、活性化された変位が存在した
か否かは、ｂと同時に出力される１ビツトの情報（ｆ）
により確認される。ｆは信号線１４から外部に出力され
る。

ＲＥＡＤ　　ｆ、ｂ／　　＝ａ、　≧ｂ命令が指令され
ると、パスライン１１から指令された変位値（ｂ）より
大きい変位に対応する変位セル２の内、パスライン１２
から指定される実ページ（Ｒ）をアドレスとする内容が
パスライン１３から入力されたワード（ａ）と一致する
ものが活性化し、当該変位セル２から信号ライン１１２
を介しエンコーダ４に出力される。エンコーダ４は複数
の信号ライン１１２が活性化された場合に昇順で変位値
（ｂ′）を決定し、パスライン１５に出力する。

すなわち第３図において、変位値（ｂ′）が指定された
変位値（ｂ）以上でワード（ａ）が一致する変位セル２
においては、ＲＡＭ１２１から出力される内容とパスラ
イン１３から入力されるワード（ａ）とが一致し、しか
も信号ライン１０５゜１１１（ｎ＋１）が活性化される
ので、ＡＮＤゲ）１３１ｃから信号ライン１１２を活性
化する。

ＲＥＡＤ　　ｆ、ｂ／　　−ａ、　　≦ｂ命令が指令さ
れると、指令された変位値（ｂ）よりも小さい変位セル
２の内、パスライン１２から指令される実ページ（Ｒ）
をアドレスとする内容がパスライン１３から入力された
ワード（ａ）と一致する当該変位セル２において信号ラ
イン１１２が活性化される。エンコーダ４は、これら活
性化された信号ライン１１２から降順で変位値（ｂ′）
を決定し、パスライン１５に出力する。すなわち、指定
された変位値（ｂ）以下の変位値を有する変位セル２に
おいては、ＲＡＭＩ　２１から出力される内容とパスラ
イン１３から入力されたワード（ａ）が一致するので、
信号ライン１０６の活性化とともにＡＮＤゲート１３１
Ｃの出力が「１−ルヘルとなり、信号ライン１１２を活
性化する。

次に、第四の機能であるワードのビットパターンが２進
数として比較した場合、外部から指定されるものより大
きなワードを探し出す機能について説明する。

この機能を実行する命令として、ＲＥＡＤ　　ｆ。

ｂ／　≧ａ、≧ｂがある。

この命令では、外部から指定されたワード（ａ）が全て
の変位セル２において、記憶データと比べられ２進数と
しての大小が検出される。

各変位ごとに設けられたコンパレータ１２２の機能によ
り、該当するページに対応して記憶するワードが２進数
として比較した場合、外部から指定されるワード以上で
ある変位が活性化の候補になる。以−ヒの活性化の候補
になった変位のうち、変位値（ｂ）が前記インターフェ
ース・ユニットから出力された値以上である変位のみが
実際に活性化され、その変位値（ｂ）がエンコーダ４の
機能によって外部に出力される。複数の変位が活性化さ
れた場合は、最も変位値の小さい変位が選択される。

この命令において、活性化された変位が存在したか否か
はｂと同時に出力される、１ビツトの情報（ｆ）により
確認される。ｆは、信号線１４から外部に出力される。

最後に、第五の機能であるページを初期化する機能つい
て以下説明する。

この機能を実行する命令として、ＳＥＴ’ａ／≧ｂがあ
る。

この命令においては、変位の値が外部より指定される変
位値（ｂ）以上である全ての変位が活性化され、外部か
ら入力されるワード（ａ）が書込まれる。この命令は、
例えば１ページの全てのワードを白紙（全てのパターン
を「０」）状態にするために使われる。

ＳＴＦ、Ｔ　　ａ／≧ｂ命令が指令されると、パスライ
ン１１から指令された変位値（ｂ）以上の変位セル２に
おいて、パスライン１２から入力された実ページ（Ｒ）
をアドレスとしてＲＡＭ１２１にパスライン１３から入
力されるワード（ａ）がマルチプレクサ１２３を介して
記憶される。

なお、以上の命令の中で、ＷＲＩＴＥ　　ａ／ｂ、ＴＮ
ＳＥＲＴ　　ａ／ｂ、ＤｒＳＰＬＡＣＥ　　ａ／ｂ、Ｓ
ＥＴ　　ａ／≧ｂの各命令においては、ＲＡＭの内容に
対する書込みの操作がともなう。これらの命令の実行は
、クロック信号（ＣＫ）に同期して行われる。

また、上述した実施例において、文字列の索引を先頭か
ら数えた文字の１つ１つを節とする、木構造によって記
述することができる。すなわち、根の節において、第１
文字を次の段の節において第２文字を識別する階層的な
構造を利用するのである。この木構造は［ｔｒｉｅＪな
どと呼ばれている。「ｔｒｉｅＪにおいては、大半の節
の大きさはページの大きさに比べれば小さくなるのが普
通であるが、こうしたものを扱うためにも本発明の装置
は適する。ｒｔｒｉｅＪ４ごついでは、例えば、前記文
献（Ｋｎｕｔｈ）を参照のこと。なお、」−述したＲＡ
ＭＩ　２１に記憶されているデータはクロックの立下り
の瞬間までは変化しないと想定しているが、例えばデー
タを読出している期間には書込みを行うことができない
素子を用いる場合には、データの出力から入力へ至る回
路の途中にラッチ回路を挿入し、読出しと書込みのタイ
ミングを分ければよい。

（以下余白） ｃ表　１〕 注１）　　「φ」は、「０・・・０」を表す、以下同じ
注２）　　ｆ＝０の時は、ｂ゛ミ「１・・・１」注３）
　　　ｆ＝ｏの時は、ｂ’＝ｒｏ・・・０」（発明の効
果） 以」−述べたように、本発明によれば、磁気ディスク等
の補助記憶装置を利用して検索を行う際に、高速処理の
期待できる多分木の扱いをさらに能率化することができ
る。すなわち、検索すべきデータより２進パターンが大
きなワードが最初に現れる位置（変位）及び検索すべき
データと全く同じ内容のワードの存否、またその位置（
変位）をハードウェア的に検出でき処理が高速化する。

また、索引の中に新しい項目を追加するために行うデー
タシフトの繰返し回数は、挿入すべきワード数に等しい
回数だけでよいので、非常な高速化を図ることができる
。またさらに、ハードウェア構成は各変位に対応して、
複数のページのワードを記憶するＲＡＭの入出力を１つ
の機能部分によって管理しているので、ページ数が大き
くなればなるほど機能部分のハードウェア量が節約され
、コスト的に極めて廉価に構成することができる。

【図面の簡単な説明】

第１図＋ａｌ及びｆｂ）は本発明の装置のページを節と
する木構造の上にキーが配置されている様子及びその木
構造の」−で挿入操作が行われる前後の様子を示す模式
図、第２図は本発明の装置の全体構成を示すブロック図
、第３図は変位セル２の内部構成を示す図、第４図はデ
コーダ３の動作を示す図、第５図はエンコーダ４の内部
構成を示す図、第６図ｆａｔ及び（ｂｌはエンコーダ４
の部品であるセル４１の個々の内部の構成を示す回路図
である。

Claims (1)

1. 【特許請求の範囲】 １）必ずしも一定長でないが上限を有する長さに構成さ
   れた個々のページの内容を、複数個の実ページと複数個
   の変位によって張られる２次元的な実記憶空間における
   一定長のページ枠の各々に、変位値の小さい方に詰めて
   記憶する連想記憶装置であって、 外部から指定される任意の位置のワードについて読出し
   及び書込みができる通常のランダムアクセス機能を有す
   るとともに、その変位値が外部から指定された変位値よ
   り以上である全てのワードを、１つずつ値の大きい変位
   位置にシフトする手段を有することを特徴とする連想記
   憶装置。 ２）外部から指定されたページに存在するワードであっ
   て、そのビットパターンが外部から指定されたビットパ
   ターンに等しいワードの各々の存在する変位値のうち、
   最も小さいものを外部に出力する手段を有する特許請求
   の範囲第１項記載の連想記憶装置。 ３）外部から指定されたページに存在するワードであっ
   て、そのビットパターンを２進数として比較した場合、
   外部から指定されたビットパターン以上の値を持つワー
   ドの各々の存在する変位値のうち、最も小さいものを外
   部に出力する手段を有する特許請求の範囲第１項記載の
   連想記憶装置。 ４）前記変位毎に設けられ前記２次元的記憶空間におい
   て該変位に対応する全てのワードを記憶しページに関す
   るアドレス指定が可能なランダムアクセスメモリ、前記
   変位ごとに設けられ外部から指定されたワードと、該変
   位のランダムアクセスメモリから出力されるワードとの
   比較を行う比較装置、外部から指定された変位値をデコ
   ードした出力によって前記ランダムアクセスメモリの各
   々の活性をコントロールするデコーダ、前記比較装置の
   個々の比較結果を入力とし、それら比較結果を変位値と
   して出力するエンコーダの各々を具備する特許請求の範
   囲第１項記載の連想記憶装置。 ５）前記デコーダは、個々の変位に対応する出力を有し
   、その各々が対応する変位値が外部から指定された変位
   値より以上であるか否かを出力信号「０」と「１」の別
   によって指示するものである特許請求の範囲第１項記載
   の連想記憶装置。 ６）前記エンコーダは、個々の変位に対応する入力を有
   し、それら入力信号のうち「１」（又は「０」）である
   ものが対応する変位値の中で最も小さいものを外部に出
   力するものである特許請求の範囲第１項記載の連想記憶
   装置。