JPS62210721A - Semiconductor signal line replacing circuit - Google Patents
Semiconductor signal line replacing circuitInfo
- Publication number
- JPS62210721A JPS62210721A JP5532686A JP5532686A JPS62210721A JP S62210721 A JPS62210721 A JP S62210721A JP 5532686 A JP5532686 A JP 5532686A JP 5532686 A JP5532686 A JP 5532686A JP S62210721 A JPS62210721 A JP S62210721A
- Authority
- JP
- Japan
- Prior art keywords
- signal lines
- memory
- gate
- signal line
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 230000015654 memory Effects 0.000 claims abstract description 28
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 4
- 230000010365 information processing Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
[概要]
マトリックス状に複数の第1信号線と第2信号線とを交
叉させ、その交点のすべてに、可変PROMのフローテ
ィングゲートと同電位にしたゲートを有する半導体素子
を配置して、可変PROMそれぞれにON、 OFFメ
モリのいずれかを選択させる。そうすると、第1信号線
それぞれから第2信号線のいずれもが選択できる信号線
入換え回路が得られる。[Detailed Description of the Invention] [Summary] A semiconductor device in which a plurality of first signal lines and second signal lines intersect in a matrix pattern, and each intersection has a gate at the same potential as a floating gate of a variable PROM. , and select either ON or OFF memory for each variable PROM. In this way, a signal line switching circuit is obtained in which any of the second signal lines can be selected from each of the first signal lines.
[産業上の利用分野] 本発明は半導体信号線選択回路に関する。[Industrial application field] The present invention relates to a semiconductor signal line selection circuit.
コンピュータやワードプロセッサなどに利用されている
情報処理技術の発展は目覚ましいものがあり、それらは
すべてデジタル信号の処理によっておこなわれている。The development of information processing technology used in computers, word processors, etc. has been remarkable, and all of them are performed by processing digital signals.
従って、デジタル技術が急速に普及してきたが、これら
の情報処理を利用者側で再構成できる可変な回路の出現
が要望されている。Therefore, although digital technology has rapidly become widespread, there is a demand for variable circuits that allow users to reconfigure these information processes.
[従来の技術と発明が解決しようとする問題点1周知の
ように、情報処理の信号データは極めて多く、その信号
線は数百乃至数千回線にも及ぶ。[Problems to be Solved by the Prior Art and the Invention 1] As is well known, there is an extremely large amount of signal data for information processing, and the number of signal lines ranges from hundreds to thousands.
従って、信号線を入れ換える入換え回路が必要になり、
それらは通常、マトリックス状に作成される。Therefore, a switching circuit is required to switch the signal lines.
They are usually made in matrix form.
第3図は入換え回路の簡単なものを図示しており、本例
は第1信号線A、B、Cから第2信号線a、b、cに入
れ換えする入換え回路で、入換えを必要とする信号線の
交点にダイオードDが挿入しである。即ち、本例は第1
信号線Aから第2信号線a、第1信号線Bから第2信号
線す、第1信号線Cから第2信号線Cにそれぞれ入れ換
えする入換え回路の固定回路である。Figure 3 shows a simple switching circuit, and this example is a switching circuit that switches the first signal lines A, B, and C to the second signal lines a, b, and c. A diode D is inserted at the intersection of the required signal lines. That is, in this example, the first
This is a fixed circuit of a switching circuit that switches the signal line A to the second signal line a, the first signal line B to the second signal line S, and the first signal line C to the second signal line C.
一方、このような構成で、各交点にスイッチ素子を接続
して、そのスイッチ素子を選択的に動作させ、任意の第
1信号線から任意の第2信号線を選択、することもでき
るが、それは回路全体が余りにも複雑な回路構成になる
ため、上記のように、入換え線を固定した回路をも設け
るものである。On the other hand, with such a configuration, it is also possible to connect a switch element to each intersection and selectively operate the switch element to select any second signal line from any first signal line. Since the entire circuit becomes too complicated, a circuit with fixed switching lines is also provided as described above.
ところが、このような固定式換え回路において、場合に
よってはその入換え回路の構成を変更したい場合が起こ
る。それは、例えば、第1信号&iAから第2信号線a
への信号データと、第1信号線Bから第2信号vAbの
信号データとの論理積を第2信号線す、cに接続した論
理回路Qで計算していたが、それを第1信号線Aから第
2信号線aへの信号データと、第1信号線Cから第2信
号線Cへの信号データとの論理積を論理回路Qで計算し
たい場合等である。However, in such a fixed switching circuit, there may be cases where it is desired to change the configuration of the switching circuit. For example, from the first signal &iA to the second signal line a
The logic circuit Q connected to the second signal line c calculates the AND of the signal data of the second signal vAb from the first signal line B, and the signal data of the second signal vAb from the first signal line B. This is the case, for example, when the logical circuit Q wants to calculate the AND of the signal data from A to the second signal line a and the signal data from the first signal line C to the second signal line C.
その場合、従来はダイオードDの位置交換をおこなって
いた。即ち、半田付は作業によってダイオードを取り替
えするわけである。In that case, conventionally the position of the diode D has been replaced. In other words, soldering involves replacing the diode.
しかし、それは工数が多くかかり、且つ、複雑な配線束
の中の半田付は処理になって配線間違いが起こり易い。However, this requires a large number of man-hours, and soldering in a complicated wiring bundle is a process that is likely to result in wiring errors.
本発明は、このような欠点を解消させるための変更可能
な信号線入換え回路を提案するものである。The present invention proposes a changeable signal line switching circuit to eliminate such drawbacks.
[問題点を解決するための手段]
その目的は、複数の第1信号線と複数の第2信号線とを
マトリックス状に構成し、該第1信号線と第2信号線と
の交点すべてに、可変PROMのフローティングゲート
と接続して同電位にしたゲートを有する半導体素子を配
置し、前記可変PROMそれぞれにON、 OFFメモ
リを選択させることによって、前記複数の第1信号線そ
れぞれから前記複数の第2信号線それぞれが選択できる
ようにした半導体信号線入換え回路によって達成できる
。[Means for solving the problem] The purpose is to configure a plurality of first signal lines and a plurality of second signal lines in a matrix, and to connect all the intersections between the first signal lines and the second signal lines. , by arranging a semiconductor element having a gate connected to the floating gate of the variable PROM and set to the same potential, and allowing each of the variable PROMs to select ON and OFF memories, each of the plurality of first signal lines is connected to the plurality of first signal lines. This can be achieved by a semiconductor signal line switching circuit that allows each of the second signal lines to be selected.
[作用]
即ち、本発明は、複数の第1信号線と第2信号線とを交
叉させ、その交点のすべてに、可変PROMのフローテ
ィングゲートと同電位にしたゲートを有する半導体素子
を配置して、可変PROMそれぞれにON、 OFFメ
モリを選択させる。[Operation] That is, in the present invention, a plurality of first signal lines and a plurality of second signal lines intersect, and a semiconductor element having a gate set to the same potential as the floating gate of the variable PROM is arranged at all of the intersection points. , selects ON or OFF memory for each variable PROM.
そうすると、可変PROMのメモリ選択によって、第1
信号線それぞれから第2信号線のいずれもが選択できて
接続できる。Then, depending on the memory selection of the variable PROM, the first
Any of the second signal lines can be selected and connected from each signal line.
[実施例] 以下、図面を参照して実施例によって詳細に説明する。[Example] Hereinafter, embodiments will be described in detail with reference to the drawings.
第1図は本発明にかかる信号線入換え回路を示しており
、本例は第3図に対応させた極めて簡単な例である。即
ち、第1信号線A、B、Cから第2信号線a、b、cに
入れ換えする入換え回路で、それぞれの信号線の交点に
半導体素子Trl〜Trgを挿入して、その半導体素子
のゲートには、EEPROM (電気的にメモリを可変
できるメモリ :Electric Eras
able Programmable ROM)
M、−M、のフローティングゲートが接続されている。FIG. 1 shows a signal line switching circuit according to the present invention, and this example is an extremely simple example corresponding to FIG. 3. That is, in a switching circuit that switches first signal lines A, B, and C to second signal lines a, b, and c, semiconductor elements Trl to Trg are inserted at the intersections of the respective signal lines, and the semiconductor elements are The gate is equipped with an EEPROM (memory whose memory can be changed electrically: Electric Eras).
(Programmable ROM)
The floating gates of M, -M, are connected.
第2図はそのEEPROMの回路図を示しており、Vc
cは電源、PはEEPROM素子、Sはそのトランスフ
1ゲート素子(選択用素子)である。Figure 2 shows the circuit diagram of the EEPROM.
c is a power supply, P is an EEPROM element, and S is its transfer 1 gate element (selection element).
このようなEEPROM素子Pのフ素子子ィングゲート
FGに+チャージが蓄積されていると、ONメモリとな
り、+チャージが蓄積されていると、OFFメモリとな
るが、これらのフローティングゲートFGは半導体素子
TrのゲートGと接続していて同電位であるから、接続
されているEEPROMがONメモリの時には、その半
導体素子は導通(低抵抗)状態になり、OFFメモリの
時には、その半導体素子は遮断(高抵抗)状態になる。If + charge is accumulated in the floating gate FG of such an EEPROM element P, it becomes an ON memory, and if + charge is accumulated in the floating gate FG, it becomes an OFF memory, but these floating gates FG are semiconductor elements. Since it is connected to the gate G of the Tr and has the same potential, when the connected EEPROM is an ON memory, the semiconductor element is in a conductive (low resistance) state, and when it is an OFF memory, the semiconductor element is cut off ( high resistance) state.
又、EEPROM (nチャネル形)のメモリを書替え
る方法は、ONメモリの場合は、電源Vccを高電圧(
20〜25■)にして、SをONにし、Pのコントロー
ルゲートCGを零電圧にして、フローティングゲ−1−
FGに+チャージを蓄える。また、OFFメモリは、電
源VCCを零電圧にして、SをONにし、Pのコントロ
ールゲー)CGを高電圧にして、フローティングゲート
FGに−チャージを蓄える。In addition, the method for rewriting EEPROM (n-channel type) memory is to change the power supply Vcc to a high voltage (for ON memory).
20 to 25■), turn on S, set the control gate CG of P to zero voltage, and turn on the floating gate 1-
Store + charge in FG. Further, in the OFF memory, the power supply VCC is set to zero voltage, S is turned on, the P control gate (CG) is set to a high voltage, and -charge is stored in the floating gate FG.
このようにして、第1図に示しているように、Pl +
p51 p9をONメモリとし、その他のメモリ
をOFFメモリとすると、半導体素子↑rl * Tr
5 +Trgが導通状態になり、その他の半導体素子T
rが遮断状態になる。そうすると、第1信号線Aから第
2信号線a、第1信号線Bから第2信号線す。In this way, as shown in FIG.
If p51 p9 is an ON memory and other memories are OFF memories, the semiconductor element ↑rl * Tr
5 +Trg becomes conductive, and other semiconductor elements T
r becomes cut off. Then, from the first signal line A to the second signal line a, and from the first signal line B to the second signal line.
第1信号線Cから第2信号線Cにそれぞれ入れ換えする
入換え回路が作成される。A switching circuit that switches the first signal line C to the second signal line C is created.
そうして、例えば、第1信号線Aから第2信号線すに接
続を変更する場合は、その両信号線の交点に接続されて
いるP2をONメモリにして、Tr2を導通状態にする
。このように、EEPROMのメモリの書替えによって
、信号線入換え回路の構成変更が極めて容易にできる。Then, for example, when changing the connection from the first signal line A to the second signal line A, P2 connected to the intersection of both signal lines is set to ON memory, and Tr2 is made conductive. In this way, the configuration of the signal line switching circuit can be changed extremely easily by rewriting the EEPROM memory.
且つ、EEPROM+7)代わりに、EPROM (紫
外線を照射するとメモリを可変できるメモリ:Eras
able Programmable ROM)を使用
しても同様の可変人換え回路を作成することができる。In addition, instead of EEPROM+7), EPROM (memory whose memory can be changed by irradiating ultraviolet rays: Eras)
A similar variable changeover circuit can also be created using a flexible programmable ROM.
しかし、その場合はEPROMが紫外線消去のPROM
であるから、メモリ消去時には、電気的に動作させる必
要がなく、トランスファゲート素子Sは不要になる。However, in that case, the EPROM is a PROM that is erased by ultraviolet light.
Therefore, when erasing the memory, there is no need for electrical operation, and the transfer gate element S becomes unnecessary.
[発明の効果]
以上の説明から明らかなように、本発明によれば可変の
入換え回路が得られて、情報処理回路の構成に便利に役
立つものである。[Effects of the Invention] As is clear from the above description, according to the present invention, a variable switching circuit can be obtained, which is conveniently useful for configuring an information processing circuit.
第1図は本発明にかかる信号線入換え回路、第2図はそ
のEEPROM回路、
第3図は従来の信号線入換え回路である。
図において、
A、B、Cは第1信号線、
a、b、cは第2信号線、
Dはダイオード、 Qは論理積回路、Tr、 ’I
rl 〜Trgは半導体素子、P1〜P9はEEPRO
M。
PはEEPROM素子、
Sはトランスファゲート素子、
Vccは電源、
PGはPのフローティングゲート、
CGはPのコントロールゲート、
GはTrのゲート
を示している。
fJ!11 図
EEPROM回路
第2図FIG. 1 shows a signal line switching circuit according to the present invention, FIG. 2 shows its EEPROM circuit, and FIG. 3 shows a conventional signal line switching circuit. In the figure, A, B, C are first signal lines, a, b, c are second signal lines, D is a diode, Q is an AND circuit, Tr, 'I
rl to Trg are semiconductor elements, P1 to P9 are EEPRO
M. P is an EEPROM element, S is a transfer gate element, Vcc is a power supply, PG is a floating gate of P, CG is a control gate of P, and G is a gate of Tr. fJ! 11 Figure EEPROM circuit diagram 2
Claims (1)
状に構成し、該第1信号線と第2信号線との交点すべて
に、可変PROMのフローティングゲートと接続して同
電位にしたゲートを有する半導体素子を配置し、前記可
変PROMそれぞれにON、OFFメモリを選択させる
ことによつて、前記複数の第1信号線それぞれから前記
複数の第2信号線それぞれが選択できるようにしたこと
を特徴とする半導体信号線入換え回路。A plurality of first signal lines and a plurality of second signal lines are configured in a matrix, and all intersections of the first signal lines and second signal lines are connected to floating gates of a variable PROM to have the same potential. Each of the plurality of second signal lines can be selected from each of the plurality of first signal lines by arranging a semiconductor element having a gate and allowing each of the variable PROMs to select ON and OFF memories. A semiconductor signal line switching circuit featuring:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5532686A JPS62210721A (en) | 1986-03-12 | 1986-03-12 | Semiconductor signal line replacing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5532686A JPS62210721A (en) | 1986-03-12 | 1986-03-12 | Semiconductor signal line replacing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62210721A true JPS62210721A (en) | 1987-09-16 |
Family
ID=12995415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5532686A Pending JPS62210721A (en) | 1986-03-12 | 1986-03-12 | Semiconductor signal line replacing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62210721A (en) |
-
1986
- 1986-03-12 JP JP5532686A patent/JPS62210721A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5400262A (en) | Universal interconnect matrix array | |
US6222757B1 (en) | Configuration memory architecture for FPGA | |
US3818452A (en) | Electrically programmable logic circuits | |
US9191000B2 (en) | Field programmable gate array utilizing two-terminal non-volatile memory | |
US9054702B2 (en) | Field programmable gate array utilizing two-terminal non-volatile memory | |
US5394103A (en) | Field programmable gate array | |
EP0490511B1 (en) | Nonvolatile serially programmable devices | |
US4506341A (en) | Interlaced programmable logic array having shared elements | |
US4727268A (en) | Logic circuitry having two programmable interconnection arrays | |
EP2737628B1 (en) | Field programmable gate array utilizing two-terminal non-volatile memory | |
US6882177B1 (en) | Tristate structures for programmable logic devices | |
US8901962B2 (en) | Programmable logic device structure using third dimensional memory | |
EP0905704B1 (en) | Sectored semiconductor memory device with configurable memory sector addresses | |
JP2919299B2 (en) | Integrated circuit memory having column voltage holding circuit | |
US5199001A (en) | Architecture for erasing very small areas of flash EPROMs | |
EP0112962B1 (en) | Superconducting read-only memories and programmable logic arrays having such memories | |
JPS5811710B2 (en) | ``Shyuuseki Kairo Gatakiokusouchi | |
JPS62210721A (en) | Semiconductor signal line replacing circuit | |
EP0256336B1 (en) | A programmable logic array | |
US4787047A (en) | Electrically erasable fused programmable logic array | |
ATE67892T1 (en) | INTEGRATED SEMICONDUCTOR MEMORY. | |
WO2012085627A1 (en) | Method for operating a transistor, reconfigurable processing architecture and use of a restored broken down transistor for a multiple mode operation | |
EP0661814B1 (en) | End-of-count detecting device, particularly for nonvolatile memories | |
EP0265554A1 (en) | Electrically erasable fused programmable logic array | |
WO1993006559A1 (en) | Universal interconnect matrix array |