JPS62194795A

JPS62194795A - 時分割通話路方式

Info

Publication number: JPS62194795A
Application number: JP3500286A
Authority: JP
Inventors: Tatsuro Takahashi; 達郎高橋
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1986-02-21
Filing date: 1986-02-21
Publication date: 1987-08-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は情報をディジタル化して時分割多重により交換
する時分割交換システムにおける時分割通話路方式に関
するものである。

〔従来の技術〕

従来、時分割通話路は、時間スイッチ或は時間スイッチ
と空間スイッチの組み合わせで構成されている。時間ス
イッチの規模はその制御情報を記憶するメモリの動作速
度で一定の範囲に制限されるため、大規模な通話路を構
成するためには、ＴＳＴ構成（時間スイッチと時間スイ
ッチの間に空間スイッチを配したもの）等の手法がとら
れている。ＴＳＴ構成では、呼の接続状況によっては内
部呼（員（出回線が空きであっても接続出来ない状Ｍ）
が起き、しかも交換機を制御する制御装置は、入力と出
力の対応関係のみでなく通話路内のすべてのルート情報
を管理する必要があり、制御が複雑になるという欠点が
あった。

〔発明が解決しようとする問題点〕

そこで本発明では、時分割通話路において、内部呼損を
なくし、しかも制御を簡単化して経済的にすること、を
解決すべき問題点としており、従って本発明の目的は、
内部呼撰がなくしかも経済的な時分割通話路方式を提供
することにある。

〔問題点を解決するための手段および作用〕従来、時分
割形時間の通話路は時間スイッチもしくは時間スイッチ
と空間スイッチの組み合わせで構成され、制御装置が各
スイッチ間のリンクの空塞状況を記憶し、呼の発生時に
制御装置が空きのリンクを探索し各スイッチに制御指令
を出し、各スイッチが通信中の間、制御情報を記憶して
情報を交換する事により、交換動作が行われていたが、
本発明では、情報処理の分野でよく研究されているソー
ティングの原理を交換機に応用して時分割通話路を構成
するものである。

本発明によれば、制御装置は入力チャネル対応に接続す
べき出力チャネルの番号情報のみをハードウェアに指示
し、途中のスイッチ段の接続情報は送る必要がないため
、制御装置のソフトウェアを簡単にすることができると
いう利点がある。

〔実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示すシステム構成図である
。同図において１１〜１には回線を終端する入力側のイ
ンタフェース装置、２１〜２には出力側のインタフェー
ス装置、３は通話路装置、４は制御装置、５は制御装置
から入力インタフェース装置へ制御情報を転送するため
の制御１バスである。制御装置４は呼の接続を管理し、
接続要求を受は付けると、ルート翻訳・出回線選択等の
公知の処理を行い、入力インタフェース装置に対して入
出力の接続関係を示す情報（入力チャネル番号、出力イ
ンタフェース装置番号、出力チャネル番号）を送る。入
力インタフェース装置はこの接続情報を該当の呼が通信
中の間保持し、該当チャネルの通イδ情報と共に接続情
報を追加して通話路装置３に送り込む。通話装置３は、
後述するように接続情報をもとに予め決められたアルゴ
リズムに従って入力信号を交換し、所望の出力インクフ
エース装置に届ける。

第２図は入力インタフェース装置と通話路装置との間で
伝送される信号のフォーマットを示す説明図である。同
図において、空塞表示ビットは、該当チャネル（チャネ
ルｉならｉ）が通信中か否かを表示する１ビツトで、通
信中であればＯが、非通信中の場合１が、それぞれ書き
込まれる。

出力インタフェース装置番号はｌｏｇ２にビットの長さ
を持ち、ｋ個のインタフェース装置を識別するに要する
だけのビット数から成るビット列、出力チャネル番号は
ｌｏｇｚｍビットの長さを持ち、同一インタフェース装
置内のｍ個のチャネルを識別するに要するビット数から
成るビット列である。

情報は端末一端末間で通信される信号そのものであり、
その長さはフレーム周期等で影古される。

例えば１２５μｓ周期のフレームを持つ８ビットＰＣＭ
音声の場合は８ビツトである。

第３図は、第１図における通話路装置３の構成の具体例
を示すブロック図である。同図に示す構成は、４個のイ
ンタフェース装置を接続する場合を示している（ｋ＝４
）。１１１〜１１４．２１１〜２１４．３１１〜３１４
はそれぞれ時分割多重化されたｍ個の信号を、接続情報
中の出力インタフェース装置番号情報の大小関係に従っ
て昇順または降順に整列させるソーティング回路（以下
ｍソークと呼ぶ）、４１１〜４１４はそれぞれ入力信号
中のチャネル番号情報に従って信号の時間位置を交換す
ることのできる自己ルーティング形時間スイッチ、９１
．９２．９３はそれぞれ時分割的に入力される２または
４本のハイウェイ上の各タイムスロット毎に入力信号の
出力インタフェース装置番号情報の大小関係に従って信
号を昇順又は降順に出力ハイウェイに出力するソーティ
ング回路（以下にソータと呼ぶ）、９４は４本のハイウ
ェイを入力し、入力信号の出力インタフェース装置番号
情報に従って信号を交換することのできる自己ルーティ
ング形空間スイッチである。１１Ｗ〜１４Ｗはそれぞれ
入力ハイウェイ、８１Ｗ〜８４Ｗはそれぞれ出力ハイウ
ェイ、そのほか２１Ｗ〜２４Ｗ、３１Ｗ〜３４Ｗ、４１
Ｗ〜４４Ｗ。

５１Ｗ〜５４Ｗ、６１Ｗ〜６４Ｗ、７１Ｗ〜７４Ｗはそ
れぞれ局内ハイウェイである。

第３図の回路について交換原理を述べる前に、ソーティ
ングの原理について説明する。

本発明では、公知のパイトニック　ソーティング（Ｂａ
ｔｃｈｅｒ’ｓ　　ｂｉｔｏｎｉｃ　　ｓｏｒｔｉｎｇ
ｓ例えば国際会議論文　ＡＰＩＰＳ　　Ｃｏｎｆ、’　
６８　５ＩＣＣｐｐ、３０７−３１４参照）と呼ばれる
ソーティングアルゴリズムを基本として、それに若干の
修正を加えたものを使用している。

ハイトニックソーティングアルゴリズムによれば、肩順
に並んだ５個のデータａ、（ｉ＝１．、ｓ）と降順に並
んだ５個のデータｂ、（ｉ＝１．、ｓ）は、第４図に示
すように２つのデータの大小比較を繰り返すことにより
、２５個（第４図はｓ＝４の例）のデータ全体を昇順ま
たは降順に並べる（ソーティングする）ことができる。

第４図においてＩｔｓ〜１４Ｓ、２１Ｓ〜２４Ｓ、３１
Ｓ〜３４Ｓはそれぞれ２個のデータを入力しその大小関
係に応してデータを決められた出力端子に出力する２入
力ソータであり、１０１〜１０８は８個のデータ入力、
２０１〜２０８はデータ出力である。入力データは１０
１から１０４の大小関係が予めわかっている４個のデー
タと（１０１≧１０２≧１０３≧１０４）、同じ＜１０
５〜１０８の大小関係が予めわかっている４個のデータ
（１０５≦１０６≦１０７≦１０８）の合計８個である
。２入力ソータは第５図に示すように、ソータＩＳには
データ入力端子２．３とデータ出力端子４．５があり、
入力端子２．３から２個のデータを取り込んで、大小比
較を行い、大きいデータを端子４に、小さいデータを端
子５に出力する。

このような２入力ソータを複数個用いて、第４図の場合
には８個のデータを昇順に出力端子２０１〜２０８に出
力できる（２０１≧２０２≧２０３≧２０４≧２０５≧
２０６≧２０７≧２０８）。

本発明は、バイトニックソーティングが、２入力ソータ
でなく任意のに入力ソータとｍ入力ソータの組み合わせ
で構成できることと、データ人出力並びにソーティング
を時分割的に行えることを利用している。

第６図にに＝２、ｍ＝４の例を示すが、機能的には第４
図゛と同一のパイトニックソーティング回路網を構成し
ている。第６図のバイトニックソーティング回路網を時
分割処理技術を用いて構成し直した回路網を第７図に示
す。

第７図は４　（ｍ＝４）多重した例であり、第６図の入
力データ１０１．１０３．１０５．１０７の４個のデー
タが多重化されて第７図の入力端子１０１に、第６図の
入力データ１０２．１０４．１０６．１０８が第７図の
入力端子１０２に入力される。第７図のにソータ１には
２本の入力端子１０１．１０２からデータを取り込み、
大きいデータを出力端子１１１Ｔに、小さい方を出力端
子１１２Ｔに出力する。ｋソータ１には時分割的に４回
のソーティングを行い、機能的には第６図の２入力ソー
タＩＩＳ、１２Ｓ、１３Ｓ、１４Ｓ全体と同等の機能を
果たす。第７図のｍソータ２１Ｍ、２２Ｍは時分割的に
端子１１１Ｔ、１１２Ｔから入力するｍ個のデータを大
小関係に従って小さい順に１ｒべ替えて出力端子２０１
，２０２に出力する。

以り述べた時分割処理と、ｍソータ・ｋソータの組合せ
を特徴とするソーティング回路網を多段接続したものが
第３図の通話路である。

第３図において、まずｍソータ１１１〜１１４によって
、各ハイウェイＩＩＷ〜１４Ｗ上のｍ個の入力データは
昇順又は降順に並べ替えられた４組のデータ列としてハ
イウェイ２１Ｗ〜２４Ｗに出力される。このデータ列は
２ｍソーティングブロックＩＳＢ及び２３Ｈによって２
ｍ個の昇順又は降順に並べ替えられた２組の２ｍ個のデ
ータ列としてハイウェイ４１Ｗ〜４４Ｗに出力される。

このデータ列は４ｍソーティングブロソク３３Ｈによっ
て昇順にならび替えられた４ｍ個のデータ列としてハイ
ウェイ６１Ｗ〜６４Ｗに出力される。

以上のべたソーティングを空塞表示ビット並びに出力イ
ンタフェース装置番号をインデックスとして行えば、ハ
イウェイ６１Ｗ〜６４Ｗがらの出力データは第８図のよ
うに配列されて出てくる。

第８図において、ハイウェイ６４Ｗにおいては、＃１の
出力インタフェース装置に向かうチャネル番号が最初に
並び、続いて＃２の出力インタフェース装置に向かうチ
ャネル番号が並び、以下、ハイウェイ６３Ｗ、６２Ｗ、
６１Ｗにかけて、＃２゜＃３．＃４の各出力インタフェ
ース装置に向かうチャネル番号が順に並び、その最後に
、空塞表示ビットが空きを示すチャネルが並び、このよ
うにして空塞表示ビット並びに出力インタフェース装置
番号をインデックスとしてソーティングが行われた結果
が示されていることが認められるであろう。

そこで第３図において、スイッチ９４で出力インタフェ
ース装置番号にもとすくスイッチングを、スイッチ４１
１〜４１４で出力チャネル番号にもとすくスイッチング
を行えば、信号を交換できる。

なお第８図において、ソーティング後の信号には、同一
チャネル番号のに個の信号で同一の出力インタフェース
装置へ向かう信号が現れる事はなく、この通話路では内
部呼損は発生しない。

第９図は第１図における通話路装置の他の具体例を示す
ブロック図である。

第１０図は、第９図の通話路装置を用いる場合に、入力
インタフェース装置から伝送される信号用として使用さ
れる信号フォーマットを示す説明図である。第１０図に
見られるように、この場合、空塞表示ビットは使用せず
、非通信中チャネルに対しては入力インタフェース装置
で情報フィールドに無通話パターンが挿入される。また
通信終了後も出力インタフェース装置番号と出力チャネ
ル番号情報は保持されて、全出力チャネルがどれかの入
力チャネルと１対ｌに対応ずけられているようにする。

さて第９図に戻る。第９図に示す構成は第３図の構成か
ら空間スイッチ９４と一部のｍソータ群（３１１〜３１
４）を削除したものに相当し、ｍソータ１１１〜１１４
．２１１〜２１４、ｋソータ９１．９２．９３は第３図
のそれとほぼ同一であり、出力インタフェース装置番号
のみをインデックスとしたソーティングを行うものであ
る。自己ルーティング形時間スイッチ４１１〜４１４は
、第３図の時間スイッチ４１１〜４１４と同一で、出力
チャネル番号をもとに信号を交換する。

本構成では常時全入出力チャネルが相互に対応ずけられ
ている必°要があり、第１１図に示すように、新たな接
続要求によりパスを設定する時は、空パスを含む２個の
チャネルを同時に変更する必要がある。

第１１図の１〜８はモデル的な入力チャネル番号、１１
〜１８は出力チャネル番号、実線は通信中の入出力チャ
ネルの対応関係を示し、破線は非通信中の入出力チャネ
ルの対応関係を示している。

入力チャネル５に出力チャネル１７との接続要求があっ
たとする。接続要求到着時点でのチャネルの状態を第１
１図（ａ）とすると、入力チャネル５と出力チャネル１
７を接続するためには、第１１図（ｂ）に示すように、
入力チャネル５と出力チャネル１７を接続すると同時に
、空入力チャネル６と空出力チャネル１３を接続変更す
ることになる。

本例の場合、不要となった空間スイッチなどの分だけハ
ードウェアを削減できるという利点がある。

〔発明の効果〕

本発明によれば、時分割形時間において制御装置は多段
の通話路装置を簡単に制御でき、制御ソフトウェアの開
発工数が削減できると共に、通話路の内部ふくそうがな
いため通信ｆ■４の接続品質が向上するという利点があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すシステム構成図、第２
図は入力インタフェース装置と通話路装置との間で伝送
される信号のフォーマツＩ・を示す説明図、第３図は第
１図における通話路装置の具体例を示すブロック図、第
４図はパイトニックソーティング回路網を示すブロック
図、第５図は２入力ソータを示すブロック図、第６図は
２入力ソータと４入力ソータを用いて構成した第４図と
等価なソーティング回路網、第７図は第６図に示した回
路網を時分割処理技術を用いて構成し直°した場合の時
分割形ソーティング回路網を示すブロック図、第８図は
第３図の通話路網のノンブロック性を示すソーティング
後のチャネル配置説明図、第９図は第１図における通話
路装置の他の具体例を示すブロック図、第１０図は第９
図の通話路装置を用いる場合に使用される信号フォーマ
ットを示す説明図、第１１図は第９図の通話路装置にお
ける接続変更の態様の説明図、である。符号の説明１１〜１ｋ・・・入力側インタフェース装置、２１〜２
ｋ・・・出力側インタフェース装置、３・・・通話路装
置、４・・・制御装置、５・・・制御バス、ＩＩＷ−１
４Ｗ・・・入力ハイウェイ、２１Ｗ〜２４Ｗ・・・局内
ハイウェイ、３１Ｗ〜３４Ｗ・・・局内ハイウェイ、４
ｔＷ〜４４Ｗ・・・局内ハイウェイ、５１Ｗ〜５４Ｗ・
・・局内ハイウェイ、６１Ｗ〜６４Ｗ・・・局内ハイウ
ェイ、７１Ｗ〜７４Ｗ・・・局内ハイウェイ、８１Ｗ〜
８４Ｗ・・・出力ハイウェイ、９１〜９３・・・ｋソー
タ、９４・・・自己ルーティング形空間スイッチ、１１
１〜１１４・・・ｍソータ、２１１〜２１４＝−ｍソー
タ、３１１〜３１４−ｍソータ、４１１〜４１４・・・
自己ルーティング形時間スイッチ。代理人　弁理士　並　木　昭　夫代理人　弁理士　松　崎　　　清４＋！１　　閂ｆ２　図登　　　　　嗣　　　　　　　Ｊ−１’−１＝　　　Ｕ
ｉ　　　　　区　　　匣口１４閂第　ら　口第　６　會第　γ　６ｇ　　ｌ’ｌ　　−，１が　０３・ｘｌｌつコ π１ゾ

Claims

【特許請求の範囲】１）入力側インタフェース装置群と出力側インタフェー
ス装置群との間に、通話路装置を接続し、前記入力側イ
ンタフェース装置を介して入力される入力チャネル上の
信号に前記通話路装置において所要の交換を施した後、
出力チャネル上の信号として前記出力側インタフェース
装置を介して出力するようにした時分割通話路方式にお
いて、前記入力側インタフェース装置は、入力チャネル
対応に当該入力チャネルが通信中か否かの状態情報と接
続すべき相手方出力チャネルのアドレスを記憶し、入力
情報に前記状態情報と出力インタフェース装置番号と出
力チャネル番号からなる出力アドレスを付加して通話路
装置に時分割多重的に送出するようにし、これを入力さ
れる前記通話路装置は、その各々が時分割的に信号を入
力されるｋ個の入力端子を持ち、該入力端子を介して入
力されるｋ個の信号を前記状態情報と出力インタフェー
ス装置番号によりソーティングしてｋ個の出力端子に送
出するｋソータと、各１本の入力端子と出力端子を持ち
、時分割的に入力するｍ個の信号を前記状態情報と出力
インタフェース装置番号によりソーティングして時分割
的に出力するｍソータと、出力インタフェース装置番号
により自己ルーティングする時分割形空間スイッチと、
出力チャネル番号により自己ルーティングする時分割形
時間スイッチとを含み、ソーティング原理により所要の
信号交換を行うようにしたことを特徴とする時分割通話
路方式。（但し、ｋ、ｍはそれぞれ任意の整数）。２）入力側インタフェース装置群と出力側インタフェー
ス装置群との間に、通話路装置を接続し、前記入力側イ
ンタフェース装置を介して入力される入力チャネル上の
信号に前記通話路装置において所要の交換を施した後、
出力チャネル上の信号として前記出力側インタフェース
装置を介して出力するようにした時分割通話路方式にお
いて、前記入力側インタフェース装置は、入力チャネル
対応に当該入力チャネルが通信中か否かの状態情報と接
続すべき出力チャネルアドレスを記憶し、非通信中のチ
ャネルには特定の無通話パターンを情報として挿入し、
入力情報に出力インタフェース装置番号と出力チャネル
番号からなる出力アドレスを付加して通話路装置に時分
割多重的に送出するようにし、これを入力される前記通
話路装置は、その各々が時分割的に入力されるｋ個の入
力端子を持ち、該入力端子を介して入力されるｋ個の信
号を出力インタフェース装置番号によりソーティングし
てｋ個の出力端子に送出するｋソータと、各１本の入力
端子と出力端子を持ち時分割的に入力するｍ個の信号を
出力インタフェース装置番号によりソーティングして時
分割的に出力するｍソータと、出力チャネル番号により
自己ルーティングする時分割形時間スイッチとを含み、
ソーティング原理により所要の信号交換を行うようにし
たことを特徴とする時分割通話路方式（但し、ｋ、ｍは
それぞれ任意の整数）。