JPS62192866A - Image data processor - Google Patents

Image data processor

Info

Publication number
JPS62192866A
JPS62192866A JP3570786A JP3570786A JPS62192866A JP S62192866 A JPS62192866 A JP S62192866A JP 3570786 A JP3570786 A JP 3570786A JP 3570786 A JP3570786 A JP 3570786A JP S62192866 A JPS62192866 A JP S62192866A
Authority
JP
Japan
Prior art keywords
image
data
bus
image data
transferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3570786A
Other languages
Japanese (ja)
Inventor
Akio Terasawa
寺沢 昭夫
Takashi Okamoto
隆 岡本
Takashi Ishizaki
貴 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3570786A priority Critical patent/JPS62192866A/en
Publication of JPS62192866A publication Critical patent/JPS62192866A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To transfer image data at a high speed by constituting two buses of an internal bus (general-use bus) and an image exclusive-use internal bus. CONSTITUTION:First, image data inputted from a device 31 for inputting outputting the image composed of an image reader, etc., are transferred through an I/O card 30 and an image exclusive-use bus 21 to a window memory 5. To a hard disk 32 for the image, the data stored at the window memory 5 are still transferred through the image exclusive-use bus 21. Further, even when the data are displayed at a graphic CRT 7, the image data of the window memory 5 are once stored through the image exclusive-use bus 21 to a frame memory 6 under the control of a graphic processor 4, and thereafter, the data are displayed. Thus, since an internal bus 10 is not used for the transfer of the image data, the image data can be transferred at a high speed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、イメージデータの高速転送を行うイメージ
データ処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image data processing device that transfers image data at high speed.

〔従来の技術〕[Conventional technology]

イメージデータ(2値画像)は、2値画像データを細分
化して作成するベクトルデータやキャラクタのデータに
比べて比較にならない根太容量のデータとなる。例えば
、A3サイズのイメージをl ff1j+当シ12ドツ
トの分解能で記憶すると、そのメモリ容量は約4Mバイ
トの大きさになる。この様に大容量のデータを転送する
場合には、データバスのビットレートを高((32ビツ
トバス)シて高速にデータ転送する手段がとられる。
Image data (binary image) has a joist capacity that is incomparable to vector data and character data created by dividing binary image data. For example, if an A3 size image is stored with a resolution of lff1j+12 dots, the memory capacity will be approximately 4 Mbytes. When transferring such a large amount of data, a method is used to transfer data at high speed by increasing the bit rate of the data bus (32-bit bus).

第2図は、例えば従来のイメージデータ処理装置の構成
を示す図で、図において、1は主CPU。
FIG. 2 is a diagram showing the configuration of, for example, a conventional image data processing device. In the figure, 1 is a main CPU.

2は主メモリ、3は補助記憶装置(eXts−ドディス
ク等)で、内部データバス(汎用バス)10を介してグ
ラフィックプロセッサ4、ウィンドメモリ5、イメージ
リーダ等のインターフェースカード8が接続される。ま
た、6はフレームメモリ、γはグラフィックC几T11
1は内部バスである。
2 is a main memory, 3 is an auxiliary storage device (such as an eXts-based disk), and a graphic processor 4, a window memory 5, and an interface card 8 such as an image reader are connected via an internal data bus (general-purpose bus) 10. In addition, 6 is frame memory, γ is graphic C 几T11
1 is an internal bus.

次に動作について説明する。まず、イメージリーダ等で
図面を読み込んだイメージデータはインターフェースカ
ード8に入力され、内部ハス10を介して主CPU1の
制御によってウィンドメモリ5に格納される。そして必
要に応じ補助記憶装置3にたくわえられる。
Next, the operation will be explained. First, image data obtained by reading a drawing using an image reader or the like is input to the interface card 8, and stored in the window memory 5 via the internal lotus 10 under the control of the main CPU 1. Then, it is stored in the auxiliary storage device 3 as needed.

また、グラフィックC几T7に表示する場合には補助記
憶装置3に格納されたデータを内部バス10全通してウ
ィンド メモリ5にデータ転送し、グラフィックプロセ
ッサ4を経て映出する。
In addition, when displaying on the graphic C-box T7, the data stored in the auxiliary storage device 3 is transferred to the window memory 5 through the internal bus 10, and is displayed via the graphic processor 4.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来のイメージデータ処理装置は以上のように構成され
ているので、イメージデータを入力したり、メモリに格
納したシ、グー7フイツクCRTにデータ転送したりす
る度に内部バス10が専有されることになシデータ転送
の間、主CPUの本来の機能が疎外される。また、その
結果としてデータ処理装置の実効効率が著しく低下され
る等の問題点があった。
Since the conventional image data processing device is configured as described above, the internal bus 10 is occupied every time image data is input, stored in memory, or transferred to a CRT. During the data transfer, the main CPU's original functions are marginalized. Further, as a result, there have been problems such as the effective efficiency of the data processing device being significantly reduced.

この発明は上記のような問題点を解消するためになされ
たもので、イメージデータの如く大容量のデータ転送を
行う内部バスにバスネックが発生しないイメージデータ
処理装置を提供することを目的とする。
This invention was made to solve the above-mentioned problems, and an object of the present invention is to provide an image data processing device that does not cause a bus neck in an internal bus that transfers large amounts of data such as image data. .

〔問題点を解決するだめの手段〕[Failure to solve the problem]

この発明に係るイメージデータ処理装置は、イメージデ
ータの入出力及びイメージディスク関連のデータ転送を
グラフィックプロセッサの管理化に移行し、主CPUか
らの処理用データ及び制御用データのみ内部バス10を
介してグラフィックプロセッサに転送するようにし、イ
メージデータはイメージ専用バスを介して転送するよう
にしたものである。
The image data processing device according to the present invention transfers image data input/output and image disk related data transfer to the management of the graphics processor, and only transmits processing data and control data from the main CPU via the internal bus 10. The image data is transferred to the graphics processor, and the image data is transferred via a dedicated image bus.

〔作 用〕[For production]

゛この発明におけるバス構成は、内部バス(汎用バス)
とイメージ専用内部バスとの2ノ(ス構成をとることに
よりイメージデータの高速転送を可能にする。
゛The bus configuration in this invention is an internal bus (general-purpose bus)
By adopting a two-node configuration consisting of an image-only internal bus and an image-only internal bus, high-speed image data transfer is possible.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。図中
、第2図と同一の部分は同一の符号をもって図示した第
1図において、21はイメージ専用バス、30は工10
カードであって、イメージ入出力用デバイス31、イメ
ージ用ノ・−ドディスク32を接続している。
An embodiment of the present invention will be described below with reference to the drawings. In FIG. 1, the same parts as in FIG. 2 are designated by the same symbols. In FIG.
An image input/output device 31 and an image node disk 32 are connected to the card.

次に動作について説明する。まず、イメージリーダ等か
らなるイメージ入出力用デバイス31から入力されたイ
メージデータはI10カード30を介してウィンドメモ
リ5に転送される。この時のデータ転送は勿論、イメー
ジ専用バス21を用いて実行される。また、イメージ用
ハードディスク32にはウィンドメモリ5に格納されて
いるデータが、やはシイメージ専用バス21を経て転送
される。更に、グラフィックCR,T 7にデータ表示
する場合にも前記ウィンドメモリ5に展開されたイメー
ジデータをグラフィックプロセッサ4の管理の下にイメ
ージ専用バス21を経由して一旦フレームメモリ6に格
納した後、表示される。
Next, the operation will be explained. First, image data input from an image input/output device 31 such as an image reader is transferred to the window memory 5 via the I10 card 30. Data transfer at this time is of course performed using the image dedicated bus 21. Further, the data stored in the window memory 5 is transferred to the image hard disk 32 via the image dedicated bus 21. Furthermore, when displaying data on the graphic CR, T7, the image data developed in the window memory 5 is once stored in the frame memory 6 via the image dedicated bus 21 under the management of the graphic processor 4, and then Is displayed.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、イメージデータはす
べてイメージ専用バスを使用してデータ転送し、主プロ
セツサの内部バスには一斉バスネックをおこさないよう
に2バス構成としたので、主CPUのデータが走る内部
バスとイメージデータが走るイメージ専用バス間は一切
バスネックが発生することもなく、主CPUは自由に内
部バスを使用することができ、高効率のイメージデータ
処理装置が得られる効果がある。
As described above, according to the present invention, all image data is transferred using the image-dedicated bus, and the internal bus of the main processor is configured with two buses so as not to cause a simultaneous bus neck. There is no bus neck at all between the internal bus where data runs and the image dedicated bus where image data runs, and the main CPU can freely use the internal bus, resulting in a highly efficient image data processing device. effective.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すイメージデータ処理
装置の構成図、第2図は従来のイメージデータ処理装置
の構成図である。 図において、1は主CPU、4はグラフィックプロセッ
サ、5はウィンドメモリ、6はフレー公メモリ、Tはグ
ラフィックCRT、10は内部バス、21はイメージ専
用バス、30はI10カードである。 特許出願人  三菱電機株式会社 代理人 弁理士  1)澤 博 昭  □(外2名) 
  ′ 第1図 JZ 1:土CPU 4 クラ力・/ノア0t−フフ 5゛ウイシドメtす 6:フレーヘメt“ノ ア: 2ラフイウノCRT 10:内部ハス 21:イメーシ専用ノぐス 30:l10jJ−ド゛ 第2図
FIG. 1 is a block diagram of an image data processing apparatus showing an embodiment of the present invention, and FIG. 2 is a block diagram of a conventional image data processing apparatus. In the figure, 1 is a main CPU, 4 is a graphic processor, 5 is a window memory, 6 is a frame memory, T is a graphic CRT, 10 is an internal bus, 21 is an image dedicated bus, and 30 is an I10 card. Patent applicant Mitsubishi Electric Corporation Agent Patent attorney 1) Hiroshi Sawa □ (2 others)
' Fig. 1 JZ 1: Earth CPU 4 Kura power/Noah 0t-Fufu 5゛Ishidome ts 6: Freheme t"Noah: 2 Rough Iuno CRT 10: Internal lotus 21: Image exclusive nozzle 30: l10jJ-Do Figure 2

Claims (1)

【特許請求の範囲】[Claims] 汎用バスを経て主CPUからの処理用データ及び制御用
データをウインドメモリに転送し、該ウインドメモリに
格納されたデータを他の内部バスを経てフレームメモリ
に送出し、グラフィックCRTにデータを表示するイメ
ージデータ処理装置において、前記主CPUのデータが
転送される内部バスとイメージデータが転送されるイメ
ージ専用バスとを制御上区分した2バス構成としたこと
を特徴とするイメージデータ処理装置。
Transfers processing data and control data from the main CPU to the window memory via the general-purpose bus, sends the data stored in the window memory to the frame memory via another internal bus, and displays the data on the graphic CRT. An image data processing device characterized in that the image data processing device has a two-bus configuration in which an internal bus to which data of the main CPU is transferred and an image dedicated bus to which image data is transferred are separated for control purposes.
JP3570786A 1986-02-20 1986-02-20 Image data processor Pending JPS62192866A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3570786A JPS62192866A (en) 1986-02-20 1986-02-20 Image data processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3570786A JPS62192866A (en) 1986-02-20 1986-02-20 Image data processor

Publications (1)

Publication Number Publication Date
JPS62192866A true JPS62192866A (en) 1987-08-24

Family

ID=12449334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3570786A Pending JPS62192866A (en) 1986-02-20 1986-02-20 Image data processor

Country Status (1)

Country Link
JP (1) JPS62192866A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889274B2 (en) 1998-12-03 2005-05-03 Renesas Technology Corporation. Signal processing circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114966A (en) * 1981-01-09 1982-07-17 Toshiba Corp Computer system
JPS57155661A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Picture processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57114966A (en) * 1981-01-09 1982-07-17 Toshiba Corp Computer system
JPS57155661A (en) * 1981-03-23 1982-09-25 Hitachi Ltd Picture processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889274B2 (en) 1998-12-03 2005-05-03 Renesas Technology Corporation. Signal processing circuit

Similar Documents

Publication Publication Date Title
JP2731447B2 (en) Integrated image recording device
JPS62262188A (en) Picture processor
JPH1079043A (en) Texure data reader and rendering device
JP2752439B2 (en) Image output method
JPS62192866A (en) Image data processor
JP2982973B2 (en) Pattern filling method
JP3774494B2 (en) Data storage device
JP3404610B2 (en) Method and apparatus for framing character figures
JPH0572625B2 (en)
JPS5892072A (en) Printer
JP2597875B2 (en) Binary image similarity conversion pixel data generator
JP3004993B2 (en) Image processing device
JPS5979673A (en) Expanding and contracting method of picture
JP2611971B2 (en) Output device
JPH0353388A (en) Two-dimensional encoded data decoding and reducing device
JPH04162092A (en) Character generating system
JPS59189430A (en) Interruption controlling system
JPH0276025A (en) Control system for printer device
JPH04329482A (en) Image rotation processing method and processing device for relevant method
JPS61292782A (en) Picture data processing system
JPS63156455A (en) Method for constituting hardware of communication terminal equipment for multimedia
JPS61186995A (en) Animation display unit
JPH02108567A (en) Printer controller and data transmitting method
JPH01298398A (en) Character drawing system
JPH04332091A (en) Vector control device