JPS62191982A - Graph output control system - Google Patents

Graph output control system

Info

Publication number
JPS62191982A
JPS62191982A JP3437986A JP3437986A JPS62191982A JP S62191982 A JPS62191982 A JP S62191982A JP 3437986 A JP3437986 A JP 3437986A JP 3437986 A JP3437986 A JP 3437986A JP S62191982 A JPS62191982 A JP S62191982A
Authority
JP
Japan
Prior art keywords
graph
data
memory
gcmd
control data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3437986A
Other languages
Japanese (ja)
Inventor
Kazuyuki Jinbo
神保 一之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3437986A priority Critical patent/JPS62191982A/en
Publication of JPS62191982A publication Critical patent/JPS62191982A/en
Pending legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)

Abstract

PURPOSE:To obtain a graph output control system with high maintenance by storing the control data of a graph into a graph memory and accessing them independently from processing data stored into a main memory. CONSTITUTION:When a program A loaded on a main memory 2 is prepared, after graph data B occur, a graph memory 3 is accessed, and a graph command GCMD to assemble the graph is written. When a series of the processing of a program A comes to the place of the GCMD, graph control data C designated by a pointer with the GCMD on the graph memory 3 is accessed through a register group 4 by the GCMD. When the GCMD is executed, a graph D to be outputted is assembled by graph control data C on the graph memory 3 and the graph data B shown by the pointer in the GCMD generated by the program A. The graph is stored into a buffer 5 and continuously, transferred to a graph output device 6 corresponding to the transfer destination device address designated by the GCMD.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電子計算機のデータ処理におけるグラフ出力制
御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a graph output control method in data processing of an electronic computer.

〔従来の技術′] 従来、電子計算機のデータ処理プログラムがグラフを出
力するときは、プログラム内にそのプログラムが出力し
ようとするグラフの出力制御データを内蔵していた。
[Prior Art'] Conventionally, when a data processing program of an electronic computer outputs a graph, output control data for the graph that the program attempts to output is included in the program.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のグラフ出力制御方式は、プログラム本体
とグラフ出力の制御を行うためのグラフの制御データが
一体化しているので、グラフの制御データの改訂を行う
場合は、プログラム本体の改訂を行わなければならない
という欠点がある。
In the conventional graph output control method described above, the program itself and the graph control data for controlling graph output are integrated, so if you want to revise the graph control data, you must revise the program itself. It has the disadvantage that it cannot be used.

本発明の目的は、上記の欠点を除去し、プログラム本体
とグラフ制御データを独立させることにより、保守性の
高いグラフ出力制御方式を提供することにある。
An object of the present invention is to provide a highly maintainable graph output control method by eliminating the above-mentioned drawbacks and making the program body and graph control data independent.

[、問題点を解決するための手段〕 本発明のグラフ出力制御方式の構成は、処理プログラム
及び表示すべき処理データを記憶する主メモリと、表示
すべきグラフの種類、大きさ等を示すグラフの制御デー
タを記憶するグラフメモリと、これら主メモリ及びグラ
フメモリの各データを格納するレジスタ群及びバッファ
と、これらレジスタ群及びバッファからのデータを基に
グラフ表示するグラフ出力装置とを備え、前記グラフの
制御データを前記グラフメモリに格納することにより、
前記制御データが前記主メモリに格納された処理データ
と独立にアクセスされることを特徴とする。
[Means for Solving the Problems] The graph output control system of the present invention has a main memory that stores a processing program and processing data to be displayed, and a graph that indicates the type, size, etc. of the graph to be displayed. a graph memory for storing control data of the main memory, a register group and a buffer for storing each data of the main memory and the graph memory, and a graph output device for displaying a graph based on the data from the register group and the buffer; By storing graph control data in the graph memory,
The control data may be accessed independently of the processing data stored in the main memory.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例によるデータ処理を実現する
ための各装置の構成を示すプロ・ツク図であり、1は中
央処理部、2は主メモリ、3はグラフの制御データが記
憶されたグラフメモリ、4は主メモリ上のプログラムが
発生させるグラフデータと、グラフメモリのグラフ制御
データのアドレスを保持するレジスタ群、5はメモリの
読出し、書込みを行うためのバッファ、6はグラフ出力
装置である。
FIG. 1 is a block diagram showing the configuration of each device for realizing data processing according to an embodiment of the present invention, in which 1 is a central processing unit, 2 is a main memory, and 3 is a memory for storing graph control data. 4 is a register group that holds the graph data generated by the program in the main memory and the address of graph control data in the graph memory, 5 is a buffer for reading and writing to the memory, and 6 is a graph output It is a device.

第2図は第1図のメモリの関係を説明する模式図で、主
メモリ2上にプログラムAが格納され、そのプロゲラl
、の一連の処理により発生したグラフデータBと、グラ
フメモリ3上のグラフ制御データCにより作成したグラ
フDが作成され、このグラフDがグラフ出力装置6に出
力される。この場合の動作について説明する。
FIG. 2 is a schematic diagram explaining the memory relationship in FIG. 1, in which program A is stored on main memory 2, and its program
A graph D is created using the graph data B generated by the series of processes of , and the graph control data C on the graph memory 3, and this graph D is output to the graph output device 6. The operation in this case will be explained.

(1)主メモリ2上にロードされたプログラムAにより
、グラフ出力装置6にグラフを出力するため、プログラ
ムAの作成時にグラフデータBの発生後にグラフメモリ
3をアクセスし、グラフを組み立てるグラフコマンド(
以下G CM Dと記述する)を記入しておく。
(1) In order to output a graph to the graph output device 6 by the program A loaded on the main memory 2, the graph memory 3 is accessed after the graph data B is generated when creating the program A, and the graph command (
(hereinafter referred to as G CM D).

(2)プログラムAの一連の処理がGCMDの個所に来
るとGCMDによってグラフメモリ3上のG CM D
によりポインタGMPで指定されたグラフ制御データC
がレジスタ群4を介してアクセスされる。
(2) When the series of processing of program A reaches the location of GCMD, GCMD stores GCMD on the graph memory 3.
Graph control data C specified by pointer GMP
is accessed via register group 4.

(3)GCMDが実行されると、アクセスされたグラフ
メモリ3上のグラフ制御データCと、プログラムAによ
り発生したGCMD内のポインタGDPにより示される
グラフデータBにより、出力されるべきグラフDが組み
立てられる。
(3) When GCMD is executed, graph D to be output is assembled using graph control data C on the accessed graph memory 3 and graph data B indicated by pointer GDP in GCMD generated by program A. It will be done.

(4)組み立てられたグラフDは、バッファ5に格納さ
れ、続いてGCMDで指定された転送先装置アドレスO
ADに対応するグラフ出力装置6に転送される。
(4) The assembled graph D is stored in the buffer 5, and then transferred to the destination device address O specified by GCMD.
It is transferred to the graph output device 6 corresponding to AD.

(5)主メモリ2のGCMDの次のアドレスから再びプ
ログラムAが実行される。
(5) Program A is executed again from the next address of GCMD in main memory 2.

次に、第3図、第4図、第5図、第6図でグラフコマン
ド(GCMD)およびグラフデータB。
Next, the graph command (GCMD) and graph data B are shown in FIGS. 3, 4, 5, and 6.

グラフ制御データC9組み立てられたグラフDについて
説明する。
Graph control data C9 The assembled graph D will be explained.

グラフコマンドGCMDは7バイトで構成され、先頭1
バイトはグラフコマンドを示すオペレーションコードが
設定され、残りは2バイトずつ3つのアドレスの設定に
使用される。すなわち、グラフデータBのポインタ(G
Dp)、グラフ制御データCのポインタ(GMP)およ
びグラフ転送先アドレス(OAD)である。第4図のグ
ラフデータBはグラフを構成する情報のうち、可変デー
タか格納され、第5図のグラフ制御データCにはグラフ
の種類、大きさ1表題、X軸、Y軸の値等のグラフを制
御するデータと固定データが格納される。第6図のグラ
フDはグラフデータBとグラフ制御データCにより、組
み立てられたグラフ出力のための最終イメージである。
The graph command GCMD consists of 7 bytes, with the first 1
An operation code indicating a graph command is set in the byte, and the remaining two bytes are used to set three addresses. In other words, the pointer of graph data B (G
Dp), graph control data C pointer (GMP), and graph transfer destination address (OAD). Graph data B in Figure 4 stores variable data among the information composing the graph, and graph control data C in Figure 5 stores information such as graph type, size, title, X-axis, Y-axis values, etc. Data that controls the graph and fixed data are stored. Graph D in FIG. 6 is a final image for graph output assembled from graph data B and graph control data C.

〔発明の効果〕〔Effect of the invention〕

以−り説明したように本発明は、データ処理プログラム
本体と、グラフ制御データを独立させることにより、保
守性の高いグラフ出力システムを構成することができる
という効果がある。
As explained above, the present invention has the advantage that by making the data processing program main body and the graph control data independent, it is possible to configure a graph output system with high maintainability.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例のシステム構成を示すブロッ
ク図、第2図は第1図の主メモリ、グラフ、メモリ、バ
ッファの関係を示す模式図、第3図はグラフコマンド(
GCMD)の配列を示す構成図、第4図はグラフデータ
Bの一例を示す図、第5図はグラフ制御データCの表示
例を示す図、第6図は、第4図のデータと第5図のグラ
フ制御データとを合成したグラフDの表示例の図である
。 1・・・中央処理部、2・・・主メモリ、3・・・グラ
フメモリ、4・・・レジスタ群、5・・・バッファ、6
・・・グラフ出力装置。
Fig. 1 is a block diagram showing the system configuration of an embodiment of the present invention, Fig. 2 is a schematic diagram showing the relationship among the main memory, graph, memory, and buffer in Fig. 1, and Fig. 3 is a graph command (
GCMD), FIG. 4 is a diagram showing an example of graph data B, FIG. 5 is a diagram showing an example display of graph control data C, and FIG. It is a figure of the example of a display of the graph D which synthesized with the graph control data of a figure. DESCRIPTION OF SYMBOLS 1...Central processing unit, 2...Main memory, 3...Graph memory, 4...Register group, 5...Buffer, 6
...Graph output device.

Claims (1)

【特許請求の範囲】[Claims] 処理プログラム及び表示すべき処理データを記憶する主
メモリと、表示すべきグラフの種類、大きさ等を示すグ
ラフの制御データを記憶するグラフメモリと、これら主
メモリ及びグラフメモリの各データを格納するレジスタ
群及びバッファと、これらレジスタ群及びバッファから
のデータを基にグラフ表示するグラフ出力装置とを備え
、前記グラフの制御データを前記グラフメモリに格納す
ることにより、前記制御データが前記主メモリに格納さ
れて処理データと独立にアクセスされることを特徴とす
るグラフ出力制御方式。
A main memory that stores processing programs and processing data to be displayed, a graph memory that stores graph control data indicating the type and size of graphs to be displayed, and each data of these main memory and graph memory is stored. It is equipped with a register group and a buffer, and a graph output device that displays a graph based on the data from these register group and buffer, and by storing the control data of the graph in the graph memory, the control data is stored in the main memory. A graph output control method characterized by being stored and accessed independently of processing data.
JP3437986A 1986-02-18 1986-02-18 Graph output control system Pending JPS62191982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3437986A JPS62191982A (en) 1986-02-18 1986-02-18 Graph output control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3437986A JPS62191982A (en) 1986-02-18 1986-02-18 Graph output control system

Publications (1)

Publication Number Publication Date
JPS62191982A true JPS62191982A (en) 1987-08-22

Family

ID=12412535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3437986A Pending JPS62191982A (en) 1986-02-18 1986-02-18 Graph output control system

Country Status (1)

Country Link
JP (1) JPS62191982A (en)

Similar Documents

Publication Publication Date Title
JPH0760423B2 (en) Data transfer method
US6728797B2 (en) DMA controller
JPS62166453A (en) Memory circuit
JPS62191982A (en) Graph output control system
US6137464A (en) Display control circuit including hardware elements for preventing undesired display within the display space of the display unit
JPS62297975A (en) Control system for multi-window display
JPH03152651A (en) Information transmission system
JPH0399317A (en) Image processor
JPS63191191A (en) Crt display device with automatic cyclic graphic updating display function
JPH02247758A (en) Control system for terminal information
JPH10268855A (en) Split screen display device
JPH0261742A (en) Peripheral controller
JP2003186666A (en) Microcomputer and dma control circuit
JPS63261442A (en) Data storage device
JPS62191880A (en) Data control system for screen memory
JPS5975285A (en) Display screen split control system
JPS62294286A (en) Image display unit
JPH04130931A (en) Changing system for memory contents
JPH04199284A (en) Display device
JPS63261440A (en) Data storage device
JPH05165603A (en) Memory controller
JPS61123873A (en) Data transfer control circuit
JPH0242587A (en) Picture processor
JPH0266667A (en) Parallel computing element
JPS61230190A (en) Memory for multiwindow display