JPS6218929B2

JPS6218929B2 -

Info

Publication number: JPS6218929B2
Application number: JP54173139A
Authority: JP
Inventors: Shinichi Ikegaya
Original assignee: Pentel Co Ltd
Current assignee: Pentel Co Ltd
Priority date: 1979-12-31
Filing date: 1979-12-31
Publication date: 1987-04-25
Also published as: JPS5697139A

Description

【発明の詳細な説明】本発明は、容量結合タブレツトに係り、とく
に、各走査線に対する走査時間の短縮化を図つた
容量結合タブレツトに関する。

従来より、容量結合タブレツトの複数の走査線
に対する走査時間を短縮する試みとしては、いく
つかの考案が成されている。しかしながら、その
いずれも当初の目的は達成されているが、一方に
おいては他のキー領域からの信号が誘導される等
の現象が生じ、これがため装置全体が誤動作し易
いという不都合が常に生じていた。

例えば特公昭53−42501号記載の発明は、前述
した走査時間の著しい減少が図られているが、一
方においては、桁電極に巻回装備された走査線
（引用例における各検出線）を介して他の桁電極
に同一信号が静電誘導され、また走査線に走査信
号が順次印加される場合には、前記桁電極を介し
て特定の−の走査線に印加された走査信号が他の
走査線に静電誘導されるという現象が生じ、従つ
て装置全体が常に誤動作し易いという不都合が常
に生じていた。

本発明の目的は、上記従来技術の欠点を改善
し、タブレツトに対する走査時間を著しく短縮す
るとともに、各キー領域相互間の静電誘導を防止
し、これによつて、装置全体の安定動作を確保す
ることのできる容量結合タブレツトを提供するこ
とにある。

本発明は、Ｘ方向とＹ方向にそれぞれ複数の信
号走査線を有し、この各信号走査線の交叉部分上
に、電気的に独立したフロート電極を備え、且つ
これらの各フロート電極に誘導される信号の相互
干渉を排除するために格子状に形成されたアース
電極板を有する容量結合タブレツトにおいて、前
記アース電極を複数個のアース電極に分割し、こ
の各アース電極を前記信号走査線と同一の走査信
号により順次走査するとともに、この走査信号が
前記アース電極に印加されると直ちに当該アース
電極の接地を解くように機能するゲート回路を、
前記各アース電極と接地点との間に介装し、これ
によつて前記目的を達成しようとするものであ
る。

以下、本発明の一実施例を図面に従つて説明す
る。

第１図において、１はタブレツトを示し、２は
Ｘ方向走査駆動回路（以下、単に「Ｘ駆動回路」
という）を示し、３はＹ方向走査駆動回路（以
下、単に「Ｙ駆動回路」という）を示す。前記タ
ブレツト１上には、六行、六列にわたつてキー領
域Ｚがマトリクス状に設定されている。この各キ
ー領域Ｚは、Ｘ方向走査線XnとＹ方向走査線Ym
とが絶縁板を介して交叉する位置に装備されたフ
ロート電極４上に、設定されるようになつてい
る。

前記Ｘ方向走査線Xnの内、走査線X₁は第１列
と第４列に延設されており、また、走査線X₂は
第２列と第５列に延設されており、走査線X₃は
第３列と第６列に延設されている。同様にして、
前記Ｙ方向走査線Ymの内、走査線Y₁は第１行と
第４行に、走査線Y₂は第２行と第５行に、また
走査線Y₃は第３行と第６行に、それぞれ延設さ
れている。前記各フロート電極４に近接して、後
述するように、網目状に形成されたアース電極板
が装備されている。このアース電極板は、前記タ
ブレツト１内において四分割されている。この分
割された各アース電極５，６，７，８は、相互に
独立して接地されるようになつている。このアー
ス電極５〜８の数ｎは、前記キー領域Ｚが、Ｘ方
向にＭ個、Ｙ方向にＮ個あつて、このキー領域Ｚ
から所定の信号を出すためにＸ走査線がＰ本、Ｙ
走査線がＱ本使用されるとすると、ｎ＝（Ｍ／
Ｐ）×（Ｎ／Ｑ）によつて決定される。本実施例で
は、Ｍ＝Ｎ＝６、Ｐ＝Ｑ＝３であるため、ｎ＝
（６／３）×（６／３）＝４となり、従つて前述した
ように四分割された状態に配設されている。そし
て、この各アース電極板５，６，７，８は、Ｙ駆
動回路３によつて順次走査駆動されるようになつ
ている。

前記Ｘ駆動回路２とＹ駆動回路３は、それぞれ
制御部１０から出力されるクロツクパルスを順次
入力し、各走査線Xn，Ymに所定レベルの走査信
号を順次印加するように構成されている。１１は
信号検出ペンを示す。この信号検出ペン１１は、
前記タブレツト１の各キー領域Ｚに出力される信
号を、静電結合によつて検知することができる公
知のものが使用されている。この信号検出ペン１
１により検知された信号は、増幅器１２に増幅さ
れたのち、ピーク検出器１３によつて当該信号検
出ペン１１が当接した特定のキー領域Ｚのパルス
信号として取り出され、所定のタイミングのパル
スとして出力される。一方、前記制御部１０の出
力パルスは、当該制御部１０によつてカウントさ
れ、その計数信号がレジスタ１４へ順次送られて
いる。このため、当該レジスタ１４は、前記ピー
ク検出器１３から送られてくる所定のタイミング
の検出信号を入力すると、これを、タブレツト１
上において前記信号検出ペン１１が選定した特定
のキー領域であることを示す位置情報として、外
部へ出力するようになつている。この位置情報
は、具体的にはＸ方向、Ｙ方向の各走査線Xm，
Ynおよびアース電極５〜８の各々から検出され
る三つの信号のタイミング情報から成つている。

前記タブレツト１は、具体的には次のように構
成されている。

第２図において、２１は絶縁材からなるタブレ
ツト基板を示す。このタブレツト基板２１上に
は、下方から上方に向つて、Ｘ方向走査線Xn，
Ｙ方向走査線Ym、同一面上に配設されたアース
電極５〜８、複数のフロート電極４、およびキー
領域Ｚを特定するための絶縁材から成るカバー１
５が、各々絶縁フイルム２２，２３，２４，およ
び２５を順次介装して積層されている。これをさ
らに詳述すると、前記Ｘ方向走査線Xnの各走査
線X₁〜_３の幅は、Ｙ方向走査線Ymの各走査線Y₁
〜_３の幅よりも大きく設定されており、これによ
つて、下方のＸ方向走査線Xnに印加される走査
信号がＹ方向走査線Ymの上方においても有効に
検出することができるようになつている。また、
Ｙ方向走査線Ymの内、アース電極５〜８を走査
するための信号伝達線Y₄〜Y₇の各々は、外部雑
音を排除し且つ高周波信号を容易に伝播すること
のできる高周波ケーブルが使用されている。さら
に、前記アース電極５〜８は、Ｘ方向走査線Xn
とＹ方向走査線Ymの各交叉部分に対応した部分
が切除されて格子状もしくは網目状に形成されて
いる。この切除され部分に蓋をするような状態の
もとに、当該切除部分より比較的大きい面積から
なるフロート電極４が、絶縁フイルム２４を介し
てアース電極５〜８上に配設されている。そし
て、この各アース電極５〜８上に、絶縁フイルム
２５を介して積層されたカバー１５の各キー領域
Ｚは、その位置が前記各フロート電極４の上にく
るように設定されている。

前記アース電極５〜８は、その各々が第３図に
示すようにゲート回路３０を介して接地されてい
る。このゲート回路３０は、例えば第４図に示す
ように、走査信号を入力するNOTゲート３１と
エミツタ接地されたNPNトランジスタ３２とに
より構成されている。このため、走査信号がアー
ス電極５に入力されると、前記NOTゲート３１
の出力が「０」となりNPNトランジスタ３２の
導通がしや断されて当該アース電極５は所定の電
位を維持することができ、一方、走査信号が全く
入力されない場合はNOTゲート３１の出力が
「１」となり、その値を予め適当に設定すること
により前記NPNトランジスタ３２は導通され、
常に前記アース電極５は接地された状態を維持す
ることができる。他のアース電極６〜８について
も同様である。第５図は、第３図と同様に機能す
るゲート回路４０を示すもので、これによると、
まず所定の電源４１の正極が抵抗４２を介して前
記アース電極５に接続されている。また、走査信
号はNOTゲート３１にのみ入力されるように構
成されている。そして、前記NPNトランジスタ
３２は、第４図の場合と同様に接続され、これに
よつて、前記走査信号はゲート回路４０のスイツ
チ制御信号として使用され、前記アース電極５に
は、別に設けられた電源４１によつて所定の電圧
が印加されるようになつている。このため、この
第５図の場合は、アース電極５の電位を任意に設
定することができる利点がある。他のアース電極
６〜８の場合についても同様である。

第６図ないし第７図は、走査信号が印加された
場合の走査線Xn，Ymおよび電極相互間の静電誘
導の状況を示す説明図である。この内、第６図は
Ｙ方向走査線Y₃（Y₁，Y₂についても同じ）に走
査信号が印加された場合を示すものである。この
場合、アース電極５〜８は、いずれも接地されて
いるため電荷の分極は全く生じない。一方、フロ
ート電極４は、電気的に独立しているため、図に
示すように下面には負電荷が又上面には正電荷が
静電誘導され、これによつて当該フロート電極４
の上方には所定レベルの均一化された電界E₁が
生じ、前述した信号検出ペン１１により、容易に
静電結合され易い状態となる。かかる状態下にお
いて、フロート電極４の相互間の領域（アース電
極５〜８の格子部分の上方）には、その下方に配
設されたアース電極５〜８が各々接地されている
ため当該領域の下方からは何らの電界も生じず、
従つてフロート電極４相互間の誘導障害は著しく
少ないものとなつている。

一方、第７図はアース電極８（５，６，７につ
いても同じ）に走査信号が印加された場合を示す
ものである。この場合、他のアース電極５〜７は
いずれも接地されており、又走査線Xn，Ymには
外部からは何らの信号も印加されていない状態と
なつている。まず、アース電極８に走査信号が印
加されると、その上方に延設されている各フロー
ト電極４（この場合はアース電極８部分の全部の
フロート電極が対象となる）の下面周囲には負電
荷が静電誘導され、当該各フロート電極４の上面
には正電荷が分極される。一方、フロート電極４
相互間の領域（アース電極８の格子状部分の上
方）には、アース電極８に印加された走査信号に
基いて所定の電界が形成される。このため、当該
アース電極８に走査信号が印加されると、このア
ース電極８で仕切られたタブレツト１の領域の上
方全体には所定レベルの略均一化された電界E₂
が生じる。この結果、前述した信号検出ペン１１
が当該アース電極８で仕切られたタブレツト１上
の領域の何処からも容易に当該アース電極８に印
加された走査信号を検出することができるように
なつている。他のアース電極５〜７の場合につい
ても同様である。

なお、上記実施例において、フロート電極４を
角形とする場合について例示したが、本発明で
は、必ずしも角形に限定されず、例えば円形のフ
ロート電極を用いてもよい。また、前記アース電
極５〜８の各々に形成された切除穴部分には、例
えば強誘電体から成る板材を充填せしめてもよ
い。さらに、前記タブレツト１は、アース電極板
を４つ使用する場合（タブレツト１を四分割する
場合）について例示したが、本発明は必ずしもこ
れに限定されず、走査線Xn，Ymの数に対応し
て、アース電極板はいかように分割してもよい。
又前記ゲート回路３０，４０は、同等に機能する
ものであれば他のゲート回路でおき換えてもよ
い。

以上のように、本発明によると、キー領域相互
間の誘導障害を従来のアース電極を用いた場合と
同様に著しく低減することができるばかりでな
く、同時に、タブレツト全体に対する走査信号の
印加時間（信号走査時間）を著しく短縮すること
ができ、従つて、タブレツト上の各キー領域から
の位置情報を高精度に且つ迅速に検出することが
でき、装置全体の安定動作および性能向上を図る
ことができるという従来にない優れた容量結合タ
ブレツトを提供することができる。

【図面の簡単な説明】

第１図は本発明に係る容量結合タブレツトの一
実施例を使用した情報入力装置を示すブロツク
図、第２図は第１図における容量結合タブレツト
を示す一部断面した拡大部分斜視図、第３図は第
２図の一部を成すアース電極の接地状況を示すブ
ロツク図、第４図ないし第５図はそれぞれ第３図
に示すゲート回路の実施例を示す具体的回路図、
第６図ないし第７図はそれぞれ第２図におけるタ
ブレツトの動作説明図である。 Xn……Ｘ方向信号走査線、Ym……Ｙ方向信号
走査線、４……フロート電極、５〜８……アース
電極、３０……ゲート回路。

Claims

【特許請求の範囲】

１Ｘ方向とＹ方向にそれぞれ複数の信号走査線
を有し、この各信号走査線の各交叉部分上に、電
気的に独立したフロート電極を備え、且つこれら
の各フロート電極に誘導される信号の相互干渉を
排除するために格子状に形成されたアース電極板
を有する容量結合タブレツトにおいて、前記アー
ス電極を複数個のアース電極に分割し、この各ア
ース電極を前記信号走査線と同一の走査信号によ
り順次走査するとともに、この走査信号が前記各
アース電極の−のアース電極を選択すると直ちに
当該アース電極の接地を解くように機能するゲー
ト回路を、前記各アース電極と接地点との間に介
装したことを特徴とする容量結合タブレツト。