JPS62188271A - Semiconductor device including static induction thyristor - Google Patents
Semiconductor device including static induction thyristorInfo
- Publication number
- JPS62188271A JPS62188271A JP62022903A JP2290387A JPS62188271A JP S62188271 A JPS62188271 A JP S62188271A JP 62022903 A JP62022903 A JP 62022903A JP 2290387 A JP2290387 A JP 2290387A JP S62188271 A JPS62188271 A JP S62188271A
- Authority
- JP
- Japan
- Prior art keywords
- induction thyristor
- electrostatic induction
- gate
- thyristor
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000006698 induction Effects 0.000 title claims description 44
- 230000003068 static effect Effects 0.000 title claims description 9
- 230000015556 catabolic process Effects 0.000 claims description 5
- 239000013307 optical fiber Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 2
- 230000007704 transition Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 239000000835 fiber Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- 101100388071 Thermococcus sp. (strain GE8) pol gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Thyristors (AREA)
- Junction Field-Effect Transistors (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、ゲートに光で制罪された素子を含んだ静電誘
導サイリスタを用いた半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device using an electrostatic induction thyristor whose gate includes a light-controlled element.
基本的にはpnpn四層構造で構成される従来のサイリ
スタは、ゲート電極によるスイッチオフが難しく、しか
もたとえゲートによる遮断ができてもその速度がきわめ
て遅いという欠点を有していた。これに対し、ゲートを
右するダイオード構造に構成された静電誘導サイリスタ
(以下S1ザイリスタと称す。》は、ゲートによる遮断
がきわめて容易で、しかもその遮断時間が速いという特
長を備えCいる。SIサイリスタの代表的構造例の断面
図を第1図に示ず。Conventional thyristors, which basically consist of a pnpn four-layer structure, have the disadvantage that it is difficult to switch off using the gate electrode, and even if it is possible to switch off the thyristor using the gate, the speed is extremely slow. On the other hand, the electrostatic induction thyristor (hereinafter referred to as S1 thyristor), which has a diode structure with a gate on its right side, has the advantage that it is extremely easy to shut off using the gate and that the shutoff time is fast.SI A cross-sectional view of a typical structural example of a thyristor is not shown in FIG.
第1図(a >乃至(d )は、後述づる本発明の回路
構成におけるSttナイリスタの構造例の断面図である
。FIGS. 1A to 1D are cross-sectional views of a structural example of a Stt Nyristor in a circuit configuration of the present invention, which will be described later.
第1図(a )、(b)はSIザイリスタの表面ゲート
構造の代表例の断面図である。第1図(C )は、埋め
込みゲート構造の例、第1図(d)は、絶縁ゲート型S
tサイリスタの断面構造例である。FIGS. 1(a) and 1(b) are cross-sectional views of typical examples of surface gate structures of SI Zyristors. Figure 1(C) is an example of a buried gate structure, and Figure 1(d) is an example of an insulated gate type S.
It is an example of the cross-sectional structure of a t-thyristor.
第1図(a )、(b)、(C)でp ″領域11及び
14は7ノード領域、ゲート領域であり、n+領域13
はカソード領域、n−領域もしくはi領域12はチャン
ネルを構成ずる。通常半導体材I1はシリコンである。In FIGS. 1(a), (b), and (C), p'' regions 11 and 14 are 7 node regions and gate regions, and n+ regions 13
is the cathode region, and the n-region or i-region 12 constitutes the channel. Typically the semiconductor material I1 is silicon.
0+領域13はカソード領域である。11’.13
、14’はAJL,Mo 、W,Au等あるいはその他
の金属、もしくは低抵抗ポリシリコンあるいはこれらの
複層構造からなるアノード電極、カソード電極、ゲート
電極である,、15は、S b O 2、SLaN4、
AfL203、AINなどあるいはその他の絶縁層、も
しくはこれらの複合絶縁層もしくは複層絶縁層である。0+ region 13 is a cathode region. 11'. 13
, 14' is an anode electrode, cathode electrode, or gate electrode made of AJL, Mo, W, Au, etc. or other metals, or low resistance polysilicon or a multilayer structure thereof, 15 is S b O 2, SLaN4,
These are AfL203, AIN, etc. or other insulating layers, or composite insulating layers or multilayer insulating layers thereof.
n領域16は、比較的不純物密度が高く、薄い層に形成
ざれ、アノードからのホール注入を抑えるための層であ
る。The n region 16 has a relatively high impurity density, is formed into a thin layer, and is a layer for suppressing hole injection from the anode.
第1図(d )で、p1領域21はアノード領域、i領
域22はチャンネルを構成づる値域であり、n+領!或
23はカソード領l或、I1領域27はアノードからの
ホール注入を抑えるための領域である。n領域28は、
図中垂直方向所定の個所で表面に到達する構造となって
おり、通常カソード領域と電極により直結されることが
多い。25は、前述した絶縁層である。21′、23’
、24は萌)ホしたアノード電極、カソード電極、絶
縁ゲート電極である。こうしたSi4ノ“イリスタの動
作や、各領域の寸法、不純物密度については、本発明者
等による特開昭55−997743”3r静電誘導サイ
リスタjの明細書に詳述されている。In FIG. 1(d), the p1 region 21 is the anode region, the i region 22 is the range that constitutes the channel, and the n+ region! 23 is a cathode region 1, and an I1 region 27 is a region for suppressing hole injection from the anode. The n area 28 is
It has a structure in which it reaches the surface at a predetermined point in the vertical direction in the figure, and is usually directly connected to the cathode region by an electrode. 25 is the above-mentioned insulating layer. 21', 23'
, 24 are anode electrodes, cathode electrodes, and insulated gate electrodes. The operation of the Si4 thyristor, the dimensions of each region, and the impurity density are detailed in the specification of the 3R electrostatic induction thyristor j published by the present inventors in Japanese Patent Application Laid-Open No. 55-997743.
SIサイリスタは、カソード近傍の電位分布をゲート電
圧で制御して、導通、遮断を制御することから、容易に
直流電流の遮断が行なえ、しかもその速度が速いという
特長を有している。第1図(a )の構造では、順方向
阻止電圧及び逆方向耐圧が略々同程度のものが作れるが
、第1図(b)、(C)、(d )の構造では第1図(
a )の構造にくらべて、同じ順方向阻止電圧をほぼ半
分の厚さの素子で実現できて、動作速度の速さ、順方向
降下電圧が小さいことなどぎわめで浸れているが、逆方
向耐圧が小さくなるという欠点を有している。したがっ
て、第1図(b)、(C)、(d )のSIサイリスタ
で、逆方向耐圧を要求されるところに使うには、直列に
ショットキダイオードなどを接続して使うことになる。SI thyristors control the potential distribution in the vicinity of the cathode using gate voltage to control conduction and cutoff, so they have the advantage of being able to easily cut off direct current and at high speed. The structure shown in FIG. 1(a) can produce a device with approximately the same forward blocking voltage and reverse breakdown voltage, but the structures shown in FIG.
Compared to structure a), the same forward blocking voltage can be achieved with an element that is approximately half the thickness, the operating speed is faster, and the forward voltage drop is smaller. It has the disadvantage that it becomes small. Therefore, in order to use the SI thyristors shown in FIGS. 1(b), 1(c), and 1(d) where reverse breakdown voltage is required, a Schottky diode or the like is connected in series.
第2図<a >、(b’)に接合型及び絶縁ゲート型S
■サイリスタのシンボルマークを示す。Figure 2 <a>, (b') shows junction type and insulated gate type S.
■Shows the thyristor symbol mark.
静電誘導1−ランジスタ(以下SITと称−1,)のド
レイン側にダイオードが形成された形になっている。A diode is formed on the drain side of a static induction transistor (hereinafter referred to as SIT).
第3図に、従来良く知られている光感応半導体素子の代
表的な構造例を示す。第3図(a )乃至−(d )は
、後述する本発明の回路構成における81サイリスタの
ゲートに集積化もしくは接続される光感応素子の構造例
を示している。FIG. 3 shows a typical structural example of a conventionally well-known photosensitive semiconductor element. FIGS. 3(a) to 3(d) show structural examples of a photosensitive element integrated or connected to the gate of an 81 thyristor in a circuit configuration of the present invention to be described later.
(a )は光導電素子である。n+領域31の上に殆ん
ど絶縁体と見なせる程度のi領域32が設けられている
。31’ 、32 はオーミック電極であり、゛この
例では、32′は1n2Q3.5no2等の透明電極に
なっている。32′がオーミック電極となりにくい時は
、i領域32の表面にごく薄く、n+領領域設けてから
透明電極32′を設けてもよい。光が照射されて、i領
域32に電子・ホール対が生成されると、電流が流れる
ようになる。この(a )図で、電極32′がショット
キ電極となっているときは、ショットキ電極側を31′
にくらべて電位が低くなるように電圧を印加すれば、光
に感応するショットキダイオードとしても11作する。(a) is a photoconductive element. An i region 32, which can almost be regarded as an insulator, is provided on the n+ region 31. 31' and 32 are ohmic electrodes, and in this example, 32' is a transparent electrode such as 1n2Q3.5no2. When the electrode 32' is difficult to serve as an ohmic electrode, the transparent electrode 32' may be provided on the surface of the i region 32 after providing a very thin n+ region. When light is irradiated and electron-hole pairs are generated in the i-region 32, a current starts to flow. In this figure (a), when the electrode 32' is a Schottky electrode, the Schottky electrode side is 31'
If a voltage is applied so that the potential is lower than that of the diode, it can also be used as a Schottky diode that is sensitive to light.
Lは大割させる光を表している。(b)図は、光トラン
ジスタである。n+領域44、n領域43、n−領域4
2、n+fr4域41はそれぞれエミッタ領域、ベース
領域、高抵抗層、コレクタ領域である。41′は」レク
タ電極、44′はエミッタの透明電極である。n+領域
44、n領域43は、通常のバイポーラトランジスタ同
様薄くなされている。光は殆んど、n−領域42に吸収
される。41′に正電圧が加わっていると、光励起され
た電子は、n+コレクタ領域に流れて吸収され、ホール
は浮1領域となっているpベース領域に流れ込み、蓄積
される。L represents light that divides into large parts. The figure (b) shows a phototransistor. n+ region 44, n region 43, n- region 4
2 and n+fr4 regions 41 are an emitter region, a base region, a high resistance layer, and a collector region, respectively. Reference numeral 41' is a rector electrode, and 44' is an emitter transparent electrode. The n+ region 44 and the n region 43 are made thin like a normal bipolar transistor. Most of the light is absorbed in the n-region 42. When a positive voltage is applied to 41', photoexcited electrons flow into the n+ collector region and are absorbed, and holes flow into the p base region, which is the floating region, and are accumulated.
ホールが過剰に蓄積されると、ベース領域の電子に対す
る電位障壁は低下し、エミッタ領域からベース領域に電
子が流れ込み、コレクタ領域に流れるようになる。(C
)図は光で励起されるザイリスタである。n+領域55
、p+領域51がカソード領域、アノード領域である。When holes are accumulated in excess, the potential barrier to electrons in the base region decreases, allowing electrons to flow from the emitter region into the base region and into the collector region. (C
) The figure shows a zyristor that is excited by light. n+ area 55
, p+ region 51 is a cathode region and an anode region.
55′は透明電極、51′はアノード電極である。51
′に正電圧が印加されている状態で、光照射されると、
i領域で光励起された電子及びホールは、それぞれn領
域52及びn領域54にながれ込む。それぞれ障壁電位
が下がって、カソード領域から電子が、アノード領域か
らボールが注入されることになって導通する。、(C)
図の光ナイリスタが、両側にキャリア注入の増幅機構を
もっているので。もつとも光に対する感度が高い。(d
)図はp”in+光ダイオードの例である。63′は
透明電極、61′は電極である。61′が正電圧に印加
される。〈a)、(kl )、(C)、(d )のいず
れの場合も照射される光の大部分は、i領域もしくはn
″″領域で吸収され、電子、ボール対を生成する。55' is a transparent electrode, and 51' is an anode electrode. 51
When irradiated with light while a positive voltage is applied to ′,
Electrons and holes photoexcited in the i-region flow into the n-region 52 and n-region 54, respectively. The barrier potential is lowered, and electrons are injected from the cathode region and balls are injected from the anode region, resulting in conduction. ,(C)
The optical Nyristor shown in the figure has carrier injection amplification mechanisms on both sides. However, it is highly sensitive to light. (d
) The figure is an example of a p"in+ photodiode. 63' is a transparent electrode, 61' is an electrode. 61' is applied to a positive voltage. 〈a), (kl), (C), (d ) In either case, most of the irradiated light is in the i region or n
It is absorbed in the ``'' region and generates electron and ball pairs.
したがって、この領域の電界強度をなだれ電界よりやヤ
)低い程度にしてJ5けば、なだれ増倍機構によりキャ
リアが多量に発生ずるから、感度は一層良くなる。第3
図は、ごく代表的なしかももつとも簡単な例を示したも
のであるから、他に多数の変形があることはもちろ/υ
である。Therefore, if the electric field strength in this region is set to a level slightly lower than the avalanche electric field (J5), a large amount of carriers will be generated by the avalanche multiplication mechanism, and the sensitivity will be further improved. Third
The figure shows a very representative and very simple example, so it goes without saying that there are many other variations.
It is.
光ポルクイック効果を示す光感応形の半導体素子でもち
ろんよい。Of course, any photosensitive semiconductor device exhibiting the photopolquick effect may be used.
これまでに、S1サイリスタと光感応形半導体素子を説
明した。51サイリスタは動作電圧・電流をともに大き
くして、しかも高速度のスイッチングが行なえるという
ことできわめて特良的である。しかし、直流送電のよう
な大電力の応用を考えると、1個のSlサイリスタで、
この大電力を全部取り扱うことはほとんど困難である。So far, the S1 thyristor and the photosensitive semiconductor device have been described. The 51 thyristor is extremely unique in that it can operate at a high operating voltage and current, and can perform high-speed switching. However, when considering high power applications such as DC power transmission, one Sl thyristor can
It is almost difficult to handle all this large amount of power.
したがって、たとえば、順方向阻止電圧5000ボルト
とかあるいは10000ポル1−1導通時の電流100
0ΔといったようなSlサイリスタを複数個直列に接続
して、耐圧をかせさ゛、これらを並列にさらに接続する
ことによって電流をかせぐというように、Slサイリス
タの直並列接続が必要になる。こうした時には、S【サ
イリスタの導通・遮断の制御を電気信号で行うよりは、
光で制御する方が容易になってくる。一方、光で制御す
る31サイリスタに関しては、すでに本願発明者等によ
って、特公昭61−1908号[静′ir3誘導形光サ
イリスタ」出願明細書に記載されている。しかるに上記
特公昭61−1908号記載の発明は、光で制御l′7
jる際の方式は、ターンオン動作即ち光1〜リガ朝作に
関しており、ターンオフ動作に関しては、ゲート回路に
J:る電気的なターンA)による方式を取っている。即
ら、光で導通は行なっているが、遮断に関しては、電気
的なゲートターンオフを行なっている。Therefore, for example, a forward blocking voltage of 5000 volts or a current of 100 volts when conducting 10000 pols 1-1
A series-parallel connection of Sl thyristors is required, such as connecting a plurality of Sl thyristors such as 0Δ in series to increase the withstand voltage, and further connecting them in parallel to generate current. In such cases, S
It will be easier to control with light. On the other hand, the 31 thyristor which is controlled by light has already been described by the inventors of the present application in the application specification of Japanese Patent Publication No. 1908/1988 entitled "Silence IR3 Induced Optical Thyristor". However, the invention described in Japanese Patent Publication No. 61-1908 mentioned above is based on light control l'7.
The method for turning on the gate circuit is related to the turn-on operation, that is, the light 1 to the start operation, and the method for the turn-off operation is based on the electric turn A) applied to the gate circuit. That is, although conduction is performed by light, electrical gate turn-off is performed for interruption.
本発明の目的は、光で導通・遮断が制御できる静電誘導
サイリスタ及び静電誘導サイリスタを含む装置を提供す
ることである。An object of the present invention is to provide an electrostatic induction thyristor whose conduction and interruption can be controlled by light and a device including the electrostatic induction thyristor.
以下図面を参照しながら本発明の詳細な説明する。The present invention will be described in detail below with reference to the drawings.
第1図は、81ザイリスタのゲートに、前述した光感応
形半導体素子が接続されている、本発明の光にJ二り動
作が制御されるSlサイリスタの回路例である。第4図
で、QはSIす゛イリスタ、Dは光感応形半導体素子で
ある。Rgは抵抗である。Vtはバイアス電源である。FIG. 1 is an example of a circuit of an SL thyristor whose operation is controlled by light according to the present invention, in which the aforementioned photosensitive semiconductor element is connected to the gate of an 81 thyristor. In FIG. 4, Q is an SI iris resistor, and D is a photosensitive semiconductor element. Rg is resistance. Vt is a bias power supply.
S【サイリスタには各種のものがあるから、それらに合
せて、Vtの値は選べばよい。たとえば、順方向電圧5
000ボルトをグー1〜に逆ゲートバイアスー30ボル
ト加えることで阻止できる乙のであれば、Vtは−30
ポル1〜程度の値に選べばよい。S [There are various types of thyristors, so the value of Vt should be selected according to them. For example, forward voltage 5
If 000 volts can be stopped by adding a reverse gate bias of -30 volts to Goo1~, then Vt is -30
It is sufficient to choose a value of Pol 1 or higher.
第4図(a >は、Dがゲート・ソース間に並列に挿入
された例である。光照射されていないどきは、Slサイ
リスタのグー1〜に−V、が加わっていて遮断状態、光
が照射されて、Dが導通状態になるとゲートはソースと
殆んど同電位になるからS[サイリスタは導通状態に;
り移する。Figure 4 (a) is an example in which D is inserted in parallel between the gate and the source. When not irradiated with light, -V is applied to the Sl thyristor's G1~, which means that it is in the cut-off state and the light is not irradiated. When D is irradiated and D becomes conductive, the gate becomes almost the same potential as the source, so S[thyristor becomes conductive;
transfer.
Dの導通時の抵抗は、R7に比べて十分小さく)πばれ
ている。The resistance of D when conductive is sufficiently small compared to R7).
Srサイリスタが、第1図<b)、(c ) 、−(d
)の例のようにあまり逆方向耐圧が高くない場合で、
しかし動作時に逆方向耐圧を要求される場合には、第4
図(b)のように、ショットキダイオードなどをS[サ
イリスタと直列に接続しておけばよい。The Sr thyristor is
) In cases where the reverse breakdown voltage is not very high, as in the example of
However, if reverse withstand voltage is required during operation, the fourth
As shown in Figure (b), a Schottky diode or the like may be connected in series with the S[thyristor].
たとえば、最大順方向阻止電圧5000ボルトのSlサ
イリスタで、100万ボルトの直流送電の交流・直流変
換装置を構成するときには、少なくとも200111の
81サイリスタを直列に接続しなければならない。こう
したときには、第5図に示ずように、81サイリスタを
直列に必要UA数だけ接続すればよい。ゲートの制御が
光で行なわれるから、たとえ多数叫i+:i列に接続さ
れていても、全部のSlサイリスタを同時に、同期させ
て動作させることは容易である。For example, when constructing an AC/DC converter for direct current transmission of 1 million volts using Sl thyristors with a maximum forward blocking voltage of 5000 volts, at least 200,111 81 thyristors must be connected in series. In such a case, as shown in FIG. 5, 81 thyristors may be connected in series for the required number of UA. Since the gates are controlled by light, it is easy to operate all Sl thyristors simultaneously and synchronously, even if many are connected in i+:i columns.
光照射は、光感応素子の所定の個所に均一に照射される
ように光ファイバ等で、光をinけばよい。いずれにし
ても、ぞれほど速い動作ではないので、クラッド型ファ
イバで十分である。また、クラッド型の方が、ファイバ
断面内の光強度が均一になり易い。もちろん、用途によ
っては、集束性ファイバを使うことら有効である。The light may be irradiated by using an optical fiber or the like to uniformly irradiate a predetermined location on the photosensitive element. In any case, since the operation is not as fast as each other, a cladding type fiber is sufficient. Further, in the case of the clad type, the light intensity within the cross section of the fiber is more likely to be uniform. Of course, depending on the application, it may be effective to use a focusing fiber.
第5図(b)は、直列に接続されたSrサイリスタに並
列に抵抗R7が接続された例である。FIG. 5(b) is an example in which a resistor R7 is connected in parallel to Sr thyristors connected in series.
これはSrサイリスタが遮断状態にあるとき、各Slサ
イリスタに加わる電圧が均一になるように等しい値の抵
抗を並列に接続しているのである。抵抗値は、遮断状態
にあるSrサイリスタの抵抗値より小さいと見なせる限
りは大きい程よい。たとえば1MΩとかいうような値に
選ばれる。もらろん用途にJ:っては、これより大きく
でも、小さくてもよい。This is because resistors of equal value are connected in parallel so that the voltage applied to each Sl thyristor becomes uniform when the Sr thyristor is in the cut-off state. The higher the resistance value, the better, as long as it can be considered to be smaller than the resistance value of the Sr thyristor in the cut-off state. For example, a value such as 1 MΩ is selected. J: for use in mulling, it may be larger or smaller than this.
さらに、大きな電流を取り扱うとぎは、第5図のように
構成したものを必要な数だけ並列に接続りればよい。第
4図、第5図はすべて接合型Sllナイリスタで出れて
いるが、Mo5s rサイリスタでもよい。Further, to handle a large current, the necessary number of switches configured as shown in FIG. 5 may be connected in parallel. 4 and 5 show junction type Sll thyristors, but Mo5s r thyristors may also be used.
これまでSlサイリスタのゲートに光感応形」′導(A
素子を接VC7)ることによって、光で制御されるS[
サイリスタの回路を構成覆る例を述べた。SIザイリス
タ自身を、光で制御される素子にすることができること
はいうまでもないその場合には第4図、第5図の動作に
J3いて、当然、サイリスタを導通状態に遷移させる場
合にはサイリスタに光を導入する千゛段を設け、直接光
照射を行なう動作が含まれることになる第1図(a )
、(11)、(c )、(d )に示した構造で、どち
らの側でも透明電極で構成して、光が高抵抗領域に到達
するようにしてやればただちに、光で制御されるSlサ
イリスタとなる。光を照rにJする側は、カソード側で
もアノード側でもよい。どららかの側を透明電極にづれ
ばJ:いわけである。半導体材料がSQであれば、所定
の光の入射深さは2o〜30μm程度である。したがっ
て、第1図の構造で、アノード側から光照射させる場合
には、p+領vA11の厚さもしくは、p+領域11と
nff域16(p+領域21とn領域27)の厚さの和
はできるだ【プ薄いことが望ましく、少なくとも光の入
射深さより十分薄くなければならない。たとえば、p領
域厚さ1μm程度以下、不純物密度1×10″Cl1−
3程度以上、n領域16の厚さ1μm程度以下、不純物
密度lX10cm 程度以上といったように選択づる
。ゲート領域の深さは、ゲート間隔やぞの領域の不純物
密度にもよることではあるが、通常数μm程度である。Until now, the gate of the Sl thyristor has been made with a photosensitive type '' conductor (A
By connecting the element with VC7), the optically controlled S[
An example of configuring a thyristor circuit has been described. It goes without saying that the SI thyristor itself can be made into an element controlled by light, and in that case, the operation shown in FIGS. Figure 1 (a) includes the operation of direct light irradiation by providing 1,000 stages to introduce light into the thyristor.
, (11), (c), and (d), and by constructing transparent electrodes on either side so that the light reaches the high resistance region, a light-controlled Sl thyristor can be obtained. becomes. The side on which light is emitted may be either the cathode side or the anode side. If either side is connected to a transparent electrode, it is J. If the semiconductor material is SQ, the predetermined incident depth of light is about 20 to 30 μm. Therefore, in the structure shown in FIG. 1, when light is irradiated from the anode side, the thickness of the p+ region vA11 or the sum of the thicknesses of the p+ region 11 and the nff region 16 (p+ region 21 and n region 27) can be It is desirable that the layer be thin, and it must be at least sufficiently thinner than the depth of incidence of the light. For example, the p-region thickness is about 1 μm or less, the impurity density is 1×10″Cl1−
The thickness of the n-region 16 is about 1 μm or less, and the impurity density is about 1×10 cm 2 or more. The depth of the gate region is usually on the order of several μm, although it depends on the gate interval and the impurity density in the respective region.
したがって電極を透明にすれば、光で制御できるように
なる。fn、o、やsno、の透明電極だけでは抵抗が
高くなる」:うな時には、要所々々にΔL等の金属電極
を配置すればよい。第1図(b)の例で説明する。光照
射によりi領域12に電子・ホール対が生成される。ア
ノードに正電圧が印加されていれば、生成された電子は
n領域16に流れ込み、n領域1GをΩに帯電する。あ
る程度、帯電量が多くなるとアノード領域/)r +ら
ホール注入が起るようになる。光励起されたホールとア
ノードから注入されたホールがカソード側に向って流れ
る。一部はp+ゲグー領域に流れ、一部はカソード領域
に流れる。Therefore, if the electrodes are made transparent, they can be controlled using light. If only transparent electrodes such as fn, o, and sno are used, the resistance will be high. In such a case, metal electrodes such as ΔL may be placed at key points. This will be explained using the example shown in FIG. 1(b). Electron-hole pairs are generated in the i-region 12 by the light irradiation. If a positive voltage is applied to the anode, the generated electrons flow into the n-region 16 and charge the n-region 1G to Ω. When the amount of charge increases to a certain extent, hole injection from the anode region /)r + occurs. Photoexcited holes and holes injected from the anode flow toward the cathode. A portion flows into the p+gegu region and a portion flows into the cathode region.
このときカソード全面にできていた電子に対する障壁が
低下する。カソードから電子注入が起り始め、導通状態
になる。導通時の順方向降下電圧をより小さくするには
、ゲート・ソース間に所定の大きさの抵抗を挿入してお
けばよい。At this time, the barrier to electrons that had been formed on the entire surface of the cathode is lowered. Electron injection begins to occur from the cathode and it becomes conductive. In order to further reduce the forward voltage drop during conduction, a resistor of a predetermined size may be inserted between the gate and source.
挿入抵抗の大きさR・は、ゲートに流れるtル
電流I としたとき、R・(がゲートに印)
)ル 督
加されている逆バイアスに略々等しいにうにしてJ3け
ばよい。このゲート・ソース間抵抗はポリシリコンで作
れば容易に作ることができる。The magnitude of the insertion resistance R is given by the current I flowing through the gate, R. (marked on the gate)
) J3 should be approximately equal to the applied reverse bias. This gate-source resistance can be easily made of polysilicon.
第1図(a )、(1、(d )し同様に設泪づればよ
い。第1図(C)では、n領域28ど力ンード領域の間
に抵抗を挿入する。1(a), (1, and (d)) may be set in the same manner. In FIG. 1(C), a resistor is inserted between the n region 28 and the power bond region.
第6図乃至第8図は、第1図(a )乃至(d)と同様
、本発明におけるSlサイリスタの構造例を示している
。6 to 8 show structural examples of the Sl thyristor according to the present invention, similar to FIGS. 1(a) to 8(d).
第1図の構造にくらべて、ゲートに流れる電流を減少さ
せて主電流を大きくづる構造を第6図に示す。p+ゲグ
ー領域14の下面に5j02等の絶$1層17が設けら
れた構造になっている。ゲート・ソース間には、ポリシ
リコン抵抗が挿入される4M mになっている。図中垂
直方向の所定の個所にポリシリコン抵抗が設けられてい
る。等価回路は第6図(b)のようになっている。もら
ろん、ゲート・ソース間抵抗Rう尤は、外部に接続して
使ってもよいわけである。Compared to the structure shown in FIG. 1, FIG. 6 shows a structure in which the current flowing through the gate is reduced to increase the main current. The structure is such that an absolute $1 layer 17 such as 5j02 is provided on the lower surface of the p+ region 14. A polysilicon resistor is inserted between the gate and the source, making it 4Mm thick. Polysilicon resistors are provided at predetermined locations in the vertical direction in the figure. The equivalent circuit is shown in FIG. 6(b). Of course, the gate-source resistance R may also be connected externally.
ゲート・ソース間に抵抗を接続するのではなく、カソー
ド側の電位FF壁もキャリアの蓄積で消滅させる例を第
7図に示す。ゲート電極14′にたとえば負電圧が加わ
っているわけであるがこの電圧は、ゲート近傍に流れ込
むホールによって完全にマスクされ、カソード全面の電
位障壁は消滅し、カソードからの電子注入が激しく起る
。アノードからのホール注入の機構はこれまでの例と同
じである。FIG. 7 shows an example in which the potential FF wall on the cathode side is also eliminated by accumulation of carriers, instead of connecting a resistor between the gate and the source. For example, a negative voltage is applied to the gate electrode 14', but this voltage is completely masked by the holes flowing into the vicinity of the gate, the potential barrier across the entire surface of the cathode disappears, and electron injection from the cathode occurs intensely. The mechanism of hole injection from the anode is the same as in the previous examples.
第6図及び第7図では、カソード側からの光入射が行え
るように、電極13’、14’は、低抵抗ポリシリコン
やln 203.3n 021の透明電極で作られてい
る。アノード側からのヒートシンクが行えるようにとの
ことから、このようにしている。もし、ヒートシンクに
ついて、あまりこだわる必要がない場合には、アノード
電極を透明電極にして、アノード側から光照射すればよ
い。もちろん両面から光照射できるようにしてもよいこ
とはいうまでらない。In FIGS. 6 and 7, the electrodes 13' and 14' are made of low resistance polysilicon or a transparent electrode of ln 203.3n 021 so that light can be incident from the cathode side. This is done to allow heat sinking from the anode side. If you do not need to be too particular about the heat sink, you can use a transparent electrode as the anode electrode and irradiate light from the anode side. Of course, it goes without saying that light may be irradiated from both sides.
第6図及び第7図では、カソード側にだけゲートを設け
た構造を示したが、アノード側にらグー1〜構造を設け
てもよい。n領域16に蓄積された電子はこのままでは
再結合等による消滅をまたなければならない。7ノード
側もグーh構造を導入すればこうしたことがなくなる。Although FIGS. 6 and 7 show a structure in which a gate is provided only on the cathode side, a gate 1 structure may be provided on the anode side. If the electrons accumulated in the n-region 16 remain as they are, they will have to go through annihilation due to recombination or the like. If the Goo-h structure is introduced on the 7 node side as well, this problem will disappear.
その例を第8図に示1“。アノード側にも、p“アノー
ド領域11に隣接して、n+ゲグー領域18が設けられ
ている。絶縁領域1つが設けられている。カソード側同
様にアノード側にもアノード領域11とn+領域18間
に逆バイアスを加えるのであれば、領域12はn−でな
くて非常に抵抗の高いi領域でもよい。第8図の構造テ
ハ、p+領域11とn+領[18(7)間にポリシリコ
ン抵抗を作り込んでおけばよい。ff1l+!212や
16の不純物密酊や厚さは、特開昭55−99774@
r静電誘導サイリスタ」出願明細書や特開昭55−10
8768号「静電誘導サイリスタ」出願明細書に記述し
たように選択すればよい。本願発明の主旨は、光でクエ
ンチ(光でA))できるにうにS1サイリスタのゲート
に光感応素子を集積化もしくは接続し、サイリスタがA
ン状態のとぎサイリスタのゲートにたまっているキャリ
アをこのサイリスタのゲートに接続された光感応素子に
光を照(ト)して導通させて、放電させることににつで
サイリスタをオフしている点にある。即ら、実施例第4
図(a)乃至(b)及び第5図(a )及び(b)に示
されている回路構成が本発明の主要部分である。結局に
おいて本発明では、光によってターンオンJる点、しか
も光ににってゲートターンオフという点が重要な部分に
なっているわけである。An example of this is shown in FIG. One insulating area is provided. If a reverse bias is applied between the anode region 11 and the n+ region 18 on the anode side as well as on the cathode side, the region 12 may be an i region having a very high resistance instead of the n- region. In the structure shown in FIG. 8, a polysilicon resistor may be built between the p+ region 11 and the n+ region [18(7)]. ff1l+! The impurity density and thickness of 212 and 16 are disclosed in JP-A-55-99774@
"r Electrostatic Induction Thyristor" application specification and Japanese Patent Application Laid-open No. 55-10
The selection may be made as described in the application specification No. 8768 "Electrostatic Induction Thyristor". The gist of the present invention is to integrate or connect a photosensitive element to the gate of the S1 thyristor so that the thyristor can be quenched by light (A by light).
When the thyristor is turned off, the carriers accumulated in the gate of the thyristor are turned on by shining light on the photosensitive element connected to the gate of the thyristor, causing them to conduct and discharge, thereby turning off the thyristor. At the point. That is, Example 4
The circuit configurations shown in Figures (a) to (b) and Figures 5 (a) and (b) are the main parts of the present invention. In the end, the important part of the present invention is that the gate is turned on by light, and moreover, the gate is turned off by light.
本発明の光にJ:すυ1′mされる81ナイリスタの構
成が、ここで記載した例に限らないことはもちろんであ
る。第4図及び第5図に示す光感応半導体素子に、光制
御SIサイリスタを用いてもよいことはもちろんである
。また、導電型をまったく反転したものでもよいことは
いうまでもない、、電圧の極性を反転すればよいわけで
ある。接合型の場合、カソード・ゲート間にSノ02な
どの絶縁層をはさむことは、容量が減少し、同時に耐圧
が高くなることなどから好ましい、また接合ゲート型で
も切り込み領域にゲートを設けることも有効である。ア
ノード側にゲートを設ける構造でも、絶縁層をはさむこ
とは有効な場合が多い。接合ゲートの場合、pn接合で
なく、ショットキゲ−1−でもよい。It goes without saying that the configuration of the 81 Nyristor that is exposed to the light of the present invention is not limited to the example described here. Of course, a light-controlled SI thyristor may be used as the light-sensitive semiconductor device shown in FIGS. 4 and 5. Furthermore, it goes without saying that the conductivity type may be completely reversed, as long as the polarity of the voltage is reversed. In the case of a junction type, it is preferable to sandwich an insulating layer such as SNO02 between the cathode and gate because it reduces the capacitance and increases the breakdown voltage at the same time.Also, even in the case of a junction gate type, it is also possible to provide a gate in the notch area. It is valid. Even in a structure in which the gate is provided on the anode side, it is often effective to sandwich an insulating layer. In the case of a junction gate, it may be a Schottky gate instead of a pn junction.
SIサイリスタを制御する光源は、半導体中に電子ホー
ル対を生成できて、しかも高速でスイッチングできるも
のであればよい。半導体し+1でし発光ダイオードでも
よい。たとえばGa AiAS系のへテロ接合レーザで
も、あるいは発光ダイオードでしよい。もちろん、その
他材料ににる半導体レーザでも発光ダイオードでもよい
。もらろん、他のレーザでもよい。要するに必要な強麿
が11られている光源で高速変調のできるらのならよい
わけである。ものによっては、固体、気体のレーザでt
)にい。これらの光を直接照り4してもよいが、ファイ
バによって所定の個所まで導いてもよい。The light source for controlling the SI thyristor may be any light source that can generate electron-hole pairs in the semiconductor and can switch at high speed. It may be a semiconductor or a light emitting diode. For example, a Ga AiAS-based heterojunction laser or a light emitting diode may be used. Of course, a semiconductor laser or a light emitting diode made of other materials may also be used. Of course, other lasers may also be used. In short, a light source that has the necessary intensity of 11 and can perform high-speed modulation is fine. Depending on the type, solid or gas lasers may be used to
) Nii. These lights may be directly illuminated 4, or may be guided to a predetermined location using a fiber.
本発明の光制御SIサイリスタは、従来公知のりソグラ
フィ技術、拡散・イオン注入技術、結晶技術、エビ成長
技術、エツチング技術、酸化技術、CVD技術、配線技
術などで容易に製造できる。The optically controlled SI thyristor of the present invention can be easily manufactured using conventionally known lithography technology, diffusion/ion implantation technology, crystal technology, shrimp growth technology, etching technology, oxidation technology, CVD technology, wiring technology, etc.
大電圧、大電流の高速のスイッチングが行なえるS1サ
イリスタを光で制御できるようにした本発明の半導体装
置は、S■サイリスタを複数詞直列もしくは並列、ある
いは直並列に接続するときにきわめて有効な技術であり
、その工業的価値は高い。The semiconductor device of the present invention, which allows the S1 thyristor to perform high-speed switching of large voltages and large currents, to be controlled by light, is extremely effective when connecting S1 thyristors in series or parallel, or in series and parallel. It is a technology and its industrial value is high.
第1図(a)乃至(d )は静電誘導サイリスタの断面
溝)Δ例、第2図(a >、(b)は静電誘導サイリス
タのシンボルマーク、第3図は各種光Ll制御半導体素
子で(a >は光導電素子、(b)は光トランジスタ、
(C)は光サイリスタ、(d)は光ダイオード、第4図
(a )及び(b)は本発明の回路構成、第5図(a、
)、(b)は本発明の実施例であってゲートに光感応半
導体素子を含むS1サイリスタ回路を直列接続した例、
第6図(a )及び第7図、第8図は本発明の主要部で
ある回路構成中の静電誘導サイリスタ部分の構造例を示
す図、第6図(b)は順方向電圧降下を低くする回路説
明図である。Figures 1 (a) to (d) are cross-sectional grooves) Δ examples of electrostatic induction thyristors, Figures 2 (a) and (b) are symbol marks of electrostatic induction thyristors, and Figure 3 are various optical Ll control semiconductors. In the element (a > is a photoconductive element, (b) is a phototransistor,
(C) is an optical thyristor, (d) is a photodiode, FIGS. 4(a) and (b) are the circuit configurations of the present invention, and FIGS.
) and (b) are examples of the present invention in which an S1 thyristor circuit including a photosensitive semiconductor element is connected in series to the gate,
6(a), 7, and 8 are diagrams showing structural examples of the electrostatic induction thyristor portion in the circuit configuration, which is the main part of the present invention, and FIG. 6(b) shows the forward direction voltage drop. It is a circuit explanatory diagram for lowering.
Claims (12)
た逆ゲートバイアス電源からなるゲート回路を静電誘導
サイリスタのゲート・カソード間に並列に接続し、かつ
1つの光感応半導体素子Dを前記静電誘導サイリスタの
ゲート・カソード間に並列に接続された構成において、
前記光感応半導体素子Dに光を照射する手段を備え、前
記光照射手段からの光パルスLが前記光感応半導体素子
Dに照射されることで前記静電誘導サイリスタを導通さ
せ、前記光パルスLが切れることで前記静電誘導サイリ
スタを遮断状態に遷移させるべく、前記光感応半導体素
子Dの光照射時の導通時の抵抗値をゲート抵抗R_gの
値に比べ十分に小さく選んだことを特徴とする静電誘導
サイリスタを含む半導体装置。(1) A gate circuit consisting of one gate resistor R_g and a reverse gate bias power supply connected in series with it is connected in parallel between the gate and cathode of the static induction thyristor, and one photosensitive semiconductor element D is connected to the static induction thyristor. In a configuration where the gate and cathode of an induction thyristor are connected in parallel,
A means for irradiating light to the photosensitive semiconductor element D is provided, and the light pulse L from the light irradiation means is irradiated to the photosensitive semiconductor element D to make the electrostatic induction thyristor conductive, and the light pulse L In order to cause the electrostatic induction thyristor to transition to a cut-off state by being cut off, the resistance value of the photosensitive semiconductor element D when it is conductive when irradiated with light is selected to be sufficiently smaller than the value of the gate resistance R_g. A semiconductor device containing a static induction thyristor.
持つショットキーダイオードもしくはpinダイオード
を接続したことを特徴とする前記特許請求の範囲第1項
記載の静電誘導サイリスタを含む半導体装置。(2) A semiconductor device including a capacitive induction thyristor according to claim 1, characterized in that a Schottky diode or a pin diode having a predetermined reverse breakdown voltage is connected in series to the capacitive induction thyristor.
を含む半導体装置が複数個直列に接続されたことを特徴
とする静電誘導サイリスタを含む半導体装置。(3) A semiconductor device including a static induction thyristor, characterized in that a plurality of semiconductor devices each including a static induction thyristor according to the above item 1 or 2 are connected in series.
態にあるとき各静電誘導サイリスタに加わる電圧が均一
になるべく、等しい値の抵抗R_nを各々の静電誘導サ
イリスタのアノード・カソード間に並列に接続したこと
を特徴とする前記特許請求の範囲第3項記載の静電誘導
サイリスタを含む半導体装置。(4) In order to equalize the voltage applied to each electrostatic induction thyristor when all of the plurality of electrostatic induction thyristors are in a cut-off state, resistors R_n of equal value are connected in parallel between the anode and cathode of each electrostatic induction thyristor. A semiconductor device including the electrostatic induction thyristor according to claim 3, characterized in that the electrostatic induction thyristor is connected to.
スタを含む半導体装置がさらに並列に接続されたことを
特徴とする静電誘導サイリスタを含む半導体装置。(5) A semiconductor device including a static induction thyristor, characterized in that a semiconductor device including a static induction thyristor according to claim 4 is further connected in parallel.
て導かれていることを特徴とする前記特許請求の範囲第
1項乃至第5項のいずれか一項に記載の静電誘導サイリ
スタを含む半導体装置。(6) Electrostatic induction according to any one of claims 1 to 5, wherein the light irradiation to the photosensitive element is guided by an optical fiber. Semiconductor devices including thyristors.
タを用いたことを特徴とする前記特許請求の範囲第1項
乃至第6項のいずれか一項に記載の静電誘導サイリスタ
を含む半導体装置。(7) A semiconductor including the electrostatic induction thyristor according to any one of claims 1 to 6, characterized in that a photo-controlled electrostatic induction thyristor is used as the photosensitive semiconductor element. Device.
を有することを特徴とする前記特許請求の範囲第1項乃
至第7項のいずれか一項に記載の静電誘導サイリスタを
含む半導体装置。(8) A semiconductor device including the electrostatic induction thyristor according to any one of claims 1 to 7, wherein the electrostatic induction thyristor has a surface junction gate structure.
有することを特徴とする前記特許請求の範囲第1項乃至
第7項のいずれか一項に記載の静電誘導サイリスタを含
む半導体装置。(9) A semiconductor device including the electrostatic induction thyristor according to any one of claims 1 to 7, wherein the electrostatic induction thyristor has a buried gate structure.
することを特徴とする前記特許請求の範囲第1項乃至第
7項のいずれか一項に記載の静電誘導サイリスタを含む
半導体装置。(10) A semiconductor device including the electrostatic induction thyristor according to any one of claims 1 to 7, wherein the electrostatic induction thyristor has an insulated gate structure.
リスタであることを特徴とする前記特許請求の範囲第1
項乃至第7項のいずれか一項に記載の静電誘導サイリス
タを含む半導体装置。(11) Claim 1, wherein the electrostatic induction thyristor is a light-controlled electrostatic induction thyristor.
A semiconductor device comprising the electrostatic induction thyristor according to any one of Items 7 to 7.
リスタであつて、かつ光を照射する手段を備え、光パル
スを直接導入することで導通状態に遷移する動作を含む
ことを特徴とする前記特許請求の範囲第1項乃至第7項
のいずれか一項に記載の静電誘導サイリスタを含む半導
体装置。(12) The electrostatic induction thyristor is an optically controlled electrostatic induction thyristor, and includes means for irradiating light, and includes an operation of transitioning to a conductive state by directly introducing a light pulse. A semiconductor device comprising the electrostatic induction thyristor according to any one of claims 1 to 7.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62022903A JPS62188271A (en) | 1987-02-03 | 1987-02-03 | Semiconductor device including static induction thyristor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62022903A JPS62188271A (en) | 1987-02-03 | 1987-02-03 | Semiconductor device including static induction thyristor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3607979A Division JPS55128870A (en) | 1979-03-26 | 1979-03-26 | Electrostatic induction thyristor and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62188271A true JPS62188271A (en) | 1987-08-17 |
JPH0230590B2 JPH0230590B2 (en) | 1990-07-06 |
Family
ID=12095600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62022903A Granted JPS62188271A (en) | 1987-02-03 | 1987-02-03 | Semiconductor device including static induction thyristor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62188271A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5296341A (en) * | 1976-02-09 | 1977-08-12 | Mitsubishi Electric Corp | Current controller |
JPS52135277A (en) * | 1976-05-06 | 1977-11-12 | Mitsubishi Electric Corp | Electrostatic induction type thyristor |
JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
JPS5383569A (en) * | 1976-12-29 | 1978-07-24 | Mitsubishi Electric Corp | Switching circuit |
JPS5399779A (en) * | 1977-02-10 | 1978-08-31 | Handotai Kenkyu Shinkokai | Insulated gate electrostatic induction semiconductor |
-
1987
- 1987-02-03 JP JP62022903A patent/JPS62188271A/en active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5296341A (en) * | 1976-02-09 | 1977-08-12 | Mitsubishi Electric Corp | Current controller |
JPS52135277A (en) * | 1976-05-06 | 1977-11-12 | Mitsubishi Electric Corp | Electrostatic induction type thyristor |
JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
JPS5383569A (en) * | 1976-12-29 | 1978-07-24 | Mitsubishi Electric Corp | Switching circuit |
JPS5399779A (en) * | 1977-02-10 | 1978-08-31 | Handotai Kenkyu Shinkokai | Insulated gate electrostatic induction semiconductor |
Also Published As
Publication number | Publication date |
---|---|
JPH0230590B2 (en) | 1990-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS643069B2 (en) | ||
US5017991A (en) | Light quenchable thyristor device | |
JP2752184B2 (en) | Power semiconductor device | |
JPS5599774A (en) | Electrostatic induction type thyristor | |
JPH0117268B2 (en) | ||
CA1063250A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
SU1088676A3 (en) | Thyristor | |
US4040170A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
JPH0154865B2 (en) | ||
JPS62188271A (en) | Semiconductor device including static induction thyristor | |
US20170187376A1 (en) | Construction and Optical Control of Bipolar Junction Transistors and Thyristors | |
EP0463325A2 (en) | Device and method for driving semiconductor device having bipolar transistor, insulated gate FET and thyristor combined together | |
JPS6276556A (en) | High-speed electrostatic induction thyristor | |
JPS623987B2 (en) | ||
JPS62188272A (en) | Semiconductor device including static induction thyristor | |
JP3489426B2 (en) | Semiconductor device | |
JPS60207376A (en) | High-speed electrostatic induction thyristor and manufacture thereof | |
GB2207552A (en) | Thyristors | |
JP4045749B2 (en) | Semiconductor device and circuit using semiconductor device | |
Nishizawa et al. | Functional integration of the light-triggered static induction thyristor and the static induction phototransistor | |
JPS59159567A (en) | Photo driven type semiconductor control rectifying device | |
JPH01295460A (en) | Semiconductor device | |
JPH029463B2 (en) | ||
JPH0472670A (en) | Insulated-gate bipolar transistor | |
JPH01235272A (en) | Semiconductor device |