JPS62188260A - 電気的にプログラム可能なリ−ドオンリメモリ - Google Patents
電気的にプログラム可能なリ−ドオンリメモリInfo
- Publication number
- JPS62188260A JPS62188260A JP60233144A JP23314485A JPS62188260A JP S62188260 A JPS62188260 A JP S62188260A JP 60233144 A JP60233144 A JP 60233144A JP 23314485 A JP23314485 A JP 23314485A JP S62188260 A JPS62188260 A JP S62188260A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- voltage
- programmable read
- programmable
- electrical conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置および技術に関し、更に詳細には電
気的にプログラムできるリードオンリメモリ装置に関す
る。
気的にプログラムできるリードオンリメモリ装置に関す
る。
製造後に半導体リードオンリメモリをプログラムできる
ことが望まれている。ＲＯＭをプログラムするための公
知技術は可溶性の接続体の使用を含んでいる。この接続
体は、これを横切る表面電圧を加えることにより断線す
なわち溶かすことができる。更に、放射線がドープドポ
リシリコン材料をアニールするのに使用することができ
、これによって、ドープドポリシリン材料の伝導度を上
昇することができる。このことは、“リードオンリメモ
リと集積回路およびレーザ手段によるプログラミング方
法（Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ ａｎｄ
ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ ａｎｄ Ｍ
ｅｔｈｏｄ ｏｆｐｒｏｇｒａｍｍｉｎｇ ｂｙ
ＬａｓｅｒＭｅ ａ ｎ ｓ） ″と題される米国
特許第４．２３３．６７１号に開示されている。
ことが望まれている。ＲＯＭをプログラムするための公
知技術は可溶性の接続体の使用を含んでいる。この接続
体は、これを横切る表面電圧を加えることにより断線す
なわち溶かすことができる。更に、放射線がドープドポ
リシリコン材料をアニールするのに使用することができ
、これによって、ドープドポリシリン材料の伝導度を上
昇することができる。このことは、“リードオンリメモ
リと集積回路およびレーザ手段によるプログラミング方
法（Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ ａｎｄ
ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ ａｎｄ Ｍ
ｅｔｈｏｄ ｏｆｐｒｏｇｒａｍｍｉｎｇ ｂｙ
ＬａｓｅｒＭｅ ａ ｎ ｓ） ″と題される米国
特許第４．２３３．６７１号に開示されている。
タニモト等の“ポリシリ抵抗を使用し、オンチッププロ
グラマブル装置に適用しろる新規な１４Ｖプログラマブ
ル４にビットＭＯ３ＰＲＯＭ（Ａ Ｎｏｖｅｌ １
４ｖ Ｐｒｏｇｕｒａｍｍａ−ｂｌｅ ４Ｋ Ｂ
ｉｔ ＭＯＳ ＰＲＯＭＵｓｉｎｇ ａ Ｐｏ
１ｙ−３Ｉ Ｒｅ５ｉｓ−ｔｏｒ Ａｐｐｌｉｃａ
ｂｌｅ ｔ。
グラマブル装置に適用しろる新規な１４Ｖプログラマブ
ル４にビットＭＯ３ＰＲＯＭ（Ａ Ｎｏｖｅｌ １
４ｖ Ｐｒｏｇｕｒａｍｍａ−ｂｌｅ ４Ｋ Ｂ
ｉｔ ＭＯＳ ＰＲＯＭＵｓｉｎｇ ａ Ｐｏ
１ｙ−３Ｉ Ｒｅ５ｉｓ−ｔｏｒ Ａｐｐｌｉｃａ
ｂｌｅ ｔ。
０ｎ−Ｃｈｉｐ Ｐｒｏｇｒａｍｍａｂｌｅｌ）ｅｖ
ｉｃｅ） ＩＥＥＥ Ｊｏｕｒｎａｌｏｆ ５ｏ
ｌｉｄ ５ｔａｔｅ Ｃ１ｒ−ｃｕｉｔｓ、ＳＣ１
７、第１巻、２月１９８２年、６２−６８頁にはプログ
ラマブルメモリ内の可溶性（ヒユーズ）リンクとしての
高抵抗ポリシリコン抵抗を開示している。この抵抗は二
つの高濃度ドープされたポリシリン層の間の薄いドープ
されていないポリシリコン層を使用し、このドープされ
ていないポリシリコン層はこのドープされていない層の
堆積条件を最適化するこによって得られた臨界値を有し
ている。高抵抗の、ドープされていない多結晶シリコン
は高ドープ層を横切って遷移電圧を加えることによって
不可逆的な低抵抗状態への抵抗遷移を起こす。ドープさ
れていない多結晶層を形成する際および高くドープされ
た層からのドーパントの拡散を制御する際において極め
て困難なプロセス制御がデバイスの製造において要求さ
れる。
ｉｃｅ） ＩＥＥＥ Ｊｏｕｒｎａｌｏｆ ５ｏ
ｌｉｄ ５ｔａｔｅ Ｃ１ｒ−ｃｕｉｔｓ、ＳＣ１
７、第１巻、２月１９８２年、６２−６８頁にはプログ
ラマブルメモリ内の可溶性（ヒユーズ）リンクとしての
高抵抗ポリシリコン抵抗を開示している。この抵抗は二
つの高濃度ドープされたポリシリン層の間の薄いドープ
されていないポリシリコン層を使用し、このドープされ
ていないポリシリコン層はこのドープされていない層の
堆積条件を最適化するこによって得られた臨界値を有し
ている。高抵抗の、ドープされていない多結晶シリコン
は高ドープ層を横切って遷移電圧を加えることによって
不可逆的な低抵抗状態への抵抗遷移を起こす。ドープさ
れていない多結晶層を形成する際および高くドープされ
た層からのドーパントの拡散を制御する際において極め
て困難なプロセス制御がデバイスの製造において要求さ
れる。
本発明は、予想可能かつ選択可能なプログラム電圧を使
用する半導体リードオンリメモリに向けられている。本
発明の装置は、現存する半導体装置製造プロセスの簡単
な改良によって容易に製造される。ただ一つのマスクス
テップを追加することと一つの注入ステップが要求され
る。高密度が達成され、他の機能領域が存在する半導体
チップの上にプログラマブル装置を設置することができ
る。プログラミング電圧が装置製造の際に採用された成
膜（デポジション）条件に依存しないことが重要なこと
である。
用する半導体リードオンリメモリに向けられている。本
発明の装置は、現存する半導体装置製造プロセスの簡単
な改良によって容易に製造される。ただ一つのマスクス
テップを追加することと一つの注入ステップが要求され
る。高密度が達成され、他の機能領域が存在する半導体
チップの上にプログラマブル装置を設置することができ
る。プログラミング電圧が装置製造の際に採用された成
膜（デポジション）条件に依存しないことが重要なこと
である。
従って、本発明の目的は改良されたプログラム可能な半
導体リードオンリメモリを提供することにある。
導体リードオンリメモリを提供することにある。
本発明の別の目的はリードオンリメモリ装置をプログラ
ムする改良された方法を提供することにある。
ムする改良された方法を提供することにある。
本発明の更に別の目的はプログラムする前に装置が使用
可能であることことを確かめることができるプログラム
可能なリードオンリメモリを提供することにある。
可能であることことを確かめることができるプログラム
可能なリードオンリメモリを提供することにある。
本発明の特徴は、結晶格子破壊あるいは表面層の非晶質
化によって形成された高抵抗を特徴とするコンタクト表
面を有する高伝導性半導体材料にある。
化によって形成された高抵抗を特徴とするコンタクト表
面を有する高伝導性半導体材料にある。
本発明の別の特徴は、コンタクト表面を局所的に加熱し
て非晶質化された領域の再結晶化および格子破壊のアニ
ールに充分なプログラミング電圧を使用することにある
。
て非晶質化された領域の再結晶化および格子破壊のアニ
ールに充分なプログラミング電圧を使用することにある
。
本発明および本発明の目的と特徴は添付図面を共にして
以下の詳細な説明および特許請求の範囲からかなり容易
に明らかになるであろう。
以下の詳細な説明および特許請求の範囲からかなり容易
に明らかになるであろう。
以下、図面を参照する。第１Ａ図から第１Ｃ図は本発明
の一実施例に従うＰＲＯＭ用のプログラム可能な装置の
製造ステップを説明する半導体本体の断面図である。第
１Ａ図において、半導体基板１０はドープされていて所
望の低抵抗の導電路を与えている。半導体本体は具体的
には多結晶シリコンあるいは単結晶シリコンであり、シ
リコン酸化物層１２が半導体本体の一方の面に形成され
ている。シリコン酸化物の第２の層１４、具体的にはフ
ィールド酸化物をシリコン酸化物Ｊ１）２上に設けるこ
とができる。通常のフォトレジストマスキングおよび化
学エツチング技術によって、参照符号１６によって示さ
れる窓がシリコン酸化物層を通して形成されており、こ
れによって基板１０の限られた表面１８が露出される。
の一実施例に従うＰＲＯＭ用のプログラム可能な装置の
製造ステップを説明する半導体本体の断面図である。第
１Ａ図において、半導体基板１０はドープされていて所
望の低抵抗の導電路を与えている。半導体本体は具体的
には多結晶シリコンあるいは単結晶シリコンであり、シ
リコン酸化物層１２が半導体本体の一方の面に形成され
ている。シリコン酸化物の第２の層１４、具体的にはフ
ィールド酸化物をシリコン酸化物Ｊ１）２上に設けるこ
とができる。通常のフォトレジストマスキングおよび化
学エツチング技術によって、参照符号１６によって示さ
れる窓がシリコン酸化物層を通して形成されており、こ
れによって基板１０の限られた表面１８が露出される。
第１Ｂ図において、イオンが窓１６を通して入射され、
露出する表面部分１８に隣接する表面領域２０内に注入
される。このイオンとしてはボロンのようなＰ型伝導型
を有するもの、燐のようなＮ型伝導型を有するもの、ア
ルゴンのような希原子、あるいはシリコンのような半導
体を使用することができる。注入されるイオンの深さは
イオン源の電圧によって容易に制御することができる。
露出する表面部分１８に隣接する表面領域２０内に注入
される。このイオンとしてはボロンのようなＰ型伝導型
を有するもの、燐のようなＮ型伝導型を有するもの、ア
ルゴンのような希原子、あるいはシリコンのような半導
体を使用することができる。注入されるイオンの深さは
イオン源の電圧によって容易に制御することができる。
よく知られているいるように、半導体本体へのイオンの
注入は、シリコンの結晶構造を破壊し、シリコンの電気
抵抗を増大する。ある実施例においては、アルゴンが、
エネルギー１８０ｋｅｖ、ドーズ量８Ｘ１０”イオン（
ｎ −”で、ドーパント濃度１０！ｌ原子ｃｍ −’の
単結晶基板に注入され、その結果は、基板の５００Ωの
抵抗に対してイオン注入された領域の抵抗は８−ＸＩＯ
’Ωであった。第１Ｃ図に示されるように、具体的には
アルミニウムーシリコン、チタニウム−タングステン、
あるいはメタルシリサイドのスッパタ堆積物である金属
接触体２２が、酸化物層１４上に形成され、基板１０の
表面１８に接触する。
注入は、シリコンの結晶構造を破壊し、シリコンの電気
抵抗を増大する。ある実施例においては、アルゴンが、
エネルギー１８０ｋｅｖ、ドーズ量８Ｘ１０”イオン（
ｎ −”で、ドーパント濃度１０！ｌ原子ｃｍ −’の
単結晶基板に注入され、その結果は、基板の５００Ωの
抵抗に対してイオン注入された領域の抵抗は８−ＸＩＯ
’Ωであった。第１Ｃ図に示されるように、具体的には
アルミニウムーシリコン、チタニウム−タングステン、
あるいはメタルシリサイドのスッパタ堆積物である金属
接触体２２が、酸化物層１４上に形成され、基板１０の
表面１８に接触する。
接触体２２に加えられる操作電圧を制限すると、表面領
域２０の抵抗は８Ｘ１０’Ωに留まる。しかしながら、
接触体２２に加えられる電圧を上昇することによって、
表面領域２０を充分に加熱してその比較的高い抵抗値を
減少するすることができる。上述された実施例において
、通常の操作電圧である５ボルトでは表面領域２０の８
Ｘ１０’Ωに影響を及ぼさないだろう、しかしながら、
電圧を１２ボルトまでに増大することによって、表面領
域２０の抵抗は５００Ωにまで減少される。
域２０の抵抗は８Ｘ１０’Ωに留まる。しかしながら、
接触体２２に加えられる電圧を上昇することによって、
表面領域２０を充分に加熱してその比較的高い抵抗値を
減少するすることができる。上述された実施例において
、通常の操作電圧である５ボルトでは表面領域２０の８
Ｘ１０’Ωに影響を及ぼさないだろう、しかしながら、
電圧を１２ボルトまでに増大することによって、表面領
域２０の抵抗は５００Ωにまで減少される。
従って、表面領域の結晶構造を変化するのに充分な熱を
発生する電圧を高抵抗構造を横切って選択的に加えるこ
とによって、この高抵抗構造を低抵抗導電体に変換する
ことができる。この電圧印加手段は結晶欠陥をアニール
することになったりあるいは微小グレインやアモルファ
ス半導体材料を再結晶して、より大きなグレインの多結
晶半専体材料を形成することになる。
発生する電圧を高抵抗構造を横切って選択的に加えるこ
とによって、この高抵抗構造を低抵抗導電体に変換する
ことができる。この電圧印加手段は結晶欠陥をアニール
することになったりあるいは微小グレインやアモルファ
ス半導体材料を再結晶して、より大きなグレインの多結
晶半専体材料を形成することになる。
好都合にも、本発明のＦＲＯＭの構造は、第１Ａ図から
第１Ｃ図に示される様に半導体基板内、あるいは第２Ａ
図から第２Ｃ図に示される半導体構造の断面図のおいて
示される様に半導体基板の表面上の何れにも形成するこ
とができる。第２Ａ図を参照すると、ドーパント濃度５
Ｘ１０”原子（Ｊｌｌ ” ’、抵抗率１Ω・ｃｍのシ
リコン基板上にはシリコン酸化物層２６が形成されてお
り、このシリコン酸化物層２６の上には低抵抗多結晶シ
リコン層２８が形成されており、この層２８は基板の表
面３０に接触している。多結晶シリコン層２８の表面部
分は３２に示される様に酸化することができ、フィール
ド酸化物をその上に形成することができる。
第１Ｃ図に示される様に半導体基板内、あるいは第２Ａ
図から第２Ｃ図に示される半導体構造の断面図のおいて
示される様に半導体基板の表面上の何れにも形成するこ
とができる。第２Ａ図を参照すると、ドーパント濃度５
Ｘ１０”原子（Ｊｌｌ ” ’、抵抗率１Ω・ｃｍのシ
リコン基板上にはシリコン酸化物層２６が形成されてお
り、このシリコン酸化物層２６の上には低抵抗多結晶シ
リコン層２８が形成されており、この層２８は基板の表
面３０に接触している。多結晶シリコン層２８の表面部
分は３２に示される様に酸化することができ、フィール
ド酸化物をその上に形成することができる。
第２Ｂ図に示されるように、イオンが次に多結晶シリコ
ン２８内の表面領域３６中に注入され、これによって結
晶構造が破壊され、抵抗が増大される。最後に、第２Ｃ
図に示される様に、金属接触体３８がシリコン酸化物Ｊ
Ｗ３４の表面上に形成され、表面３０と下層の表面領域
３６とに接触される。上述と同様にして、図示するよう
に接触体３８と基板２４との間に電位差を形成すること
によって表面領域３６を横切って電圧を印加することが
できる。表面領域３６を横切る操作電圧を制限すれば、
この電圧は表面領域３６の高抵抗に影響しない、しかし
ながら、電圧が充分に増大すると、表面層３６は構造を
再結晶するのに充分に加熱され、従って接続構造の抵抗
が減少する。反対に、加熱が制限されるとドーパントは
活性化されるが、再結晶化は生じない。
ン２８内の表面領域３６中に注入され、これによって結
晶構造が破壊され、抵抗が増大される。最後に、第２Ｃ
図に示される様に、金属接触体３８がシリコン酸化物Ｊ
Ｗ３４の表面上に形成され、表面３０と下層の表面領域
３６とに接触される。上述と同様にして、図示するよう
に接触体３８と基板２４との間に電位差を形成すること
によって表面領域３６を横切って電圧を印加することが
できる。表面領域３６を横切る操作電圧を制限すれば、
この電圧は表面領域３６の高抵抗に影響しない、しかし
ながら、電圧が充分に増大すると、表面層３６は構造を
再結晶するのに充分に加熱され、従って接続構造の抵抗
が減少する。反対に、加熱が制限されるとドーパントは
活性化されるが、再結晶化は生じない。
第３Ａ図と第３Ｂ図は第２Ｃ図と同様な実施例を示す断
面である。第３Ａ図において、低抵抗シリコン基板２５
の表面の大部分はシリコン酸化物層２７によって覆われ
ている。多結晶シリコン材料２９が層２９の開口を通し
て基板２５と接触して形成されている。材料２９の全露
出表面領域３１は、上述と同様に、イオン注入によって
高抵抗材料に変換されている。この後、第３Ｂ図に示さ
れる様に、金属層３３が高抵抗領域３１に接触して第３
Ａ図の構造の上に形成される。
面である。第３Ａ図において、低抵抗シリコン基板２５
の表面の大部分はシリコン酸化物層２７によって覆われ
ている。多結晶シリコン材料２９が層２９の開口を通し
て基板２５と接触して形成されている。材料２９の全露
出表面領域３１は、上述と同様に、イオン注入によって
高抵抗材料に変換されている。この後、第３Ｂ図に示さ
れる様に、金属層３３が高抵抗領域３１に接触して第３
Ａ図の構造の上に形成される。
第４Ａ図と第４Ｂ図はそれぞれ半導体構造とその概略回
路図の断面図であり、プログラム可能抵抗５４はＭＯＳ
フィールド効果トランジスタ５６のドレインに接続され
ている。抵抗５４は、第２Ａ図から第２Ｃ図に示された
接続装置と同様な構造を有しており、Ｎ十領域５８を通
してトランジスタ５６のドレインに接続されている。こ
の抵抗の多結晶シリコン材料６０は、トランジスタの多
結晶ゲート６４を形成する工程中に基板６２上に形成さ
れる。その後、領域６８を形成するイオン注入は一つの
マスク工程（イオン注入用窓を開けるための）のみが追
加されることを要求する。この後注入工程が高抵抗領域
６８を形成する。装置製造後、抵抗を横切って充分な電
圧を与え、結晶構造を再構成することにより簡単にプロ
グラムを行うことができる。
路図の断面図であり、プログラム可能抵抗５４はＭＯＳ
フィールド効果トランジスタ５６のドレインに接続され
ている。抵抗５４は、第２Ａ図から第２Ｃ図に示された
接続装置と同様な構造を有しており、Ｎ十領域５８を通
してトランジスタ５６のドレインに接続されている。こ
の抵抗の多結晶シリコン材料６０は、トランジスタの多
結晶ゲート６４を形成する工程中に基板６２上に形成さ
れる。その後、領域６８を形成するイオン注入は一つの
マスク工程（イオン注入用窓を開けるための）のみが追
加されることを要求する。この後注入工程が高抵抗領域
６８を形成する。装置製造後、抵抗を横切って充分な電
圧を与え、結晶構造を再構成することにより簡単にプロ
グラムを行うことができる。
第５図は構造？１，７２．７３を有する本発明に従うＰ
ＲＯＭの概略図であり、構造？１，７２゜７３はトラン
ジスタ７４を通してプログラミング電圧Ｖ０゜ＧＵＩＩ
ＡＭ・へ、トランジスタ７５を通して操作電圧Ｖ。、□
ＡＴＥへ並列に接続されている。抵抗７１−７３はトラ
ンジスタ７６−７８を通してセンスアンプ７９の一つの
入力に接続されている。
ＲＯＭの概略図であり、構造？１，７２゜７３はトラン
ジスタ７４を通してプログラミング電圧Ｖ０゜ＧＵＩＩ
ＡＭ・へ、トランジスタ７５を通して操作電圧Ｖ。、□
ＡＴＥへ並列に接続されている。抵抗７１−７３はトラ
ンジスタ７６−７８を通してセンスアンプ７９の一つの
入力に接続されている。
このアンプの入力はまたＹアドレストランジスタ８０お
よび負荷トランジスタ８１を通して回路のグラウンドに
接続されている。従って、選択的に抵抗７１−７３をプ
ログラムすることによって、トランジスタの人力ＸＩ、
Ｘ２．Ｘ３のいずれかあるいは全ての入力は、各Ｘおよ
びＹラインがアドレス指定される際にアンプ７９からあ
る一つの出力を形成する。構造７１−７３をプログラム
するために、プログラミングトランジスタ７４がオンに
されて、ＶＦＲｏ。□。電圧が全ての接続構造７１−７
３に与えられる。次に、トランジスタ７１−７３および
トランジスタ８０を選択的のオンにすることによって、
プログラミング電圧が選択された構造の高抵抗を低抵抗
に変換する。
よび負荷トランジスタ８１を通して回路のグラウンドに
接続されている。従って、選択的に抵抗７１−７３をプ
ログラムすることによって、トランジスタの人力ＸＩ、
Ｘ２．Ｘ３のいずれかあるいは全ての入力は、各Ｘおよ
びＹラインがアドレス指定される際にアンプ７９からあ
る一つの出力を形成する。構造７１−７３をプログラム
するために、プログラミングトランジスタ７４がオンに
されて、ＶＦＲｏ。□。電圧が全ての接続構造７１−７
３に与えられる。次に、トランジスタ７１−７３および
トランジスタ８０を選択的のオンにすることによって、
プログラミング電圧が選択された構造の高抵抗を低抵抗
に変換する。
好都合にも、本発明のＦＲＯＭのプログラム可能抵抗の
構造だと、プログラミングに先立って試験することがで
き、ＦＲＯＭ装置が使用可能であることを確かめられる
。使用可能な抵抗の構造は、プログラム前だと異なった
電圧に対して特定の範囲内の抵抗値を有する。いずれか
の構造が所定の抵抗値を持ちえない場合は、その装置を
廃棄することができる。
構造だと、プログラミングに先立って試験することがで
き、ＦＲＯＭ装置が使用可能であることを確かめられる
。使用可能な抵抗の構造は、プログラム前だと異なった
電圧に対して特定の範囲内の抵抗値を有する。いずれか
の構造が所定の抵抗値を持ちえない場合は、その装置を
廃棄することができる。
上述された実施例は本発明およびその応用を説明するも
のである。本発明は特定の実施例を参照して説明された
が、発明の詳細な説明の欄の記述は本発明の説明であり
、本発明であるとは解釈されるべきではない。種々の改
良および応用が、特許請求の範囲によって決められた本
発明の真の精神および範囲から離れることなくして当業
者によって達成され得る。
のである。本発明は特定の実施例を参照して説明された
が、発明の詳細な説明の欄の記述は本発明の説明であり
、本発明であるとは解釈されるべきではない。種々の改
良および応用が、特許請求の範囲によって決められた本
発明の真の精神および範囲から離れることなくして当業
者によって達成され得る。
第１Ａ図から第１Ｃ図は本発明を実施するのに有用な接
触構造の製造を説明する半導体構造の一部断面図、 第２Ａ図から第２Ｃ図は本発明を実施するのに有用な接
触構造の製造を説明する半導体構造の一部断面図、 第３Ａ図および第３Ａ図は接触構造の他の実施例を説明
する断面図、 第４Ａ図から第４Ｃ図はそれぞれ本発明に従う回路構造
の断面図およびその回路図、 第５図は本発明に従うＦＲＯＭの回路図。 １０．２５．２４．６２・・・・・・半導体基板１２．
１４．２６．３４．２７ ・・・・・・シリコン酸化物層。 １６・・・・・・窓、１８・・・・・・表面部分。 ２０．３６，３１．６８・・・・・・表面領域２２．３
３．３８・・・・・・金属接触体２８．２９．６０・・
・・・・多結晶シリコン層５４．７１〜７３・・・・・
・プログラム可能抵抗。 ５６．７１〜？５，８０．８１・・・・・・トランジス
タ。 Ｌ Ｌ 匡ｔＤ
ｗΦ Ｃ％Ｊ
Ｎ手続補正書（方式
） 特許庁長官 黒 １）明 雄 殿 ■、事件の表示 昭和６０年特許願第２３３１４４
号３、補正をする者 事件との関係 出願人 氏名 レヴイ ガーズバーグ ４、代理人 ５、補正命令の日付 昭和６２年２月２４日「第３Ａ
図ふよび第３Ｂ図は接触構造の他の実施」（２）同第１
５頁１５行を以下の通り訂正する。
触構造の製造を説明する半導体構造の一部断面図、 第２Ａ図から第２Ｃ図は本発明を実施するのに有用な接
触構造の製造を説明する半導体構造の一部断面図、 第３Ａ図および第３Ａ図は接触構造の他の実施例を説明
する断面図、 第４Ａ図から第４Ｃ図はそれぞれ本発明に従う回路構造
の断面図およびその回路図、 第５図は本発明に従うＦＲＯＭの回路図。 １０．２５．２４．６２・・・・・・半導体基板１２．
１４．２６．３４．２７ ・・・・・・シリコン酸化物層。 １６・・・・・・窓、１８・・・・・・表面部分。 ２０．３６，３１．６８・・・・・・表面領域２２．３
３．３８・・・・・・金属接触体２８．２９．６０・・
・・・・多結晶シリコン層５４．７１〜７３・・・・・
・プログラム可能抵抗。 ５６．７１〜？５，８０．８１・・・・・・トランジス
タ。 Ｌ Ｌ 匡ｔＤ
ｗΦ Ｃ％Ｊ
Ｎ手続補正書（方式
） 特許庁長官 黒 １）明 雄 殿 ■、事件の表示 昭和６０年特許願第２３３１４４
号３、補正をする者 事件との関係 出願人 氏名 レヴイ ガーズバーグ ４、代理人 ５、補正命令の日付 昭和６２年２月２４日「第３Ａ
図ふよび第３Ｂ図は接触構造の他の実施」（２）同第１
５頁１５行を以下の通り訂正する。
Claims (6)
- （１）プログラム可能なリードオンリメモリ装置であり
、この装置が、 メモリセルを形成する複数の能動素子および受動素子、 前記複数の能動素子および受動素子を接続する複数の電
圧プログラム可能な抵抗構造であり、前記電圧プログラ
ム可能な抵抗構造の各々がドープされた半導体材料の本
体から構成されており、この半導体材料の本体のバルク
が第１の電気伝導度によって特徴づけられており、前記
本体が前記第１の電気伝導度よりも低い第２の電気伝導
度によって特徴づけられる材料構造を有している抵抗構
造、 前記接触表面接続している電気的接触手段、前記電気的
接触手段に接続されて前記表面領域の電気特性に影響を
与えない操作電圧を前記電圧プログラム可能な抵抗構造
へ与え、また前記操作電圧よりも強度が大きく前記第２
の電気伝導度の大きさを前記第１の電気伝導度に近づけ
るプログラミング電圧を与えるための可変電圧手段、お
よび 前記メモリ装置にアクセスして読み出すアドレス手段か
らなることを特徴とするプログラム可能なリードオンリ
メモリ装置。 - （２）前記表面領域の前記材料構造が結晶格子破壊を含
んでいる特許請求の範囲第（１）項記載のプログラム可
能なリードオンリメモリ装置。 - （３）前記表面領域の前記材料構造が微小結晶グレイン
半導体材料を含んでいる特許請求の範囲第（１）項記載
のプログラム可能なリードオンリメモリ装置。 - （４）前記装置が半導体基板からなり、前記プログラム
可能な抵抗構造が前記基板内に形成されている特許請求
の範囲第（１）項記載のプログラム可能なリードオンリ
メモリ装置。 - （５）前記装置が半導体基板からなり、前記複数の電圧
プログラム可能な抵抗構造の少なくともいくつかが前記
基板の表面に形成されている特許請求の範囲第（１）項
記載のプログラム可能なリードオンリメモリ装置。 - （６）前記表面領域の前記材料構造が非晶質半導体を含
んでいる特許請求の範囲第（１）項記載のプログラム可
能なリードオンリメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233144A JPS62188260A (ja) | 1985-10-18 | 1985-10-18 | 電気的にプログラム可能なリ−ドオンリメモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60233144A JPS62188260A (ja) | 1985-10-18 | 1985-10-18 | 電気的にプログラム可能なリ−ドオンリメモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62188260A true JPS62188260A (ja) | 1987-08-17 |
Family
ID=16950410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60233144A Pending JPS62188260A (ja) | 1985-10-18 | 1985-10-18 | 電気的にプログラム可能なリ−ドオンリメモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188260A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0682370A1 (en) | 1994-05-13 | 1995-11-15 | Canon Kabushiki Kaisha | Storage device |
| US5942779A (en) * | 1995-02-14 | 1999-08-24 | Canon Kabushiki Kaisha | Reduced-cost, flash memory element and memory apparatus |
-
1985
- 1985-10-18 JP JP60233144A patent/JPS62188260A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0682370A1 (en) | 1994-05-13 | 1995-11-15 | Canon Kabushiki Kaisha | Storage device |
| US5942779A (en) * | 1995-02-14 | 1999-08-24 | Canon Kabushiki Kaisha | Reduced-cost, flash memory element and memory apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4590589A (en) | Electrically programmable read only memory | |
| US4943538A (en) | Programmable low impedance anti-fuse element | |
| US4823181A (en) | Programmable low impedance anti-fuse element | |
| US5134457A (en) | Programmable low-impedance anti-fuse element | |
| EP0323078B1 (en) | Electrically-programmable low-impedance anti-fuse element | |
| US5070383A (en) | Programmable memory matrix employing voltage-variable resistors | |
| US5266829A (en) | Electrically-programmable low-impedance anti-fuse element | |
| US4651409A (en) | Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor | |
| US4080718A (en) | Method of modifying electrical characteristics of MOS devices using ion implantation | |
| US5095362A (en) | Method for reducing resistance for programmed antifuse | |
| US4233671A (en) | Read only memory and integrated circuit and method of programming by laser means | |
| US6671205B2 (en) | Low voltage non-volatile memory cell | |
| JPS59168665A (ja) | 半導体メモリ装置およびその製造方法 | |
| EP0167249B1 (en) | Method of making a polysilicon resistor with low thermal activation energy | |
| US4679170A (en) | Resistor with low thermal activation energy | |
| JPH01130552A (ja) | 高抵抗素子 | |
| US4673969A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| US5602408A (en) | Semiconductor device having polycrystalline silicon load devices | |
| JPS62188260A (ja) | 電気的にプログラム可能なリ−ドオンリメモリ | |
| US7026217B1 (en) | Method of forming an antifuse on a semiconductor substrate using wet oxidation of a nitrided substrate | |
| EP0365690B1 (en) | Semiconductor device and semiconductor memory device | |
| JPS62188243A (ja) | 電気回路要素を選択的に接続するための方法および構造 | |
| US4633572A (en) | Programming power paths in an IC by combined depletion and enhancement implants | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6964906B2 (en) | Programmable element with selectively conductive dopant and method for programming same |