JPS62181669A - Complex power unit - Google Patents

Complex power unit

Info

Publication number
JPS62181669A
JPS62181669A JP2173786A JP2173786A JPS62181669A JP S62181669 A JPS62181669 A JP S62181669A JP 2173786 A JP2173786 A JP 2173786A JP 2173786 A JP2173786 A JP 2173786A JP S62181669 A JPS62181669 A JP S62181669A
Authority
JP
Japan
Prior art keywords
contents
register
accumulator
data
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2173786A
Other languages
Japanese (ja)
Inventor
Toshiro Bando
坂東 俊郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2173786A priority Critical patent/JPS62181669A/en
Publication of JPS62181669A publication Critical patent/JPS62181669A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To simplify a complex power unit having a large number of systems by controlling a large number of power systems by one controller. CONSTITUTION:The primary sides of transformers mounted to conversion circuits 251-256 are given AC electrical energy in each conversion circuit 251-256, thus outputting voltage or currents at levels corresponding to the electrical energy and the characteristics of the transformers. Electrical energy on the primary sides of these transformers is controlled by signals applied to gates G1-G6. The levels of output voltage from respective conversion circuit 251-256 alter in response to the pulse width of the output voltage. Pulse width is determined in response to timer values previously set to each channel in timers IC2, IC3 by a microcomputer IC1, and pulse periods are decided by trigger pulses CO0 at predetermined periods outputted to a port PC6 by the microcomputer IC1.

Description

【発明の詳細な説明】 [発明の分野] 本発明は、電圧又は上流値の異なる複数系統の電力を必
要とする負荷に電力を供給する複合電源装置に関し、特
にデジタル制御を行なう装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a composite power supply device that supplies power to a load that requires power from multiple systems with different voltages or upstream values, and particularly to a device that performs digital control.

[従来の技術] 例えば静電記録を行なう複写機においては、その記録プ
ロセスのために、複数系統の高圧電力を必要とする。そ
して、複写機等で高品位の記録を行なうためには、この
種の高圧電力の電圧又は電流値を高精度で設定しかつそ
れを安定に維持しなければならない。そこで、従来より
この種の電力を供給する電源装置では、鋸歯状波発生器
、基準電圧発生器、アナログ電圧比較器等で構成したパ
ルス幅変調回路、の出力端にパルストランス等を接続し
てDC−DCコンバータ回路を構成し、これを各系統毎
にそれぞれ備えている。このため。
[Prior Art] For example, a copying machine that performs electrostatic recording requires multiple systems of high-voltage power for the recording process. In order to perform high-quality recording with a copying machine or the like, the voltage or current value of this type of high-voltage power must be set with high precision and maintained stably. Therefore, in conventional power supplies that supply this type of power, a pulse transformer or the like is connected to the output end of a pulse width modulation circuit consisting of a sawtooth wave generator, a reference voltage generator, an analog voltage comparator, etc. A DC-DC converter circuit is constructed, and each system is provided with one. For this reason.

供給する電源系統が増えれば増える程回路構成が複雑に
なるという不都合があり、しかも外部からのノイズや周
囲温度の影響を受は易く難しい調整作業を必要とし、ま
た出力電圧(又は電流)が不安定になる恐九があった。
As the number of power supply systems increases, the circuit configuration becomes more complicated, and it is more susceptible to external noise and ambient temperature, requiring difficult adjustment work, and the output voltage (or current) may become unstable. There was a fear that it would become stable.

そこで、本発明者は5時分割処理を行なうことにより、
1つのマイクロコンピュータで複数系統の高圧電源回路
の電圧・電流のパルス幅制御を可能ニジた複合型FA装
置n (特願昭59 8163 号)を提案した。これ
によれば、複合電源’!lUmの回路構成が簡単になり
、部品点数が従来の約半分以下になる。
Therefore, by performing 5 time division processing, the present inventor
We proposed a composite FA device n (Japanese Patent Application No. 8163/1982) that enables voltage and current pulse width control of multiple systems of high-voltage power supply circuits with a single microcomputer. According to this, 'composite power supply'! The circuit configuration of lUm is simplified, and the number of parts is reduced to about half of the conventional one.

ところで、DC−DCコンバータにおいては、その大き
さを小さくするためには、パルストランスでの損失が小
さくなるように、パルス幅変調回路のパルス周波数を高
く(例えば10 K Hz以上)する必要がある。しか
し、パルスの周波数が高くなると、そのパルスを生成す
るマイクロコンピュータ等に許される処理の時間が非常
に短くなり。
By the way, in order to reduce the size of the DC-DC converter, it is necessary to increase the pulse frequency of the pulse width modulation circuit (for example, 10 KHz or more) so that the loss in the pulse transformer is reduced. . However, as the frequency of the pulse increases, the processing time allowed by the microcomputer or the like that generates the pulse becomes extremely short.

複数系統の電源を1つのマイクロコンピュータで制御す
るのは麺しくなる。前記特許出vX(複合電源装rX1
:特願昭59 8163号)では、4種類の系統の電源
を1つのマイクロコンピュータで制御しているが、系統
数がそれ以上になると、時間的に制御が間に合おなくな
る可能性が高い。パルス幅制御のパルス幅を決定する時
間:11数値の基l<aになる単位時間を大きく設定す
れば、1つのパルスを発生するのに要する処理量が減る
ので、処理時間は短縮できる。しかしそのようにすると
、パルス幅の調整が粗くなり高精度の電圧(又は電流)
制御ができない。従って、装置の小型化のためにパルス
の繰り返し周波数を更に高く (例えば20Kllz程
度)することはマイクロコンピュータの処理能力を考え
ると薙しい。
Controlling multiple power supplies with a single microcomputer becomes cumbersome. Said patent vX (composite power supply system rX1
(Japanese Patent Application No. 8163), the power supplies of four types of systems are controlled by one microcomputer, but if the number of systems becomes more than that, there is a high possibility that the control will not be able to be done in time. . Time for determining the pulse width of pulse width control: 11 By setting a large unit time so that l<a, the processing amount required to generate one pulse is reduced, and the processing time can be shortened. However, if you do so, the pulse width adjustment will be rough and the precision voltage (or current) will not be adjusted properly.
I can't control it. Therefore, considering the processing power of the microcomputer, it is unreasonable to increase the pulse repetition frequency even higher (for example, about 20 Kllz) in order to miniaturize the device.

[目的] 本発明は、1つの制御装置で多数の電源系統の制御を行
なうことにより、特に系統数の多い複合@g’jAmの
構成を筒単にし、しかも、制御の精度を落すことなくパ
ルス幅制御の周波数を高くして複合電源装置を小型化及
び/又は高効率化することを第1の目的とし、1M境の
変化が各種装置に与える影響をなくすることを第2の目
的とする。
[Objective] The present invention simplifies the configuration of a complex @g'jAm, which has a large number of power systems, by controlling a large number of power supply systems with one control device. The first purpose is to make the composite power supply smaller and/or more efficient by increasing the frequency of width control, and the second purpose is to eliminate the influence of changes in the 1M boundary on various devices. .

「構成〕 上記目的を達成するため、本発明においては、互いに周
期の異なる第1のクロック(i号及び第2のクロック信
号を発生するとともに、電源の各系統毎にハードウェア
タイマを備えて、該タイマで第1のクロック信号に同期
して第2のクロック信号を計数する。そして、電源出力
の信号レベルと目標出力レベルとに応じた値を前記タイ
マに設定し、該タイマでパルス幅変調された信号を出力
し。
"Configuration" In order to achieve the above object, the present invention generates a first clock (i and a second clock signal) having different periods from each other, and also includes a hardware timer for each power supply system. The timer counts the second clock signal in synchronization with the first clock signal.Then, a value corresponding to the power supply output signal level and the target output level is set in the timer, and the timer performs pulse width modulation. output the signal.

該信号でトランスの一次側の電力をスイッチング制御す
る。
The signal controls the switching of the power on the primary side of the transformer.

ハードウェアタイマは、周期の短いパルスを計数でき、
予め設定する値に応じた数のパルスを計数して所定の信
号を出力するので、その設定値を制御すべきパルス幅に
応じた値にすれば、該タイマが出力する信号で、トラン
スの一次側のスイッチング制御を行なうことができる。
Hardware timers can count short-period pulses,
Since the timer counts the number of pulses according to the preset value and outputs a predetermined signal, if the set value is set to a value corresponding to the pulse width to be controlled, the signal output by the timer can be used to control the primary of the transformer. side switching control can be performed.

つまり、制御装置にマイクロコンピュータを用いる場合
、該マイクロコンピュータは、パルス信号を生成する処
理を直接行なう必要がなくなり、その分、系統数が多く
なってもそれらの制御を1つのマイクロコンピュータで
処理可能になる。
In other words, when a microcomputer is used as a control device, the microcomputer does not need to directly perform processing to generate pulse signals, and even if the number of systems increases, a single microcomputer can handle the control. become.

ところで、例えば複写機のプロセスにおいては現像動作
が温度の影響を受は易く、分離動作が湿度の影響を受は
易い。そこで、本発明の好ましい実施例においては、温
度検出手段と湿度検出手段を備えて、それらの検出結果
に応じて、少なくとも1つの系統のタイマの設定値を補
正する。このように構成した複合?I!源装置を複写機
に備えることにより、環境の変化が複写機の動作に与え
る影響を小さくでき、従って前記第2の目的が達成され
る。
By the way, in the process of a copying machine, for example, the developing operation is easily affected by temperature, and the separating operation is easily affected by humidity. Therefore, in a preferred embodiment of the present invention, temperature detection means and humidity detection means are provided, and the set value of the timer of at least one system is corrected according to the detection results thereof. Composite configured like this? I! By providing the source device in the copying machine, the influence of changes in the environment on the operation of the copying machine can be reduced, thereby achieving the second objective.

[実施例] 以下、図面を参照して本発明の一実施例を説明する。[Example] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第2a図に1本発明を実施する一形式の複写機の構成概
略を示す。
FIG. 2a shows a schematic configuration of one type of copying machine embodying the present invention.

第2a図を参照して装置の概略構成を説明する。The schematic structure of the apparatus will be explained with reference to FIG. 2a.

21がS稿を乗せるコンタクトガラスである。コンタク
トガラス21の下方には光学走査系22が備わっており
、原稿からの反射光による像がこの光学走査系22を介
して感光体ドラムl上に結像される。感光体ドラムlは
第1a図では時計方向に回転する。
21 is the contact glass on which the S draft is placed. An optical scanning system 22 is provided below the contact glass 21, and an image of light reflected from the original is formed on the photosensitive drum l via the optical scanning system 22. The photoreceptor drum l rotates clockwise in FIG. 1a.

一方、給紙系は2段になっており、給紙カセット24.
25のいずれか選択されたものから給紙コロ26又は2
7により記録紙の給紙が行なわれる。
On the other hand, the paper feed system has two stages, with paper feed cassettes 24 and 24.
25, the paper feed roller 26 or 2 is selected.
7, the recording paper is fed.

、10紙された紙は、レジストローラ28と先端折り曲
げローラ29の間を通って感光体ドラムlに導びかれる
, 10 sheets pass between a registration roller 28 and a tip folding roller 29 and are led to the photosensitive drum l.

感光体ドラム1の近傍を第1図に拡大して示す。The vicinity of the photoreceptor drum 1 is shown enlarged in FIG.

第1図をも参照すると、感光体ドラムlの周囲には、メ
インチャージャ2.イレーザ31.b32、転写前除電
ランプ6、転写チャージャ4゜分離チャージャ52分離
爪36.クリーニング前チャージャ7、ファーブラシ3
7.除電ランプ8゜湿度センサlO等々が配置されてい
る。感光体ドラムlの内部に、その温度を検出するサー
ミスタ9が配置されている。感光体ドラムの支持軸1a
は、感光体ドラムに流れる電流を検出するために。
Referring also to FIG. 1, a main charger 2. Eraser 31. b32, pre-transfer static elimination lamp 6, transfer charger 4° separation charger 52 separation claw 36. Before cleaning charger 7, fur brush 3
7. A static elimination lamp 8°, a humidity sensor 1O, etc. are arranged. A thermistor 9 is arranged inside the photoreceptor drum l to detect its temperature. Support shaft 1a of photoreceptor drum
is to detect the current flowing to the photoreceptor drum.

抵抗器Rsを介して接地されている。It is grounded via a resistor Rs.

メインチャージャ2は、金S製のチャージワイヤ2a及
びそれを囲み支持する金EL製のケーシング2bを備え
ている。ケーシング2bは接地され、チャージワイヤ2
aには高圧電源ユニット200の出力端子Mが接続され
ている。現像器32に備わった金属製の現像スリーブ3
には、高圧電源ユニット200の出力端子Bが接続され
ている。転写前除電ランプ6は、高圧?Il源ユニット
200の出力端子PTLに接続されている。転写チャー
ジャ4、分離チャージャ5及びクリーニング前チャージ
ャ7の各チャージワイヤは、それぞれ、高圧電源ユニッ
l−200の出力端子T、D及びCに接続されている。
The main charger 2 includes a charge wire 2a made of gold S and a casing 2b made of gold EL that surrounds and supports the charge wire 2a. The casing 2b is grounded and the charge wire 2
The output terminal M of the high voltage power supply unit 200 is connected to a. Metal developing sleeve 3 provided in the developing device 32
The output terminal B of the high-voltage power supply unit 200 is connected to. Is the pre-transfer static elimination lamp 6 high voltage? It is connected to the output terminal PTL of the Il source unit 200. The charge wires of the transfer charger 4, separation charger 5, and pre-cleaning charger 7 are connected to output terminals T, D, and C of the high-voltage power supply unit 1-200, respectively.

除電ランプ8は、高圧電源ユニツ1−200の出力端子
QLに接続されている。サーミスタ9.湿度センサ10
及び抵抗器Rsは、それぞれ、高圧電源ユニツI−20
0の端子BT、DI−T及びDRに接続されている。
The static elimination lamp 8 is connected to the output terminal QL of the high voltage power supply unit 1-200. Thermistor9. Humidity sensor 10
and resistor Rs are each high voltage power supply unit I-20.
0 terminals BT, DI-T and DR.

概略のコピープロセスを説明する。感光体ドラム1は、
帯電チャージャ2の付勢によって表面が一様に高電位に
帯准し、原稿からの反射光の照射を受けると、その光強
度に応じて表面電位が変化し。
Explain the general copy process. The photosensitive drum 1 is
The surface is uniformly charged with a high potential by the energization of the charger 2, and when it is irradiated with reflected light from the original, the surface potential changes depending on the light intensity.

これにより静′PI!潜像が形成される。この静1′1
!潜像は、現像)ft32を通るとトナーにより可視化
される。給紙された記録紙は、感光体ドラム1の回転に
応じた所定のタイミングでレジストローラ28によって
送られ、トナー像が形成された感光体ドラム1の表面に
重なる。この後、転写チャージャ4の付勢によってトナ
ー像は感光体ドラム1から記録紙側に転写する。更に、
分離チャージャ5の付勢によって、トナー像が転写され
た記録紙は感光体ドラムlから分離して搬送ベルト39
に向かう。そして、記録紙はヒータを内蔵した定着ロー
ラ40を通ってトナー像を定着し、排紙ローラ41を介
してコピートレイ42に向かう。
With this, Shizu'PI! A latent image is formed. This stillness 1'1
! The latent image is visualized by toner when it passes through development (development) ft32. The fed recording paper is sent by the registration rollers 28 at a predetermined timing according to the rotation of the photoreceptor drum 1, and overlaps the surface of the photoreceptor drum 1 on which the toner image is formed. Thereafter, the toner image is transferred from the photosensitive drum 1 to the recording paper side by the urging of the transfer charger 4. Furthermore,
Due to the bias of the separation charger 5, the recording paper on which the toner image has been transferred is separated from the photoreceptor drum l and transferred to the conveyor belt 39.
Head to. Then, the recording paper passes through a fixing roller 40 having a built-in heater to fix the toner image thereon, and then passes through a paper ejection roller 41 to a copy tray 42 .

第2b図に、第2a図の複写機の操作ボード300の外
観を示す。第2)3図を参照すると、この操作ボードに
は、多数のキーKl、に2.に3゜K4 a、に4 b
、に5.に6 a、に6 b、に7゜K8.に9n、に
9b、に9c、KIO,KL l。
FIG. 2b shows the appearance of the operation board 300 of the copying machine shown in FIG. 2a. 2) Referring to FIG. 3, this operation board has a number of keys Kl, 2. 3°K4 a, 4 b
, to 5. 6 a, 6 b, 7°K8. 9n, 9b, 9c, KIO, KL l.

1(12a、   Kl  2b、  K13.  K
C,KS、  Ktt及びKIと、多数の表示器DI、
D2.D3.D4、D5.  ・・・・が備わっている
1 (12a, Kl 2b, K13. K
C, KS, Ktt and KI, and a number of indicators DI,
D2. D3. D4, D5. It is equipped with...

K1は、ソータの動作モードを指定するキーであり、ソ
ータが接続された場合、このキーの操作によって、通常
モード、ソートモード及びスタックモードのいずれかが
選択できる。K2及びK 3は、自動原稿送り装置の動
作モードを指定するキーであり、K3の操作によりAD
F (全自動)モードと5ADF (反自a)モードの
いずれかを指定できる。□またに2の操作により、通常
モード、サイズ統一モード及び自動用紙選択モードのい
ずれかを指定できる。
K1 is a key for specifying the operation mode of the sorter, and when the sorter is connected, one of normal mode, sort mode, and stack mode can be selected by operating this key. K2 and K3 are keys that specify the operation mode of the automatic document feeder.
You can specify either F (fully automatic) mode or 5ADF (anti-auto a) mode. □Also, by operating 2, you can specify either the normal mode, size uniformity mode, or automatic paper selection mode.

サイズ統一モードでは原稿と用紙(コピーシート)のサ
イズ(例えばA4,85等)に応じて自動的にコピー倍
率を設定する。自動用紙選択モードでは原稿サイズとコ
ピー倍率に応じて自動的に給紙系を選択する。
In the size uniformity mode, the copy magnification is automatically set according to the size of the original and paper (copy sheet) (for example, A4, 85, etc.). In automatic paper selection mode, the paper source is automatically selected according to the original size and copy magnification.

K4a及びに4bは、とじ代を調整するためのキーであ
る。即ち、この複写機では、原稿像の位置とコピーシー
ト上の位置との対応を、副走査方向にずらすことが可能
になっている。キーに4a及びに4bは、それぞれコピ
ーシートの表面と裏面のとじ代の設定に利用される。
K4a and K4b are keys for adjusting the binding margin. That is, in this copying machine, it is possible to shift the correspondence between the position of the original image and the position on the copy sheet in the sub-scanning direction. Keys 4a and 4b are used to set binding margins for the front and back sides of the copy sheet, respectively.

K5は、寸法指定変倍モードを指定するキーである。寸
法指定変倍モードにおいては、キーに5を押した後で(
後述するテンキーを操作して)原稿寸法を指定し、キー
に#を押し、もう1度キーに5を押した後で(テンキー
を操作して)コピーの寸法を指定し、キーに#を押す。
K5 is a key for specifying the dimension specification variable magnification mode. In dimension specification variable magnification mode, after pressing 5 on the key (
Specify the dimensions of the original (using the numeric keypad described later), press the # key, press 5 again, specify the dimensions of the copy (using the numeric keypad), and press the # key. .

このように操作すると、原稿とコピーの寸法の計算によ
り、自動的にコピー倍率が設定される。
With this operation, the copy magnification is automatically set by calculating the dimensions of the original and the copy.

K6a及びK 6 bは、ズーム変倍キーであり、に6
aを押すことにより、コピー倍率は1%単位で増大方向
に調整され、K6bを押すことによりコピー倍率は1%
単位で減小方向に調整される。但し、この例ではコピー
倍率の調整範囲は50%〜200%に限定される。
K6a and K6b are zoom magnification keys;
By pressing a, the copy magnification is adjusted in 1% increments, and by pressing K6b, the copy magnification is increased by 1%.
The unit is adjusted in the direction of decrease. However, in this example, the adjustment range of the copy magnification is limited to 50% to 200%.

K7は1両面モード指定キーであり、このキーを押す度
に両面モードと片面モードが交互に指定される。K8は
、原稿サイズ指定キーであり、このキーを押すことによ
って、A、3.A4.A5.B4、B5及びB6の規格
サイズのいずれかを順次に指定できる。指定した原稿サ
イズは、表示器D5に表示される。
K7 is a single-sided mode designation key, and each time this key is pressed, double-sided mode and single-sided mode are alternately designated. K8 is a document size specification key, and by pressing this key, A, 3. A4. A5. Any of the standard sizes B4, B5, and B6 can be specified in sequence. The specified document size is displayed on the display D5.

K9 a、に9 b及びに9cは予め規定したio種の
コピー倍率のいずれか1つを指定するキーである。この
例では、コピー倍率として+ 50.61゜71+ 8
2+ 87+ 93.Loot  115,122及び
I41 (%)が規定されている。等倍キーに9aを押
すと、どのような倍率に設定しである時でも、1回のキ
ー操作で倍率を100%に戻すことができる。拡大キー
に9bを押すと前記10種の倍率の中で、順次により大
きな倍率が選択され、縮小キーに9cを押すと前記10
種の倍率の中で、順次により小さな倍率が選択される。
K9a, K9b, and K9c are keys for specifying any one of the predefined IO copy magnifications. In this example, the copy magnification is +50.61°71+8
2+ 87+ 93. Loots 115, 122 and I41 (%) are defined. By pressing 9a on the same magnification key, no matter what magnification is set, the magnification can be returned to 100% with a single key operation. When you press 9b on the enlargement key, higher magnifications are selected sequentially from among the 10 magnifications, and when you press 9c on the reduction key, you select the 10 magnifications mentioned above.
Among the seed magnifications, successively smaller magnifications are selected.

なお、指定したコピー倍率は、いずれのモードで指定す
る場合でも、指定した内容が表示H%D5に最大3桁の
数値で表示される。
Note that, regardless of which mode the specified copy magnification is specified, the specified content is displayed in the display H%D5 as a maximum three-digit numerical value.

K 1. Oは、数値を入力するためのテンキーであり
、コピ一枚数の設定及び寸法変倍モードでの寸法設定に
利用される。設定した値は、表示器DIに最大2桁の数
値で表示される。
K1. O is a numeric keypad for inputting numerical values, and is used for setting the number of copies and for setting dimensions in the size/magnification mode. The set value is displayed on the display DI as a maximum of two digits.

Kllは、給紙系を選択する用紙キーであり、このキー
を操作することにより、中段の給紙トレイ122と下段
の給紙1−レイ123のいずれか一方が交互に選択され
る。選択した給紙系の区別と各給紙系のトレイに装填さ
れたコピーシートのサイズが、表示113D3に表示さ
れる。
Kll is a paper key for selecting a paper feed system, and by operating this key, either the middle paper feed tray 122 or the lower paper feed 1-ray 123 is selected alternately. The distinction of the selected paper feed system and the size of the copy sheet loaded in the tray of each paper feed system are displayed on display 113D3.

KI2a及びKl 2bは、コピー濃度を調整するキー
である。この例では7段階にコピー濃度が調整でき、キ
ーに12aを押すことにより濃い方向に1ステツプづつ
濃度が調整され、キーK 12 bを押すことにより薄
い方向に1ステツプづつ濃度が調整される。設定したコ
ピー濃度は、表示器D2に表示される。
KI2a and Kl 2b are keys for adjusting copy density. In this example, the copy density can be adjusted in seven steps; by pressing the key 12a, the density is adjusted one step at a time in the darker direction, and by pressing the key K12b, the density is adjusted one step at a time in the lighter direction. The set copy density is displayed on the display D2.

K13は予熱キー、KCはテンキー■く10で入力した
数値のクリア及びコピー動作開始後の動作停止を指示す
るクリア及ストップキー、K Sはコピー動作開始を指
示するプリントスタートキー、 r<■は割込キーであ
る。
K13 is a preheating key, KC is a clear and stop key that instructs to clear the numerical value entered with the numeric keypad 10 and to stop the operation after the copy operation has started, KS is the print start key that instructs the start of the copy operation, and r<■ is the This is an interrupt key.

但し、上記説明は通常モードでの動作である。即ち、第
2a図に示すモードスイッチSWt!−操作することに
より、パラメータ設定モードを選択することができ、該
モードを指定した場合5次のようになる。
However, the above explanation is for the operation in normal mode. That is, the mode switch SWt! shown in FIG. 2a! - By operating the parameter setting mode, the parameter setting mode can be selected, and when this mode is specified, the following will occur.

テンキーKIOは、メインチャージャ2−感光体トラム
1間の電流、・訟写チャージャ4−感光体ドラム1間の
電流2分離チャージャ5  (6光体ドラム1間の電流
、クリーニング前チャージャ7−感光体ドラム間の電流
、及び現像バイアス電圧のいずれを確認又は設定するか
を指示するのに利用される。コピー倍率用表示器D4に
は、テンキーに10によって選択した系の電流(感光体
ドラムをJシ1シる電流)又は電圧(Tjl像バイアス
電圧)が表示される。ズームアツプキーKt3aは5テ
ンキーKIOによって選択した系の制御目標値を増大方
向に更新するのに利用され、ズームダウンキーに6bは
、その系の制御目標値を減小方向に更新するのに利用さ
、れる。
The numeric keypad KIO indicates the current between the main charger 2 and the photoconductor tram 1, the current between the copying charger 4 and the photoconductor drum 1, the current between the separate charger 5 (6), the current between the photoconductor drum 1, and the current between the charger 7 and the photoconductor before cleaning. It is used to instruct whether to check or set the current between the drums or the developing bias voltage.The copy magnification display D4 shows the current of the system selected by pressing 10 on the numeric keypad (when the photoreceptor drum is The zoom up key Kt3a is used to update the control target value of the system selected by the 5 numeric keypad KIO in the direction of increase. 6b is used to update the control target value of the system in a decreasing direction.

第3図に、高圧電源ユニツI−200の電気回路の構成
を示す。第3図を参照する。205は、交流−直流変換
器であり、商用交流電源から所定の直流電力(電圧Vp
p)を生成する。210は安定化回路であり、電圧VP
Pを安定化された電圧Vccに変換する。ICI、IC
2及びIC3は集積回路である。具体的には、ICIは
日本電気(株)製シングルチップマイクロコンピュータ
7811 Gであり、図示しないが、内部に発振@M、
シリアルI10回路回路2制込制御、タイマ、イベント
カウンタ、8人力のA/D (アナログ/デジタル)変
換器、ROM、RAM、パラレルI10回路等々を&〃
えている。
FIG. 3 shows the configuration of the electric circuit of the high voltage power supply unit I-200. See Figure 3. 205 is an AC-DC converter, which converts a predetermined DC power (voltage Vp
p). 210 is a stabilizing circuit, and the voltage VP
Convert P to a regulated voltage Vcc. ICI, I.C.
2 and IC3 are integrated circuits. Specifically, the ICI is a single-chip microcomputer 7811G manufactured by NEC Corporation, and although not shown, it has internal oscillation@M,
Serial I10 circuit circuit 2 control, timer, event counter, 8-person A/D (analog/digital) converter, ROM, RAM, parallel I10 circuit, etc.
It is growing.

IC2及びIC3は、プログラマブルタイマ8253で
ある。集積回路rC2及びIC3は、それぞれ内部に3
つのタイマを備えている。
IC2 and IC3 are programmable timers 8253. The integrated circuits rC2 and IC3 each have 3 internal circuits.
It has two timers.

この高圧電源ユニット200には、6系統の変換回路2
51..252,253,254.’255及び256
が備わっている。各変換回路251〜256はトランス
を何えており、該トランスの二次側には一次側よりも高
い電圧が発生する。変換回路251〜255には、トラ
ンスの二次側の交流を直流に変換するダイオードが備わ
っている。また、変換回路251〜256には、各々の
出力レベルを検出するための可変抵抗器VRI、VR2
゜VR3,VR4,VR5及びVR6がそれぞれ備わっ
ている。
This high voltage power supply unit 200 includes six conversion circuits 2
51. .. 252, 253, 254. '255 and 256
It has. Each of the conversion circuits 251 to 256 includes a transformer, and a higher voltage is generated on the secondary side of the transformer than on the primary side. The conversion circuits 251 to 255 are equipped with diodes that convert alternating current on the secondary side of the transformer to direct current. The conversion circuits 251 to 256 also include variable resistors VRI and VR2 for detecting the respective output levels.
゜VR3, VR4, VR5 and VR6 are provided respectively.

変換回路251〜256の各トランスの一次側に、それ
ぞれ、ドライバ回路241,242,243゜244.
245及び246の出力端子が接続されている。ドライ
バ回路241〜246の入力端子には、それぞれ、ゲー
トGl、G2.G3.G4゜G5及びG6の出力端子が
接続されている。各ゲー1へGl、G2.G3.G4.
G5及びG6の一方の入力端子は、それぞれ、マイクロ
コンピュータTCIの出力ポートPAO,PAI、PA
2゜PA3.PA4及びPA5に接続されている。また
、各ゲートGl、G2及びG3の他方の入力端子は、そ
れぞれ、タイマIC2のチャンネル0゜1及び2の出力
端子(OUT)に接続され、各ゲートQ4.G5及びG
6の他方の入力端子は、それぞれ、タイマIC3のチャ
ンネル0.1及び2の出力端子に接続されている。
Driver circuits 241, 242, 243, 244.
The output terminals of 245 and 246 are connected. The input terminals of the driver circuits 241 to 246 have gates Gl, G2 . G3. G4° The output terminals of G5 and G6 are connected. Gl to each game 1, G2. G3. G4.
One input terminal of G5 and G6 is output port PAO, PAI, PA of microcomputer TCI, respectively.
2°PA3. Connected to PA4 and PA5. Further, the other input terminal of each gate Gl, G2 and G3 is connected to the output terminal (OUT) of channels 0°1 and 2 of timer IC2, respectively, and the other input terminal of each gate Q4. G5 and G
The other input terminals of timer IC 6 are connected to the output terminals of channels 0.1 and 2 of timer IC 3, respectively.

タイマIC2及びIC3の全てのクロック入力端子(C
LK)は、マイクロコンピュータICIの出力ポートP
C4に共通に接続されている。また。
All clock input terminals (C
LK) is the output port P of the microcomputer ICI.
Commonly connected to C4. Also.

タイマIC2及びIC3の3つの全てのゲート信号入力
端子(GATE)は、マイクロコンピュータIC1の出
力ポートPCGに共通に接続されている。
All three gate signal input terminals (GATE) of timers IC2 and IC3 are commonly connected to the output port PCG of microcomputer IC1.

この例では、出力ポートPC4には0.3μ!eeの周
期のパルス信号(TO)が現われ、出力ポートPC6に
は、48μSeC周期のパルス信号(COO)が呪われ
る(第5a図参照)。
In this example, output port PC4 has 0.3μ! A pulse signal (TO) with a period of ee appears, and a pulse signal (COO) with a period of 48 μSeC is cursed at the output port PC6 (see FIG. 5a).

各変換回路251〜256の出力端子M、T、D。Output terminals M, T, D of each conversion circuit 251-256.

C,B、PTL及びQLは、それぞれ、前記のようにメ
インチャージャ2.転写チャージャ42分離チャージャ
5.クリーニング前チャージャ7゜現像スリーブ3.転
写前除電ランプ6、除電ランプ8に接続されでいる。変
換回路256は、転写前除電ランプ6と除電ランプ8と
の共用になっている。
C, B, PTL and QL are respectively connected to the main charger 2.C as described above. Transfer charger 42 Separate charger 5. Charger 7° developing sleeve before cleaning 3. It is connected to a pre-transfer static elimination lamp 6 and a static elimination lamp 8. The conversion circuit 256 is shared by the pre-transfer static elimination lamp 6 and the static elimination lamp 8.

各変換回路の可変抵抗器VRI、VR2,VR3゜VR
4,VR5及びVR6の出力端子は、それぞれ、マイク
ロコンピュータICIのアナログ入力ボートANO,A
NI、AN2.AN3.AN4及びAN5に接続されて
いる。アナログ入力ポートAN6は、第1図に示すサー
ミスタ9に接続されている。アナログ入力ポートΔN7
には、アナログマルチプレクサ260の出力端子が接続
されている。アナログマルチプレクサ260の入力端子
A及□びBには、それぞれ、第1図に示す抵抗器R5及
び湿度センサlOが接続されている。アナログマルチプ
レクサ260の制御端子Gは、マイクロコンピュータI
CIの出力ポートPF7に接続されている。
Variable resistor VRI, VR2, VR3°VR of each conversion circuit
4. The output terminals of VR5 and VR6 are connected to the analog input ports ANO and A of the microcomputer ICI, respectively.
NI, AN2. AN3. Connected to AN4 and AN5. Analog input port AN6 is connected to thermistor 9 shown in FIG. Analog input port ΔN7
is connected to the output terminal of the analog multiplexer 260. A resistor R5 and a humidity sensor IO shown in FIG. 1 are connected to input terminals A and B of the analog multiplexer 260, respectively. The control terminal G of the analog multiplexer 260 is connected to the microcomputer I.
It is connected to the output port PF7 of CI.

高圧電源ユニット200の端子TxD、 RxD及びS
ELは、複写プロセス制御ユニット100のシリアルイ
ンタフェース回w1180と接続されている。また、端
子DCLKには、感光体ドラム1の回転に同期したパル
ス信号が印加される。なお、220はリセット信号発生
回路であり、230は試験用に接続可能なモニタユニッ
トである。
Terminals TxD, RxD and S of high voltage power supply unit 200
EL is connected to the serial interface w1180 of the copying process control unit 100. Further, a pulse signal synchronized with the rotation of the photosensitive drum 1 is applied to the terminal DCLK. Note that 220 is a reset signal generation circuit, and 230 is a monitor unit connectable for testing.

第4図に、第2a図の複写機の複写プロセス制御ユニッ
ト100とその周辺の電気回路構成を示す。第4図を参
照すると、制御ユニット100には、マイクロプロセッ
サl 10.ROM (読み出し専用メモリ120.R
AM (読み書キメモリ)+30.I10ポート+40
.A/Dコンバータ150、シリアルインタフェース回
路160.]70及び180が備わっている。各シリア
ルインターフェース回路160,170及び180には
、ソータ600.ADF (自動原稿送り装置)700
及び高圧電源ユニット200が接続される。なお、ソー
タ600及びADF700は、第2a図では省略しであ
る。
FIG. 4 shows the copying process control unit 100 of the copying machine shown in FIG. 2a and its peripheral electric circuit configuration. Referring to FIG. 4, the control unit 100 includes a microprocessor l 10. ROM (read-only memory 120.R
AM (reading/writing memory) +30. I10 port +40
.. A/D converter 150, serial interface circuit 160. ]70 and 180 are provided. Each serial interface circuit 160, 170 and 180 includes a sorter 600. ADF (automatic document feeder) 700
and a high voltage power supply unit 200 are connected. Note that the sorter 600 and ADF 700 are omitted in FIG. 2a.

制御ユニット100には、他に、スキャナユニット21
0.定着ユニット220.ランプ(ff光用)制御ユニ
ット230.給紙ユニット240.ドライバ250.操
作ボード300等々が接続されている。
The control unit 100 also includes a scanner unit 21.
0. Fixing unit 220. Lamp (for FF light) control unit 230. Paper feed unit 240. Driver 250. An operation board 300 and the like are connected.

次に、高圧電源ユニット200の動作を説明する。Next, the operation of the high voltage power supply unit 200 will be explained.

次の第1表、第2表、第3表及び第4表に、それぞれ、
マイクロコンピュータエCIの各ポートの割当て、IC
I内部のタイマの割当て、外部タイマ(IC2及びIC
3)の割当て、及び各制御系におけるデータ又はレジス
タの対応関係を示し、第6a図にマイクロコンピュータ
ICIのメモリマツプの一部を示す。
The following Tables 1, 2, 3 and 4 respectively include:
Assignment of each port of microcomputer IC, IC
I internal timer assignment, external timer (IC2 and IC
3) and the correspondence of data or registers in each control system, and FIG. 6a shows a part of the memory map of the microcomputer ICI.

なお、この明細書の第1表、第2表、第3表、第4表及
び図面のフローチャート中において、記号で示したポー
ト、レジスタ、メモリ又は信号のうち、括弧を付けたも
のはそれの内容を示し、付けないものはアドレス又は位
置を示すものとする。
In addition, in Tables 1, 2, 3, and 4 of this specification and in the flowcharts in the drawings, among the ports, registers, memories, or signals indicated by symbols, those in parentheses refer to the corresponding port, register, memory, or signal. It indicates the content, and if it is not attached, it indicates the address or location.

第2表 第3表 第4表 まず、第3図を参照して1回路動作の概略を説明する。Table 2 Table 3 Table 4 First, an outline of the operation of one circuit will be explained with reference to FIG.

各変換回路251〜256は、それらに備わった1−ラ
ンスの一次側に交流の電気エネルギをグえることにより
、その電気エネルギとトランスの特性に応じたレベルの
電圧又は電流が出力されろ。これらのトランスの一次側
の電気エネルギは、ゲー1−Gl〜GGに印加される信
号によって制御される。例えば、変換回路251のトラ
ンスTIの一次側の電気エネルギを制御するのは、信号
○U T M Cと信号D RV M Cである。
Each of the conversion circuits 251 to 256 outputs voltage or current at a level corresponding to the electric energy and the characteristics of the transformer by applying alternating current electric energy to the primary side of the lance provided therein. The electrical energy on the primary side of these transformers is controlled by signals applied to gates 1-Gl to GG. For example, the electrical energy on the primary side of the transformer TI of the conversion circuit 251 is controlled by the signal ◯UTMC and the signal DRVMC.

信号○U T〜ICが高レベルト■なら、信号D RV
MCにかかわらず、電気エネルギは零になる。信号○[
JTMCが低レベルしてあると、信号DRVMCに応じ
た電気エネルギが生ずる。各信号DRVMC,DRVT
C,DRVDC,DRVCC,DRVI3V及びDRV
QVは、第5a図に示すように、パルス幅変調された1
周期で48μsecのパルスである。
If signal ○UT ~ IC is high level ■, signal D RV
Electrical energy becomes zero regardless of MC. Signal○[
When JTMC is at a low level, electrical energy is produced according to signal DRVMC. Each signal DRVMC, DRVT
C, DRVDC, DRVCC, DRVI3V and DRV
QV is pulse width modulated 1 as shown in Figure 5a.
It is a pulse with a period of 48 μsec.

従って、各変換回路251〜256の出力電圧(又は電
流)のレベルは、このパルス幅に応じて変化する。この
パルス幅を制御することにより、各電源のレベル調整を
行なっている。パルス倍量DRVMC,DRVTC,D
RVDC,DRVCC,DRVBV及びD RV Q 
Vハ、9 イア I C2及びIC3が生成する。即ち
、パルス幅は予めマイクロコンピュータICIがタイマ
IC2,IC3の各チャネルに設定するタイマ値に応し
て定まり、パルス周期はマイクロコンピュータICIが
ポートPC6に出力する定周期の1−リガパルスC○0
によって定まる。
Therefore, the level of the output voltage (or current) of each conversion circuit 251 to 256 changes according to this pulse width. By controlling this pulse width, the level of each power source is adjusted. Pulse double amount DRVMC, DRVTC, D
RVDC, DRVCC, DRVBV and DRVQ
Vha, 9ia I C2 and IC3 are generated. That is, the pulse width is determined in advance according to the timer value set by the microcomputer ICI to each channel of timers IC2 and IC3, and the pulse period is determined by the fixed cycle 1-Riga pulse C○0 that the microcomputer ICI outputs to the port PC6.
Determined by

つまり、第5a図に示すように1−リガパルスC○0が
高レベルHになると、(クロックTOの立下IJ ニ同
期シテ)各信号DRVMC,DR’VTC。
That is, as shown in FIG. 5a, when the 1-rega pulse CO0 becomes high level H (in synchronization with the falling edge IJ of the clock TO), each signal DRVMC, DR'VTC.

DRVDC,DRVCC,DRVBV及びDRVQVが
低レベルLにセットされ、そのタイミングから各タイマ
がクロックToの計数を開始し、計数値がタイマ設定値
に達するとその信号が高レベルHにリセットされる。こ
の動作を1−リガパルスCOOが高レベルHになる毎に
繰り返す。
DRVDC, DRVCC, DRVBV, and DRVQV are set to low level L, and each timer starts counting clock To from that timing, and when the count value reaches the timer setting value, the signal is reset to high level H. This operation is repeated every time 1-Riga pulse COO becomes high level H.

この信号生成動作は、タイマIC2及びIC3が自動的
に行なう。マイクロコンピュータICIは、タイマIC
2及びIC3の各チャネルのタイマ設定値の更新を行な
う。信号C○0及びToは、マイクロコンピュータIC
Iの内部のハードウェアにより出力される。即ちToは
周期が0.3μsecの内部クロックφ3であり、CO
2は、内部のタイマ/イベン1−カウンタの出力である
。タイマ/イベン1−カウンタは、そのレジスタETM
O及びETM lに前記第2表に示す値が設定されるの
で、周期が48μsecのパルスを常時出力する。
This signal generation operation is automatically performed by timers IC2 and IC3. Microcomputer ICI is a timer IC
The timer setting values for each channel of IC2 and IC3 are updated. Signals C○0 and To are microcomputer IC
Output by internal hardware of I. That is, To is the internal clock φ3 with a period of 0.3 μsec, and CO
2 is the output of the internal timer/event 1-counter. Timer/Event 1 - Counter registers ETM
Since the values shown in Table 2 are set for O and ETM l, a pulse with a period of 48 μsec is always output.

第7a図にマイクロコンピュータエCtの概略動作を示
す。第7d図を参照して説明する。電源がオンすると、
まず各種ボート、内部の読み書きメモリ、内部の各種レ
ジスタ、タイマIC2,IC3等々を初期状frfAに
設定し、サンプリング用のインターバルタイマをスター
トする。このタイマは、ICtの内部タイマTMOであ
り、前記第2表に示すように、この例ではクロックをφ
J84にしタイマ設定値を26にすることで、1m3e
cのインターバルタイマとして動作する。そして、内部
タイマTMOが1m5ecを計数する度にマイクロコン
ピュータICIに内部タイマ割込みINTTOが発生す
る。
FIG. 7a shows a schematic operation of the microcomputer Ct. This will be explained with reference to FIG. 7d. When the power is turned on,
First, various ports, internal read/write memory, various internal registers, timers IC2, IC3, etc. are set to the initial state frfA, and an interval timer for sampling is started. This timer is the internal timer TMO of ICt, and as shown in Table 2 above, in this example, the clock is set to φ
By using J84 and setting the timer setting value to 26, 1m3e
It operates as an interval timer for c. Then, every time the internal timer TMO counts 1m5ec, an internal timer interrupt INTTO is generated in the microcomputer ICI.

該割込みINTTOが発生すると、次に「サンプリング
比例演算」サブルーチン5PCALを実行する。サブル
ーチン5PCALの結果に異常がなければ、次にトリガ
入力信号をチェックする。ここでいうトリガ入力(n号
は、複写プロセス制御ユニット100から与えられる制
御データであり、第6 a図に示す受イコバッファレジ
スタTRIGに存在する。このレジスタTRTGは、第
6c図に示すように6つの1−リカ14号MCT N、
 TCI N。
When the interrupt INTTO occurs, a "sampling proportional calculation" subroutine 5PCAL is executed. If there is no abnormality in the result of subroutine 5PCAL, then the trigger input signal is checked. The trigger input (n) here is control data given from the copy process control unit 100, and is present in the receiving equal buffer register TRIG shown in FIG. 6a. This register TRTG is as shown in FIG. 6c. Six 1-Rica No. 14 MCT N,
TCI N.

DCIN、CCIN、BVIN及びQVINに対応する
データピントを含んでいる。各データビットは、「1」
即ち高レベルI−1が18号のオンを示し、「0」即ち
低レベルLが信号のオフを示す。6つの1−リガ信号の
少なくとも1つがオンであると、クロックパルスTo及
びトリガパルスC○0の出力を許可する。そして出力処
理サブルーチン○UTr’UTを実行し、レジスタTR
丁Gの各1−リガ信号に応じて、6つの1〜リガ出出力
量○UTMC。
Contains data pins corresponding to DCIN, CCIN, BVIN and QVIN. Each data bit is "1"
That is, a high level I-1 indicates that No. 18 is on, and "0", that is, a low level L, indicates that the signal is off. When at least one of the six 1-trigger signals is on, output of the clock pulse To and the trigger pulse C○0 is permitted. Then, execute the output processing subroutine ○UTr'UT and register TR
According to each 1-Riga signal of Ding G, six 1-Riga output output amount○UTMC.

OU T T C,0UTDC,0UTCC,0UTI
3V及びou’rqvを、マイクロコンピュータIC1
の各出カポ−+−PAO,PΔI、PA2.PA3 +
 P A 4 + P A 5 + P A 6及びP
A7に出力する。
OUT T C, 0UTDC, 0UTCC, 0UTI
3V and ou'rqv, microcomputer IC1
Each output capo -+-PAO, PΔI, PA2. PA3+
P A 4 + P A 5 + P A 6 and P
Output to A7.

そして再び内部タイマ割込みI NTTOを待ち、上記
処理をループ状に繰り返す。サブルーチンSP CA 
[−の結果に異常があった場合、又は全ての1−リガ人
力(8号がオフであった場合には、クロックパルスTO
及び1〜リガパルスCoOの出力を禁止に設定する。
Then, it waits for the internal timer interrupt INTTO again, and repeats the above processing in a loop. Subroutine SP CA
[- If the result is abnormal, or if all 1-Riga manual power (No. 8 is off, the clock pulse TO
and 1 to set the output of the rigged pulse CoO to be prohibited.

上記ループ処理の途中で、A/D変換割込み要求及び受
信割込み要求が発生すると、それらの割込み要求を受は
付け、予め定めた割込みサービス処理を実t7する。A
/D変換割込み要求は、A/D変換が終了した時に発生
し、受信割込みは、複写プロセス制御ユニノI−100
からのデータを受信した時に発生する。
When an A/D conversion interrupt request and a reception interrupt request occur during the above loop processing, these interrupt requests are accepted and predetermined interrupt service processing is executed at t7. A
The /D conversion interrupt request occurs when A/D conversion is completed, and the reception interrupt is issued by the copy process control unit I-100.
Occurs when data is received from.

サブルーチン5PCALの処理内容を第7c図に示す。The processing contents of subroutine 5PCAL are shown in FIG. 7c.

第7c図を参照する。このサブルーチンは。See Figure 7c. This subroutine.

大きく分けろと8つの処理1mでなっている。このサブ
ルーチンにエントリーすると、最初にレジスタAD、C
NTの内容を参照し、その結果に応じた処理を選択的に
行なう。
Broadly speaking, there are 8 treatments per meter. When you enter this subroutine, first registers AD, C
The contents of the NT are referred to, and processing is selectively performed according to the results.

ADCNTの内容が0の場合、まずA/D変換器の48
号入力端子としてポートANOを選択する。
If the content of ADCNT is 0, first 48 of the A/D converter
Select port ANO as the signal input terminal.

なお、入力端子の選択を行なうと、A/D変換器は自助
的に変換動作を開始する。次にサンプリングデータをア
キュームレータ八にロードする。この時のサンプリング
データは、アナログ入力ポートANOのレベル、即ち変
換口vt251における電流(メインコロナ)MCDの
内容である。次に、アキュームレータAの内容が予め定
めた正常な値の範囲にあるかどうかを判定する。もし異
常なら。
Note that when the input terminal is selected, the A/D converter automatically starts the conversion operation. Next, the sampling data is loaded into accumulator 8. The sampling data at this time is the level of the analog input port ANO, that is, the content of the current (main corona) MCD at the conversion port vt251. Next, it is determined whether the contents of accumulator A are within a predetermined normal value range. If it's abnormal.

異常フラグE M G M Fを「1」にセン1−シ、
メインルーチンに戻る。正常の場合、アキュームレータ
の内容から目標デ!りSMCをwt算し、その結果、即
ち目標値と検出値との誤差をアキュームレータにストア
する。次に、アキュームレータの内容と比例ゲインKM
とを乗算し、その結果をアキュームレータにストアする
。最後に、アキュームレータの内容をレジスタMCTI
M(メインコロナ系のPWM制御タイマ値のレジスタ)
に加算して該レジスタの内容を更新し、メインルーチン
に戻る。
Set the abnormality flag EMGMF to "1",
Return to main routine. If normal, the target value is determined from the contents of the accumulator! Then, the SMC is calculated by wt, and the result, that is, the error between the target value and the detected value is stored in an accumulator. Next, the contents of the accumulator and the proportional gain KM
and store the result in the accumulator. Finally, store the contents of the accumulator in register MCTI.
M (main corona system PWM control timer value register)
is added to update the contents of the register, and the process returns to the main routine.

ADCNTの内容が1の場合、まずA/D変換器の信号
入力端子としてボートANIを選択する。
If the content of ADCNT is 1, first select the boat ANI as the signal input terminal of the A/D converter.

次にサンプリングデータをアキュームレータAにロード
する。この時のサンプリングデータは、アナログ入力ポ
ートANIのレベル、即ち変換回路252における電流
(転写コロナ)TCDの内容である。次に、アキューム
レータAの内容が予め定めた正常な値の範囲にあるかど
うかを判定する。
Next, the sampling data is loaded into accumulator A. The sampling data at this time is the level of the analog input port ANI, that is, the content of the current (transfer corona) TCD in the conversion circuit 252. Next, it is determined whether the contents of accumulator A are within a predetermined normal value range.

もし異′1;tなら、異゛扉フラグEMGTFをrlJ
にセントし、メインルーチンに戻る。正常の場合、アキ
ュームレータの内容から目標データSTCを減算し、そ
の結果、即ち目標値と検出値との誤差をアキュームレー
タにス1−アする。次に、アキュームレータの内容と比
例ゲインKTとを乗算し、その結果をアキュームレータ
にストアする。最後に、アキュームレータの内容をレジ
スタTCT IM(転写コロナ系のPWM制御タイマ値
のレジスタ)に加算して該レジスタの内容を更新し、メ
インルーチンに戻る。
If different '1;t, set different door flag EMGTF to rlJ
cent and return to the main routine. If normal, the target data STC is subtracted from the contents of the accumulator, and the result, that is, the error between the target value and the detected value, is stored in the accumulator. Next, the contents of the accumulator are multiplied by the proportional gain KT and the result is stored in the accumulator. Finally, the contents of the accumulator are added to the register TCT IM (transfer corona system PWM control timer value register) to update the contents of the register, and the process returns to the main routine.

ADCNTの内容が2の場合、まずA/D変換器の信号
入力端子としてポートAN2を選択する。
If the content of ADCNT is 2, port AN2 is first selected as the signal input terminal of the A/D converter.

次にサンプリングデータをアキュームレータAにロード
する。この時のサンプリングデータは、アナログ入力ポ
ートAN2のレベル、即ち変換回路253における電流
(分離コロナ’)DCDの内容である。次に、アキュー
ムレータの内容が予め定めた正常な値の範囲にあるかど
うかを判定する。
Next, the sampling data is loaded into accumulator A. The sampling data at this time is the level of the analog input port AN2, that is, the content of the current (separated corona') DCD in the conversion circuit 253. Next, it is determined whether the contents of the accumulator are within a predetermined normal value range.

もし異常なら、異常フラグEMGDFを「1Jにセント
し、メインルーチンに戻る。正常の場合、湿度データD
 I−I Dをアキュームレータにロー1へし、そのデ
ータを変換定数K Nで除算し、結果をアキュームレー
タにストアする。更に、アキュームレ−タの内容に目標
1直データS D Ct、加算して結果をアキュームレ
ータにス1−アし、J亥アキューlル−タの内容をレジ
スタBにストアする。次に5分離コロナ電流のサンプリ
ングデータDCDの内容を7キユームレータAに再びロ
ードし、その内容からレジスタBの内容を減算し、その
結果と比例ゲインKDとの乗算を行ない、その結果をア
キュームレータAにス1−アする。最後に、アキューム
レータの内容をレジスタOCTIM(分離コロナ系のP
WM制御タイマ値のレジスタ)に加算して該レジスタの
内容を更新し、メインルーチンに戻る。
If abnormal, set the abnormal flag EMGDF to 1J and return to the main routine. If normal, humidity data D
Bring I-ID to the accumulator low 1, divide the data by the conversion constant KN, and store the result in the accumulator. Further, the target first direct data SDCt is added to the contents of the accumulator, the result is stored in the accumulator, and the contents of the Jaccumulator are stored in register B. Next, the contents of the sampling data DCD of the 5-minute corona current are loaded again into the 7-accumulator A, the contents of the register B are subtracted from the contents, the result is multiplied by the proportional gain KD, and the result is transferred to the accumulator A. 1-a. Finally, store the contents of the accumulator in register OCTIM (separated corona system P
WM control timer value register) to update the contents of the register, and return to the main routine.

従って1分離コロナ系の制御内容(実質上目標値)は、
湿度に応じて変化する。
Therefore, the control details (actually the target value) for the one-separation corona system are as follows:
Varies depending on humidity.

ADCNTの内容が3の場合、まずA/D変換器の(n
号入力端子としてポーl−A N 3を選択する。
If the content of ADCNT is 3, first the (n
Select the port l-A N 3 as the signal input terminal.

次にサンプリングデータをアキュームレータAにロード
する。この時のサンプリングデータは、アナログ入カポ
−1−AN3のレベル、即ち変換回路254における電
流(クリーニングコロナ)CCDの内容である6次に、
アキュームレータの内容が予め定めた正常な値の範囲に
あるかどうかを判定する。もしylS常なら、異常フラ
グEMGCFを「1」にモノ1−シ、メインルーチンレ
こ戻る。正常の場合、アキュームレータAの内容から目
標データSCCを減算し、その結果、即ち目標値と検出
値との誤差をアキュームレータにスl−アする。次にア
キューlル−タの内容と比例ゲインKCとをl4t2し
、その結果をアキュームレータにス1−アする。Ek後
に、アキュームレータの内容をレジスタOCTTM(ク
リーニングコロナ系のPWM制御タイマ値のレジスタ)
に加算して該レジスタの内容を更新し、メインルーチン
に戻る。
Next, the sampling data is loaded into accumulator A. The sampling data at this time is the level of the analog input capo-1-AN3, that is, the content of the current (cleaning corona) CCD in the conversion circuit 254.
It is determined whether the contents of the accumulator are within a predetermined normal value range. If ylS is normal, set the abnormality flag EMGCF to "1" and return to the main routine. If normal, the target data SCC is subtracted from the contents of the accumulator A, and the result, that is, the error between the target value and the detected value, is transferred to the accumulator. Next, the contents of the accumulator and the proportional gain KC are subjected to l4t2, and the result is stored in the accumulator. After Ek, store the contents of the accumulator in register OCTTM (cleaning corona system PWM control timer value register)
is added to update the contents of the register, and the process returns to the main routine.

ADCNTの内容が4の場合、まずA/D変換器の信号
入力端子としてポートAN4を選択する。
If the content of ADCNT is 4, port AN4 is first selected as the signal input terminal of the A/D converter.

次にサンプリングデータをアキュームレータAにロード
する。この時のサンプリングデータは、アナログ入力ポ
ートANAのレベル、即ち変換回路255における電圧
(現像バイアス電圧)BVDの内容である。次に、アキ
ュームレータの内容が予め定めた正常な値の範囲にある
かどうかを判定する。もし異常なら、異常フラグEMG
BFを「1」にセットし、メインルーチンに戻る。正常
の場合、バイアスデータレジスタBiASの内容をアキ
ュームレータAにロードする。レジスタBTASは、第
6a図に示す受信バッファに備わっており、このレジス
タの内容は、複写プロセス制御二二ノl−100の指示
によって更新される。次に、図示しないバイアスデータ
ルックアップテーブルの内容をアキュームレータAの内
容に応じて参照し、得られたデータをアキュームレータ
にストアする。ここでアキュームレータAの内容をレジ
スタ已にストアした後、アキュームレータAに13′2
像バイアス温度BTDをロードし、それに定数BTD、
レジスタBの内容及びバイアス電圧目標データSBVを
順次加算し、結果をアキュームレータAにストアする。
Next, the sampling data is loaded into accumulator A. The sampling data at this time is the level of the analog input port ANA, that is, the content of the voltage (developing bias voltage) BVD in the conversion circuit 255. Next, it is determined whether the contents of the accumulator are within a predetermined normal value range. If abnormal, abnormal flag EMG
Set BF to "1" and return to the main routine. If normal, the contents of the bias data register BiAS are loaded into the accumulator A. Register BTAS is included in the receive buffer shown in FIG. 6a, and the contents of this register are updated by instructions from the copy process control unit 1-100. Next, the contents of a bias data lookup table (not shown) are referred to according to the contents of the accumulator A, and the obtained data is stored in the accumulator. After storing the contents of accumulator A in the register, store 13'2 in accumulator A.
Load the image bias temperature BTD and set it to constant BTD,
The contents of register B and bias voltage target data SBV are added in sequence, and the result is stored in accumulator A.

更に、アキュームレータΔの内容をレジスタBにス1−
アした後、サンプリングデータBVDを再びロードし、
その値からレジスタBの内容を、戚算し、その結果と比
例ゲインI<Bどを乗算し、結果をアキュームレータA
にストアする。最後に、アキュームレータの内容をレジ
スタ13 V T I M (rfl像バイアス系)P
 ”iV M制御タイマ値のレジスタ)に加算して該レ
ジスタの内容を更新し、メインルーチンに戻る。従って
、現像バイアス系の制御内容(実質上目標値)は温度に
応じて補正される。
Furthermore, the contents of accumulator Δ are transferred to register B.
After downloading, load the sampling data BVD again,
Calculate the contents of register B from that value, multiply the result by a proportional gain I<B, etc., and transfer the result to accumulator A.
Store in. Finally, the contents of the accumulator are stored in register 13 V T I M (rfl image bias system) P
"iVM control timer value register)" to update the contents of the register and return to the main routine. Therefore, the control contents (substantially the target value) of the developing bias system are corrected according to the temperature.

A D CN Tの内容が5の場合、まずA/D変換器
の信号入力端子としてポー1− A N 5を選択する
When the content of ADCNT is 5, ports 1-AN5 are first selected as the signal input terminals of the A/D converter.

次にサンプリングデータをアキュームレータAにロード
する。この時のサンプリングデータは、アナログ入力ポ
ートAN5のレベル、即ち変換回路256における電圧
(除電ランプ)QVDの内容である。次に、アキューム
レータの内容が予め定めた正常な値の範囲にあるかどう
かを判定する。
Next, the sampling data is loaded into accumulator A. The sampling data at this time is the level of the analog input port AN5, that is, the content of the voltage (static elimination lamp) QVD in the conversion circuit 256. Next, it is determined whether the contents of the accumulator are within a predetermined normal value range.

もし異常なら、異常フラグEMGQFをrlJにセン1
−シ、メインルーチンに戻る。正常の場合、アキューム
レータAの内容から目標データSQVを減算し、その結
果、即ちl」標値と検出値との誤差をアキュームレータ
にス1−アする。次にアキュームレータの内容と比例ゲ
インKQとを飛算し、その糸古果をアキュームレータに
ス1−アする。最を表に、アキューlル−タの内容をレ
ジスタQVT rM(除電ランプ系のPWM制御タイマ
値のレジスタ)に加算して該レジスタの内容を更新し、
メインルーチンに戻る。
If it is abnormal, send the abnormality flag EMGQF to rlJ.
- Return to main routine. In the case of normality, the target data SQV is subtracted from the contents of the accumulator A, and the result, ie, the error between the target value and the detected value is stored in the accumulator. Next, the contents of the accumulator and the proportional gain KQ are calculated, and the result is stored in the accumulator. Adding the contents of the accu l router to the register QVT rM (register of the PWM control timer value of the static elimination lamp system), updating the contents of the register,
Return to main routine.

A D CN Tの内容が6の場合、まずA/D変換器
の信号入力端子としてボー1− A N 6を選択する
If the content of ADCNT is 6, first select baud 1-AN6 as the signal input terminal of the A/D converter.

次にサンプリングデータをアキュームレータAにロード
する。この時のサンプリングデータは、アナログ入カポ
−1〜AN6のレベル、即ちサーミスタ9の状Jnに応
じた温度データBVDの内容である。次に、アキューム
レータの内容が予め定めた正常な値の範囲にあるかどう
かを判定する。もし異常なら、異常フラグEMGXFを
「1」にセットし、メインルーチンに戻る。正常なら、
すぐにメインルーチンに戻る。
Next, the sampling data is loaded into accumulator A. The sampling data at this time is the content of temperature data BVD corresponding to the levels of the analog input capos 1 to AN6, that is, the state Jn of the thermistor 9. Next, it is determined whether the contents of the accumulator are within a predetermined normal value range. If it is abnormal, the abnormality flag EMGXF is set to "1" and the process returns to the main routine. If it's normal,
Return to main routine immediately.

ADCNTの内容が7の場合、まずフラグFGIの状態
を参照し、それに応じて処理を選択する。
When the content of ADCNT is 7, the state of flag FGI is first referred to and processing is selected accordingly.

フラグFGIが「0」の場合、出力ポートPF7に高レ
ベルI−1を七ッI−する。これによってアナログマル
チプレクサ260は入力端子Bを選択する。
When the flag FGI is "0", a high level I-1 is sent to the output port PF7. This causes analog multiplexer 260 to select input terminal B.

次に、A/D変換器の信号入力端子としてポートAN7
を選択する。次にサンプリングデータなアキュームレー
タ八にロードする。この時のナンブリングデータは、ア
ナログ入カポ−1−A N 7のレベル、即ち湿度セン
サlOの出力レベルD II Dの内容である。次に、
アキュームレータの内容が予め定めた正常な直の範囲に
あるかどうかを判定する。もし異常なら、異常フラグE
 M G l−I FをrlJにセラ1−する。最後に
、フラグFGIの補数をFGlにセントしてその状態を
反転し、メインルーチンに戻る。
Next, port AN7 is used as the signal input terminal of the A/D converter.
Select. Next, load the sampling data into accumulator 8. The numbering data at this time is the level of the analog input capo-1-AN7, that is, the content of the output level DIID of the humidity sensor IO. next,
It is determined whether the contents of the accumulator are within a predetermined normal range. If abnormal, abnormal flag E
Sera 1- of M G l-IF to rlJ. Finally, the complement of flag FGI is placed in FGl, its state is inverted, and the process returns to the main routine.

フラグ[’G1がrNの場合、出力ポートPF7に低レ
ベルLをセットする。これによってアナログマルチプレ
クサ260は入力端子Δを選択する。
If flag ['G1 is rN, set low level L to output port PF7. This causes analog multiplexer 260 to select input terminal Δ.

次に、A/D変換器の信号入力端子としてボートΔN7
を選択する。次にサンプリングデータをアキュームレー
タ八にロー1くする。この時のサンプリングデータは、
アナログ入カポ−1−A N 7のレベル、即ち抵抗f
I Rsの出力レベルDRD (ドラム電流)の内容で
ある。次に、アキュームレータの内容が予め定めた正常
な値の範囲にあるかどうかを判定する。もし異常なら、
異常フラグEMGRFをrlJにセットする。最後に、
フラグFG1の補数をFGIにセットシてその状態を反
転し、メインルーチンに戻る。
Next, the port ΔN7 is used as the signal input terminal of the A/D converter.
Select. Next, the sampling data is set to low 1 in accumulator 8. The sampling data at this time is
The level of analog input capo-1-A N7, that is, the resistance f
This is the content of the output level DRD (drum current) of I Rs. Next, it is determined whether the contents of the accumulator are within a predetermined normal value range. If it is abnormal,
Set the abnormality flag EMGRF to rlJ. lastly,
The complement of flag FG1 is set in FGI, its state is reversed, and the process returns to the main routine.

つまり、ADCNTの内容が7になる度に、フラグFG
Iの状態を反転し、分離部湿度の検出処理とドラム電流
の検出処理とを交互に行なう。
In other words, every time the content of ADCNT becomes 7, the flag FG
The state of I is reversed, and separation section humidity detection processing and drum current detection processing are performed alternately.

一方、A/D変換器は、変換動作を開始すると、約23
0μsec後に変換を終了する。変換が終了すると、A
/D変換割込み要求を発生する。この割込み要求が発生
すると、マイクロコンピュータICIは、第7d図に示
すA/D割込サービスルーチンを実行する。
On the other hand, when the A/D converter starts the conversion operation, approximately 23
Conversion ends after 0 μsec. When the conversion is complete, A
/Generates a D conversion interrupt request. When this interrupt request occurs, the microcomputer ICI executes the A/D interrupt service routine shown in FIG. 7d.

第7d図を参照する。このルーチンでは、まずレジスタ
の内容を一時的に退避し、工C1内部のA/D変換結果
レジスタ(、RO,CRI、CR2及びCR3の平均値
を演算し、結果をアキュームレータAにス1−アする。
See Figure 7d. In this routine, first, the contents of the register are temporarily saved, the average value of the A/D conversion result register (, RO, CRI, CR2, and CR3) inside the device C1 is calculated, and the result is stored in the accumulator A. do.

次に、第6a図に示すサンプリングデータバノコアの先
頭アドレスMCD11゜II Lレジスタ (アドレス
ポインタ)にセラ1〜し、レジスタADCNTの内容を
Bレジスタにス(−アし、HL+Hの内容で示されるア
ドレスのメモリ(サンプリングバンフア)に、アキュー
ムレータAの内容をス1−アする。次にレジスタADC
NTの内容をインクリメンh(+1)する。その結果。
Next, set the starting address MCD11゜II of the sampling data vano core shown in Figure 6a to the L register (address pointer), and write the contents of the register ADCNT to the B register (-A, indicated by the contents of HL+H). The contents of accumulator A are stored in the memory (sampling buffer) at the address to be stored.
Increment the contents of NT by h(+1). the result.

ADCNTが8以上であると、レジスタA D CNT
にOをセラ1−する。そして前に退避しておいたレジス
タを復帰させ1割込みを許可し、この処理から元のルー
チンに戻る。
If ADCNT is 8 or more, register ADCNT
Add O to 1-. Then, the previously saved registers are restored, one interrupt is enabled, and the process returns to the original routine.

つまり、このA/D割込サービスルーチンでは、サンプ
リングしたデータを、受イ8バッファレジスタの所定ア
ドレスにストアし2 レジスタADCNTの内容を更新
する。
That is, in this A/D interrupt service routine, sampled data is stored in a predetermined address of the receiver 8 buffer register and the contents of the 2 register ADCNT are updated.

従って、「サンプリング比例演算」サブルーチン5PC
ALを実行すると、所定の(iN号のA/D変換を開始
し、変換が終了するとΔ/D割込サービスルーチンを実
行して変換データを取込む。この1回の処理に要する時
間は1m5ec以内に、終了するので、処理は第5b図
に示すようなタイミングで実行される。
Therefore, "sampling proportional calculation" subroutine 5PC
When AL is executed, A/D conversion of the specified (iN number) is started, and when the conversion is completed, the Δ/D interrupt service routine is executed and the converted data is fetched. The time required for this one processing is 1m5ec. Since the process is completed within a certain period of time, the process is executed at the timing shown in FIG. 5b.

即ち、まず最初にA D CN Tが0であると、入カ
ポ−1−A N Oを選択してA/D変換を行ない、そ
の結果に応してメインコロナ系のパルス幅タイマ値〜I
CTl〜1を更新する。ここでADCNTが1に更新さ
れるので最初のタイミングから1rnsecヲ経過した
時に発生するインターバルタイマの割込みTNTTOに
よって入カポ−1−ANIを選択してそのA/D変換を
行ない、その結果に応じて転写コロナ系のパルス幅タイ
マ値TCT I Mを更新する。ここでADCNTが2
に更新されるので、次のインターバルタイマの割込みが
発生すると、入力ボートA N 、2を選択してそのA
/D変換を行ない、その結果に応じて分mコロナ系のパ
ルス幅タイマ値DCT I Mを更新する。ここでAD
CNTが3に更新されるので、次のインターバルタイマ
の割込みが発生すると、入力ボートAN3を選択してそ
のA/D変換を行ない、その結果に応じてクリーニング
コロナ系のパルス幅タイマ値CCTIMを更新する。こ
こでADCNTが4に更新されるので1次のインターバ
ルタイマの割込みが発生すると、入カポ−1−A N 
tlを選択してそのA/D変換を行ない、その結果に応
じて現像バイアス系のパルス幅タイマ値13VTIMを
更新する。
That is, first, if ADCNT is 0, input capo-1-ANO is selected and A/D conversion is performed, and according to the result, the pulse width timer value of the main corona system ~I
Update CTl~1. Here, ADCNT is updated to 1, so the input capo-1-ANI is selected by the interval timer interrupt TNTTO that occurs when 1rnsec has elapsed from the first timing, and its A/D conversion is performed. Update the pulse width timer value TCTIM of the transfer corona system. Here ADCNT is 2
Therefore, when the next interval timer interrupt occurs, input port A N ,2 is selected and its A
/D conversion is performed, and the minute m corona system pulse width timer value DCT I M is updated according to the result. AD here
Since CNT is updated to 3, when the next interval timer interrupt occurs, input port AN3 is selected and its A/D conversion is performed, and the cleaning corona system pulse width timer value CCTIM is updated according to the result. do. Here, ADCNT is updated to 4, so when the primary interval timer interrupt occurs, input capo-1-A N
tl is selected and its A/D conversion is performed, and the pulse width timer value 13VTIM of the developing bias system is updated according to the result.

ここでΔD CN Tが5に更新されるので、次のイン
ターバルタイマの割込みが発生すると、六カポ−h A
、 N 5を選択してそのA/D変換を行ない、その7
結果に応じて除電ランプ系のパルス幅タイマ値QT I
 Mを更新する。ここでADCNTが6に更新されるの
で、次のインターバルタイマの割込みが発生すると、六
カポ−1−A N 6 を選択してそのA/D変換を行
ない、その結果、つまり現像バイアス温度を取込む。こ
こでADCNTが7に更新されるので1次のインターバ
ルタイマの割込みが発生すると入力ボートAN7を選択
してそのA/D変換を行ない、その結果、つまり分@湿
度及びドラム電流のいずれか一方を取込む。ここでAD
CNTが0にクリアされるので、上記の処理を繰り返し
実行する。
Here, ΔD CN T is updated to 5, so when the next interval timer interrupt occurs, six capo-h A
, select N5 and perform its A/D conversion, and then
Depending on the result, the pulse width timer value of the static electricity removal lamp system QTI
Update M. Here, ADCNT is updated to 6, so when the next interval timer interrupt occurs, 6 capo-1-A N 6 is selected and its A/D conversion is performed, and the result, that is, the developing bias temperature is obtained. It's crowded. Here, ADCNT is updated to 7, so when the first interval timer interrupt occurs, the input port AN7 is selected and its A/D conversion is performed, and the result, that is, either the minute@humidity or the drum current. Take in. AD here
Since CNT is cleared to 0, the above process is repeated.

従って、メインコロナ系の制御量更新処理、転写コロナ
系の制御量更新処理2分離コロナ系の制御址更新処理、
クリーニングコロナ系の制ff1ffi更i処理、現像
バイアス電圧系制御量更新処理、除電ランプ系制御量更
新処理及び温度データ検出処理は、各々13m5ecの
周期で繰り返し実行され、分雛部湿度検出処理及びトラ
ム電流検出処理は、各々16m5ecの周期で繰り返し
実行される。
Therefore, the control amount update process for the main corona system, the control amount update process for the transfer corona system, the control area update process for the separated corona system,
The cleaning corona system control ff1ffi update processing, the developing bias voltage system control amount update processing, the static elimination lamp system control amount update processing, and the temperature data detection processing are each repeatedly executed at a cycle of 13 m5ec, and the processing for detecting the humidity of the splitter section and the tram The current detection process is repeatedly executed at a cycle of 16 m5ec.

1−リガ出力信号の生成は、具体的には第7b図処理に
より行なう。即ち、レジスタTRIGの内容をアキュー
ムレータにロードし、そのデータと固定1直3F(1G
准表示)との論理積(AND)を演算することによって
、データの下位6ビツトを抽出する。更にそのデータを
ビット毎に補数化し、その結果を出カポ−1−r’ A
に出力する。
1-The generation of the RIGA output signal is specifically performed by the process shown in FIG. 7b. That is, the contents of register TRIG are loaded into the accumulator, and that data and fixed 1st shift 3F (1G
The lower 6 bits of the data are extracted by performing a logical product (AND) with the sub-display). Furthermore, the data is complemented bit by bit, and the result is output as
Output to.

複写プロセス制御二二ノl−100からデータが送ら汎
ると、受信割込み要求が発生し、それによってマイクロ
コンピュータICIは第7e図に示す受信割込サービス
ルーチンrINrsR]を実行する。第7e図を参照し
て説明する。
When the data is sent from the copy process control unit 1-100, a receive interrupt request is generated, which causes the microcomputer ICI to execute the receive interrupt service routine rINrsR shown in FIG. 7e. This will be explained with reference to FIG. 7e.

このルーチンでは、ます、レジスタを退避し、シリアル
インタフェースユニットの受イaバッファレジスタRX
Bの内容をアキュームレータAにロードし、ロードした
データが所定の同期キャラクタと一致するかどうかチェ
ックする。同期キャラクタでなければ、第6a図に示す
受信バッファの先頭アドレス、即ちTRIGのアドレス
をHLレジスタにセントし、受信バイ1−カウンタRX
CNTの内容をBレジスタにセラ1−シ、l−I Lレ
ジスタとBレジスタの和で示されるアドレスのメモリに
In this routine, we first save the registers and save the serial interface unit's receive buffer register RX.
Load the contents of B into accumulator A and check whether the loaded data matches a predetermined synchronization character. If it is not a synchronization character, write the start address of the receive buffer shown in FIG. 6a, that is, the address of TRIG, to the HL register,
Transfer the contents of CNT to the B register and store it in the memory at the address indicated by the sum of the L and B registers.

アキュームレータAの内容、即ち受信した1バイ1−デ
ータをス1−アする。そして、受信バイ1−カウンタR
X CN Tをインクリメン1−する。受信バイ1ヘカ
ウンタRXCNTは、その値が7以上になった時、及び
同期キャラクタを受信した時に0にクリアされる。
The contents of accumulator A, that is, the received 1-by-1 data is stored. And receive by 1 - counter R
Increment X CN T by 1-. The receive by 1 counter RXCNT is cleared to 0 when its value becomes 7 or more and when a synchronization character is received.

次に、送信終了フラグF S Tをチェックして、そ、
fLが「1」になるまで待つ。「1」になったら、第6
a図に示す送信バッファの先頭アドレス即ちTXSYN
Cのアドレスの直をI−I Lレジスタにセラ1−シ、
送信バイトカウンタTXCNTの内容をアキュームレー
タハにロードし、IILレジスタとアキュームレータA
との和で示される送信バッファ上のメモリの内容をアキ
ュームレータにロードして、その内容をシリアルインタ
フェースユニットの送信バッファTX13にストアする
。次に送信バイ1、カウンタTXCNTの内容をインク
リメン1−する。但しTXCNTが12以」二になった
ら、それを0にクリアする。次に、前に退避しておいた
レジスタの内容を元に戻し、割込みを許可してこのルー
チンから元のルーチンに戻る。
Next, check the transmission end flag FST, and then
Wait until fL becomes "1". When it becomes "1", the 6th
The start address of the transmission buffer shown in figure a, that is, TXSYN
Transfer the address of C directly to the I-I L register,
The contents of the transmit byte counter TXCNT are loaded into the accumulator A, and the contents of the IIL register and accumulator A are loaded.
The contents of the memory on the transmission buffer indicated by the sum of the values are loaded into the accumulator, and the contents are stored in the transmission buffer TX13 of the serial interface unit. Next, transmit by 1 and increment the contents of the counter TXCNT by 1. However, if TXCNT becomes 12 or more, clear it to 0. Next, the contents of the previously saved registers are restored, interrupts are enabled, and this routine returns to the original routine.

送(ffiバッフyTXBにス1−アされたデータは、
自動的に(ソフトウェア処理とは別に)シリアルデータ
に変換されて、複写プロセス制御ユニット100に送信
される。
(The data stored in the ffi buffer yTXB is
It is automatically (independently of software processing) converted into serial data and sent to the copying process control unit 100.

マ・rクロコンピユータICIの送信バッファ及び受信
バッファは第68図に示すようになっており、送信バッ
ファに存在する同期キャラクタTXSYNC,サンプリ
ングデータMCD、TCD、DCD、CCD、BVD、
QVD、DHD、BTD。
The transmission buffer and reception buffer of the macro computer ICI are as shown in FIG.
QVD, DHD, BTD.

D RD 、異常フラグEMG及びEMG2が、複写プ
ロセス制御二二ツI−100に送信される。また。
D RD , abnormality flags EMG and EMG2 are sent to the copy process control 22 I-100. Also.

複写プロセス制御ユニツI−100が送信する1−リガ
データT RI G 、バイア′スデータBTAS、目
+9τ1直データSMC,STC,SDC,SCC及び
SBVが、マイクロコンピュータICIの受信ノくノコ
ア(第6a図)にス1へアされろ。
The 1-register data TRIG, bias data BTAS, +9τ1 direct data SMC, STC, SDC, SCC and SBV sent by the copying process control unit I-100 are sent to the receiving core of the microcomputer ICI (Fig. 6a). Please go to the next step.

従って、複写プロセス制御ユニット100は、高圧′i
l!源ユニツl−200の実際の電圧9回路電流。
Therefore, the reproduction process control unit 100 operates under high pressure 'i
l! Source unit l-200 actual voltage 9 circuit current.

ドラム電流、湿度、温度等々を知ることができ、高圧′
社源ユニツI−200の各制御系の制御目標値を任意に
変更することもできる。
You can know drum current, humidity, temperature, etc., and high pressure
It is also possible to arbitrarily change the control target values of each control system of the Shagen Units I-200.

第8a図に複写プロセス制御二二ノl−100の概略動
作を示し、第6b図に該ユニツ1〜のメモリマツプの一
部を示す。まず第8a図を参照して説明する。電源がオ
ンすると、初期設定を行ない、次に待機処理を行なう。
FIG. 8a shows a schematic operation of the copy process control unit 1-100, and FIG. 6b shows a part of the memory map of the units 1 to 1. First, explanation will be given with reference to FIG. 8a. When the power is turned on, initial settings are performed, and then standby processing is performed.

待機処理では、各種スイッチ及び各種センサ類の状態読
取処理、キー人力処理2通(Q処理2衷示処理等々を行
ない、コピー動作の可否の判定及びプリントキーの状態
チェックを行なう。
In the standby process, processing for reading the status of various switches and various sensors, manual processing for two keys (Q processing 2 indication processing, etc.) are carried out, and the copy operation is determined and the status of the print key is checked.

コピー可になってからプリントキーがオンになると、所
定のコピー処理を実行し、全てのコピーが終了すると待
機処理に戻る。
When the print key is turned on after copying becomes possible, a predetermined copy process is executed, and when all copies are completed, the process returns to standby process.

待機処理G2には5第8C図に示すサブルーチンrTE
STJが含まれている。このサブルーチンは、高圧?U
源ユニット200のためのパラメータ設定を行なう処理
である。第2a図に示すモートスインチSW1がオフな
ら、このサブルーチンでは何もしないが、SWIがオン
であると、サブルーチンrsETsJ 、rGENTR
GJ及び「ALLODJを順次実行する。これらのサブ
ルーチンの具体的な処理内容を、第8d図、第8e図及
び第8f図に示す。
The standby process G2 includes the subroutine rTE shown in Figure 8C.
Contains STJ. Is this subroutine high pressure? U
This is a process for setting parameters for the source unit 200. If the motor switch SW1 shown in FIG. 2a is off, this subroutine does nothing, but if SWI is on, the subroutines rsETsJ, rGENTR
GJ and ALLODJ are executed sequentially. The specific processing contents of these subroutines are shown in FIGS. 8d, 8e, and 8f.

まず第8d図を参照してサブルーチンrsETsJを説
明する。このルーチンでは、まず操作ボード上のズーム
キーK 6 a及びに6b(第2b図参照)をチェック
する。両者ともオフなら、レジスタDLTIMの内容を
0にクリアして元のルーチンに戻る。いずれか一方がオ
ンなら、続いてレジスタD L T L Mをインクリ
メン1−する。その結果を2と比較し、一致しなければ
次に20と比較する。
First, the subroutine rsETsJ will be explained with reference to FIG. 8d. In this routine, first the zoom keys K 6 a and 6 b (see FIG. 2b) on the operation board are checked. If both are off, the contents of register DLTIM are cleared to 0 and the original routine is returned. If either one is on, then the register DLTLM is incremented by 1-. The result is compared with 2, and if they do not match, then compared with 20.

20と一致する場合にはレジスタDLTIMをOにクリ
アした後、そうでなければ直ちに、元の処理に戻る。
If the value matches 20, the register DLTIM is cleared to O, and if not, the process immediately returns to the original process.

レジスタDLTIMの内容が2と一致した場合には、テ
ンキーレジスタTENKYの内容をBレジスタにロード
し、第6b図に示す送信バッファのSMCのアドレスを
HLレジスタにセットする。
If the contents of the register DLTIM match 2, the contents of the numeric keypad register TENKY are loaded into the B register, and the address of the SMC of the transmission buffer shown in FIG. 6b is set in the HL register.

そして、HLレジスタの内容とBレジスタの内容との和
の値をアドレスとするバッファの内容をアキュームレー
タにロードする。次に、オンしているのがズームアツプ
キーに6aかズームダウンキーに6bかを判定する。K
6aがオンならアキュAレータの内容をインクリメント
し、K6bがオンならアキュームレータの内容をデクリ
メン!・する。そしてアキュームレータの内容を、LI
 Lレジスタの内容とBレジスタの内容との和の値をア
ドレスとするバッファにストアして1元の処理に戻る。
Then, the contents of the buffer whose address is the sum of the contents of the HL register and the contents of the B register are loaded into the accumulator. Next, it is determined whether the zoom up key 6a or the zoom down key 6b is turned on. K
If 6a is on, the contents of the accumulator are incremented, and if K6b is on, the contents of the accumulator are decremented! ·do. And the contents of the accumulator, LI
The value of the sum of the contents of the L register and the contents of the B register is stored in a buffer whose address is the value, and the process returns to the original process.

テンキーレジスタT E N K Yには、操作ボード
上のテンキーKIOの操作に応じた値が保持されている
。つまり、その直前に操作したキーに割り当てである数
値がテンキーレジスタTENKYに保持されている。例
えば、テンキーKtOの数値3を表示したキーを押した
場合には、その数値3がレジスタT E N l(Yに
保持される。従って、サブルーチンrSETSJを実行
すると、テンキーによって指定された目標値データの内
容が、キーKGa又はに6bの押下時間及び押下回数に
応じて、順次増大又は;威少する。
The numeric keypad register TENKY holds a value corresponding to the operation of the numeric keypad KIO on the operation board. In other words, the numerical value assigned to the key operated immediately before is held in the numeric keypad register TENKY. For example, if you press the key that displays the number 3 on the numeric keypad KtO, that number 3 is held in the register T E N l (Y. Therefore, when subroutine rSETSJ is executed, the target value data specified by the numeric keypad is The contents of the key KGa or 6b are sequentially increased or decreased depending on the duration and number of times the key KGa or 6b is pressed.

例えば、テンキーの数値2のキーを押してからズームア
ツプキーKt3aを押し続けると、メインコロナ系の目
標値データSMCのアドレスに2を加えたアドレスに存
在する分離コロナ系の目標値データSDCの内容が、レ
ジスタDLTTMの値の20カウントに1回の割合いで
、+1ずつ増大する。
For example, if you press the number 2 key on the numeric keypad and then continue to press the zoom up key Kt3a, the contents of the target value data SDC for the isolated corona system located at the address of the main corona system target value data SMC plus 2 will be displayed. , increases by +1 once every 20 counts of the value of register DLTTM.

次に第8e図を参照してサブルーチンrGENTRGJ
 を説明する。このルーチンでは、まず操作ボート上の
クリア/ストップキーKCをチェックする。キーKCが
オンなら、Bレジスタを0にクリアし、その内容を1−
リガデータTRIGにセットして元のルーチンに戻る。
Next, referring to FIG. 8e, subroutine rGENTRGJ
Explain. In this routine, first the clear/stop key KC on the operation board is checked. If key KC is on, clear the B register to 0 and save its contents to 1-
Set the trigger data TRIG and return to the original routine.

クリア/ストップキーKCがオフなら、テンキーレジス
タT E N K Yの内容をアキュームレータにロー
ドし、その値をチェックする。
If the clear/stop key KC is off, the contents of the numeric keypad register TENKY are loaded into the accumulator and its value is checked.

その値が4以下の場合、Bレジスタに1をセットし、続
いてアキュームレータの内容をデクリメン1〜する。そ
の結果をチェックし、その内容が負でなければ、Bレジ
スタの内容を上位桁に向かって1ビットシフ1−(即ち
左シフト)シ、再びアキュームレータの内容をデクリメ
ントし、その結果が負になるまで上記処理を繰り返す。
If the value is 4 or less, 1 is set in the B register, and then the contents of the accumulator are decremented from 1 to 1. Check the result, and if the content is not negative, shift the content of the B register by 1 bit toward the upper digits (i.e. shift left), and decrement the content of the accumulator again until the result becomes negative. Repeat the above process.

アキュームレータの内容が負になったら、Bレジスタの
内容を、トリガデータTRTGにセラ1−する。
When the contents of the accumulator become negative, the contents of the B register are set to trigger data TRTG.

つまり、テンキーの数値0,1.213及び4のキーの
いずれかが押された後でこのサブルーチンを実行すると
、トリガデータTRIGの各ビット0.1,2.3及び
4がrlJにセットされ、他のビットがrOJにセット
される。即ち、テンキーの数値0のキーを押せばメイン
コロナ系のみを付勢にするようにトリガデータTRIG
がセットされ、同様に、数値1,2.3及び4のキーを
押せば転写コロナ系1分瀬コロナ系、クリーニングコロ
ナ系、@像バイアス系及び除電ランプ系のみを付勢する
ように、それぞれトリガデータTRIGがセットされる
(第6c図参照)。
In other words, if this subroutine is executed after any of the numerical keys 0, 1.213, and 4 on the numeric keypad is pressed, each bit 0.1, 2.3, and 4 of the trigger data TRIG will be set to rlJ. Other bits are set in rOJ. That is, the trigger data TRIG is set so that only the main corona system is energized when the key with the number 0 on the numeric keypad is pressed.
is set, and similarly, if you press the keys with numbers 1, 2. Trigger data TRIG is set (see Figure 6c).

次に第8f図を参照してサブルーチンrALL。Next, referring to FIG. 8f, subroutine rALL is executed.

D」を説明する。このルーチンでは、まずテンキーレジ
スタTENKYの内容をBレジスタにロードし、その値
をチェックする。4以下なら、次の処理を行なう。即ち
、ドラム電Jεバッファの先頭にあるMCDDのアドレ
スの値をI−I Lレジスタにセラトシ、ドラム@流サ
ンプリングデータDRDの内容をアキュームレータにロ
ードし、その内容を、HLレジスタの内容とBレジスタ
の内容との和の値のアドレスにストアする。
D” will be explained. In this routine, first the contents of the numeric keypad register TENKY are loaded into the B register and its value is checked. If it is 4 or less, perform the following process. That is, the value of the address of MCDD at the head of the drum electric Jε buffer is loaded into the I-IL register, the contents of the drum@stream sampling data DRD are loaded into the accumulator, and the contents are combined with the contents of the HL register and the B register. Store at the address of the sum of the contents.

つまり、高圧電源ユニノI−200から送られ、第6 
b図に示す受信バッファのD RDに保持されるトラム
電流データは、その時に押されたテンキーの値に応じて
、第6b図に示すドラム電流バッファのMCDD、TC
DD、0CDD及びCCDDにストアされる。即ち、テ
ンキーの数値0のキーを押してメインコロナ系のドラム
電流設定を行なう場合には、その時に感光体ドラムに流
れろ電流の値が、ドラム電流バッファのMCDDにスト
アされる。TCDD、DCDD及びCCDDには、それ
ぞれ、転写コロナ系2分離コロナ系及びクリーニングコ
ロナ系のドラム電流が、それぞれストアされる。
In other words, it is sent from the high voltage power supply Unino I-200, and
The tram current data held in DRD of the reception buffer shown in Fig. 6b is changed to MCDD and TC of the drum current buffer shown in Fig. 6b according to the value of the numeric keypad pressed at that time.
Stored in DD, 0CDD and CCDD. That is, when setting the drum current for the main corona system by pressing the number 0 key on the numeric keypad, the value of the current flowing to the photosensitive drum at that time is stored in MCDD of the drum current buffer. Drum currents for a transfer corona system, a separation corona system, and a cleaning corona system are stored in the TCDD, DCDD, and CCDD, respectively.

第8a図の待機処理の中の表示処理の一部のサブルーチ
ンrD T S PJを第8b図に示す。第8b図を参
照して説明する。まず最初にモードスイッチSWの状態
をチェックする。SWがオフ、即ち通常モードなら、コ
ピー倍率のデータをアキュームレータにロードし、その
値に応じた数値情報を、操作ボード上の倍率表示D D
 4に表示する。スイッチSWがオンの場合、テンキー
レジスタTENKYの内容をBレジスタにロードし、第
6b図に示すドラム電流バッファの先頭に位置するMC
DDのアドレスの値をHLレジスタにセラ1−シ、HL
レジスタの内容とBレジスタの内容との和のアドレスの
データを、アキュームレータにロードし、そのデータを
操作ボード上の倍率表示iD4に表示する。
FIG. 8b shows a subroutine rD T S PJ that is part of the display processing in the standby processing of FIG. 8a. This will be explained with reference to FIG. 8b. First, check the state of the mode switch SW. When the SW is off, that is, in normal mode, copy magnification data is loaded into the accumulator, and numerical information corresponding to that value is displayed on the operation board's magnification display D.
Display on 4. When the switch SW is on, the contents of the numeric keypad register TENKY are loaded into the B register, and the MC located at the head of the drum current buffer shown in Fig. 6b is loaded.
Set the address value of DD to HL register, HL
Data at the address of the sum of the contents of the register and the contents of the B register is loaded into the accumulator, and the data is displayed on the magnification display iD4 on the operation board.

つまり、通常は表示器D4にコピー倍率が表示されるが
、モードスイッチSWをオンにして、ドラム電流設定モ
ードにすると、表示器D4に調整中のドラム電流MCD
D、TCDD、DCDD又はCCDDの値が表示される
。この表示内容は、高圧高源ユニット200でサンプリ
ングする実際のドラム電流であるから、実際のドラム電
流の値を表示器D4で確認し、なから、ズームアツプキ
ーに6a及びズームダウンキーに6bを使用して各制御
系の設定値(即ち目標値)を更新することができる。
In other words, normally the copy magnification is displayed on the display D4, but when the mode switch SW is turned on and the drum current setting mode is set, the drum current MCD being adjusted is displayed on the display D4.
The value of D, TCDD, DCDD or CCDD is displayed. This display content is the actual drum current sampled by the high voltage high source unit 200, so check the actual drum current value on the display D4, and press 6a on the zoom up key and 6b on the zoom down key. The set values (i.e., target values) of each control system can be updated using the following information.

複写プロセス制御ユニット100の受信割込サービスル
ーチンを第8g図に示す。ユニット100は、内部のシ
リアルインタフェースユニットで高圧?!!源ユニット
200からのデータを受信すると、受(g割込み要求が
発生し、第8g図の処理を実行する。
The receive interrupt service routine of copy process control unit 100 is shown in FIG. 8g. Is the unit 100 a high voltage internal serial interface unit? ! ! When data is received from the source unit 200, an interrupt request is generated and the process shown in FIG. 8g is executed.

第8g図を参照して説明する。このルーチンでは。This will be explained with reference to FIG. 8g. In this routine.

まずレジスタを退避し、シリアルインタフェースユニッ
トの受信バッファレジスタRXBの内容をアキュームレ
ータAにロードし、ロードしたデータが所定の同期キャ
ラクタと一致するかどうかをチェックする。同期キャラ
クタでなければ、第6b図に示す受信バッファの先頭ア
ドレス、即ちMCDのアドレスをHLレジスタにセット
し、受信バイトカウンタRXCNTの内容をBレジスタ
にセットし、HLレジスタとBレジスタの内容の和で示
されるアドレスのメモリに、アキュームレータAの内容
、即ち受信した1バイトのデータをストアする。そして
、受信バイトカウンタRXCNTをインクリメントする
。受(mバイトカウンタRXCNTは、その値が12以
上になった時、及び同期キャラクタを受信した時に、0
にクリアされる。
First, the register is saved, the contents of the receive buffer register RXB of the serial interface unit are loaded into the accumulator A, and it is checked whether the loaded data matches a predetermined synchronization character. If it is not a synchronous character, set the start address of the receive buffer shown in Figure 6b, that is, the address of MCD, in the HL register, set the contents of the receive byte counter RXCNT in the B register, and calculate the sum of the contents of the HL register and the B register. The contents of accumulator A, ie, the received 1-byte data, are stored in the memory at the address indicated by . Then, the received byte counter RXCNT is incremented. Reception (m-byte counter RXCNT is set to 0 when its value becomes 12 or more and when a synchronization character is received.
cleared.

次に、送信終了フラグFSTをチェックして、それが「
1」になるまで待つ。「1」になったら、第6b図に示
す送信バッファの先頭アドレス、即ちTXSYNCのア
ドレスの値をHLレジスタにセットし、送信バイトカウ
ンタTXCNTの内容をアキュームレータAにロードし
、HLレジスタとアキュームレータAとの和で示される
送信バッファ上のメモリの内容をアキュームレータにロ
ードして、その内容をシリアルインタフェースユニット
の送信バッファTXI3にストアする。次に送(iバイ
1−カウンタの内容をインクリメントする。但し、TX
CNTが8以上になったら、それをOにクリアする。次
に、前に退避しておいたレジスタの内容を元に戻し、割
込みを許可してこのルーチンから元のルーチンに戻る。
Next, check the transmission end flag FST and see if it is "
Wait until it reaches 1. When the value becomes "1", set the start address of the transmission buffer shown in FIG. The contents of the memory on the transmission buffer indicated by the sum of are loaded into the accumulator, and the contents are stored in the transmission buffer TXI3 of the serial interface unit. Next, increment the contents of the transmission (iby1-counter. However, TX
When CNT becomes 8 or more, clear it to O. Next, the contents of the previously saved registers are restored, interrupts are enabled, and this routine returns to the original routine.

送信バッファTX[3にストアされたデータは、自動的
に(ソフトウェア処理とは別に)シリアルデータに変換
されて、高圧電源二二ツI−200に送イaされる。
The data stored in the transmission buffer TX[3 is automatically converted (independently from software processing) into serial data and sent to the high voltage power supply 22 I-200.

複写プロセス制御ユニット100の送4Bバッファ及び
受信バッファは第6b図に示すようになっており、送信
バッファに存在する同期キャラクタTXSYNC,トリ
ガデータTRIG、バイアスデータ13IAS、目標イ
直データSMC,STC,5DC1SCC及びSBVが
高圧Wi源ユニー) l−2QOに送信される。また、
高圧電源ユニット200が送信するサンプリングデータ
M CD 、 T CD 。
The transmission 4B buffer and reception buffer of the copying process control unit 100 are as shown in FIG. and SBV are sent to the high voltage Wi source unit) l-2QO. Also,
Sampling data M CD and T CD transmitted by the high voltage power supply unit 200.

DCD、CCD、BVD、QVD、DI−ID、BTD
、DRD、異常フラグEMG及びEMG2が第6b図の
受信バッファにストアされる。
DCD, CCD, BVD, QVD, DI-ID, BTD
, DRD, abnormality flags EMG and EMG2 are stored in the receive buffer of FIG. 6b.

複写プロセス制御ユニット100と高圧W1gユニノ1
−200とは、データの送(Uと受信とを交互に行なう
が、最初のデータ送信は、複写プロセス制御ユニット1
00が初期設定(第8a図のGl)で行なう。一度デー
タ送信が開始されると、ト■写プロセス制御ユニットと
高圧゛1π源ユニットは、各々の受信割込サービスルー
チンの実tjによって、データの送信と受(nとを繰り
返す。
Copying process control unit 100 and high pressure W1g unino 1
-200 means that data transmission (U and reception) is performed alternately, but the first data transmission is from the copy process control unit 1.
00 is the initial setting (Gl in FIG. 8a). Once data transmission is started, the copying process control unit and the high voltage 1π source unit repeat data transmission and reception (n) according to the execution of their respective receive interrupt service routines.

なお、第6a図に示すバッファのデータは、マーfクロ
コンピュータエC1の電源ラインに接読されたバッテリ
BAT(第3図参照)によって電源オフ時でも保持され
、第6b図に示すバッファのデ−夕は複写プロセス制御
ユニット100の電源ラインに接続された図示しないバ
ッテリによって保持される。
The data in the buffer shown in FIG. 6a is retained even when the power is turned off by the battery BAT (see FIG. 3) connected to the power line of the microcomputer C1, and the data in the buffer shown in FIG. - and is maintained by a battery (not shown) connected to the power supply line of the copying process control unit 100.

なお、上記実施例では複写機の高圧電源装置に本発明を
適用した例を説明したが、一般の低圧電源装置、蛍光灯
付勢装置′、ダ々にも本発明は適用できる。
In the above embodiment, an example in which the present invention is applied to a high-voltage power supply device of a copying machine has been described, but the present invention can also be applied to a general low-voltage power supply device, a fluorescent lamp energizing device', and a Dada.

[効果] 以上のとおり本発明によれば、[つの制御装置で多数の
互いに独立した′/Il源系を集中的に制御できるので
、電源の系7抗数が多い場合でも回路構成が簡単になる
。しかも周波数の高いパルスを発生できるので、1−ラ
ンスでの損失が小さくなり、トランスを小型jヒできる
。また、実施的のように湿度、温度等を検出してその検
出結果を各制御系の制御に反映させる場合には、環境の
変化に応じた装置動作の変化を防止できる。
[Effects] As described above, according to the present invention, a large number of mutually independent '/Il source systems can be centrally controlled with one control device, so the circuit configuration can be simplified even when the power supply system 7 has many resistors. Become. Moreover, since high-frequency pulses can be generated, the loss in the first lance is reduced, and the transformer can be made smaller. Furthermore, when humidity, temperature, etc. are detected and the detection results are reflected in the control of each control system as in the practical case, it is possible to prevent changes in device operation in response to changes in the environment.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、第2a図の複写機の感光体ドラムの近傍の構
成要素及びそれらと電気回路との接続を示すブロック図
である。 第2a図は、本発明を実施する一形式の複写機の内部の
構成を示す正面図である。 第2b図は、第2a図の複写機の操作ボードの外j現を
示す平面図である。 第3図は、第1図の高圧電源装置)I−200の電気回
路構成を示すブロック図である。 第4図は、第1図の複写プロセス制御ユニy l”10
0とその周辺回路の電気回路構成を示すブロック図であ
る。 第5a図は第3図の各48号のタイミングの一例を示す
波形図、第5b図は第3図のマイクロコンピュータIC
Iの動作タイミングの概略を示すタイミングチャートで
ある。 第6a図は第3図のマイクロコンピュータIC1の内部
メモリの一部の構成を示すメモリマツプである。 第6b図は第4図の複写プロセス制御ユニット100の
内部メモリの一部の構成を示すメモリマツプである。 第6C図は第6a図に示すレジスタTRIG。 EMG及びEMG2の各ビットの割当てを示すメモリマ
ツプである。 第7a図、第7b図、第7C図、第7d図及び第7e図
は、第3図のマイクロコンピュータICIの動作を示す
フローチャートである。 第8a図、第8b図、第8C図、第8d図、第8c図、
第8f図及び8g図は、第4図の複写プロセス制御ユニ
ット100の動作を示すフローチャー1−である。 1:感光体ドラム   2:メインチャージャ3二呪像
スリーブ   4:転写チャージャ5:分離チャージャ
  6:転写前除電ランプ7:クリーニング前チャージ
ャ 8:除電ランプ    9;サーミスタ10:湿度セン
サ 100 : ;M写プロセス制御ユニソ1−200=高
圧電1原ユニノ1− 300:操作ボード TI、丁2.T3.T4.丁5.T6ニトランス(変圧
器)241〜246:ドライバ回路(スイッチング手段
)VRI〜VR6:可変低抗器(フィードバック信号発
生手段) 205:交流−直流変換回路(電力供給手段)ICI 
:マイクロコンピュータ IC2,IC3:タイマ (ICI + rc2 + IC3: ffl子制御手
段)SW:モードスイッチ KGa:ズームアツプキー に6b:ズームダウンキー に10;テンキー
FIG. 1 is a block diagram showing components near the photosensitive drum of the copying machine shown in FIG. 2a and connections between them and an electric circuit. FIG. 2a is a front view showing the internal configuration of one type of copying machine embodying the present invention. FIG. 2b is a plan view showing the exterior of the operation board of the copying machine shown in FIG. 2a. FIG. 3 is a block diagram showing the electric circuit configuration of the high voltage power supply device (I-200) shown in FIG. 1. FIG. 4 shows the copying process control unit y l"10 of FIG.
FIG. 2 is a block diagram showing an electric circuit configuration of 0 and its peripheral circuits. Figure 5a is a waveform diagram showing an example of the timing of each number 48 in Figure 3, and Figure 5b is a waveform diagram of the microcomputer IC in Figure 3.
2 is a timing chart showing an outline of the operation timing of I. FIG. 6a is a memory map showing the structure of a part of the internal memory of the microcomputer IC1 of FIG. FIG. 6b is a memory map showing the configuration of a portion of the internal memory of the copying process control unit 100 of FIG. FIG. 6C is the register TRIG shown in FIG. 6a. This is a memory map showing the allocation of each bit of EMG and EMG2. 7a, 7b, 7c, 7d, and 7e are flowcharts showing the operation of the microcomputer ICI of FIG. 3. Figure 8a, Figure 8b, Figure 8C, Figure 8d, Figure 8c,
8f and 8g are flowcharts 1- showing the operation of the copying process control unit 100 of FIG. 4. FIG. 1: Photoconductor drum 2: Main charger 3 Dual image sleeve 4: Transfer charger 5: Separation charger 6: Pre-transfer static eliminator 7: Pre-cleaning charger 8: Static eliminator lamp 9: Thermistor 10: Humidity sensor 100: ;M copying process Control Unison 1-200 = High Voltage Electric 1 Gen Unino 1-300: Operation board TI, 2. T3. T4. Ding 5. T6 Nitrans (transformer) 241 to 246: Driver circuit (switching means) VRI to VR6: Variable resistor (feedback signal generation means) 205: AC-DC conversion circuit (power supply means) ICI
: Microcomputer IC2, IC3: Timer (ICI + rc2 + IC3: ffl child control means) SW: Mode switch KGa: 6b for zoom up key: 10 for zoom down key; numeric keypad

Claims (3)

【特許請求の範囲】[Claims] (1)変圧器、該変圧器の一次側に出力端子が接続され
たスイッチング手段、および変圧器の二次側の出力レベ
ルを検出するフィードバック信号発生手段、をそれぞれ
備える複数の電力出力ユニット; 前記各々の電力出力ユニットのスイッチン グ手段の入力側に所定の直流電力を供給する電力供給手
段;および 前記フィードバック信号発生手段の出力信 号をデジタル量に変換するアナログ/デジタル変換手段
、互いに周期の異なる第1のクロック信号及び第2のク
ロック信号を発生するクロック信号発生手段、および該
手段が出力する第1のクロック信号に同期して第2のク
ロック信号を計数し第1のクロック信号の周期でタイマ
設定値に応じたパルス幅のパルス信号を生成し該パルス
信号で前記複数の各々の電力出力ユニットのスイッチン
グ手段を制御する複数のタイマを含み;各々の電力出力
ユニットについて予め定めた目標出力レベルと前記フィ
ードバック信号発生手段の各出力レベルとに応じて、前
記複数のタイマの各々の計数値をそれぞれ設定する、電
子制御手段; を備える複合電源装置。
(1) A plurality of power output units each comprising a transformer, a switching means having an output terminal connected to the primary side of the transformer, and a feedback signal generating means for detecting the output level on the secondary side of the transformer; power supply means for supplying predetermined DC power to the input side of the switching means of each power output unit; and analog/digital conversion means for converting the output signal of the feedback signal generation means into a digital quantity; clock signal generating means for generating a clock signal and a second clock signal, and counting the second clock signal in synchronization with the first clock signal outputted by the means, and setting a timer according to the period of the first clock signal. a plurality of timers for generating a pulse signal having a pulse width according to the value and controlling switching means of each of the plurality of power output units with the pulse signal; a predetermined target output level for each power output unit; A composite power supply device comprising: electronic control means for setting each count value of each of the plurality of timers according to each output level of the feedback signal generation means.
(2)前記電子制御手段は、湿度検出手段を備え、該手
段が出力する情報に応じて、前記タイマの少なくとも1
つの設定値を補正する前記特許請求の範囲第(1)項記
載の複合電源装置。
(2) The electronic control means includes humidity detection means, and detects at least one of the timers according to information outputted by the humidity detection means.
The composite power supply device according to claim 1, which corrects two setting values.
(3)前記電子制御手段は、温度検出手段を備え、該手
段が出力する情報に応じて、前記タイマの少なくとも1
つの設定値を補正する前記特許請求の範囲第(1)項又
は第(2)項記載の複合電源装置。
(3) The electronic control means includes temperature detection means, and depending on the information outputted by the means, at least one of the timers
The composite power supply device according to claim (1) or (2), which corrects two setting values.
JP2173786A 1986-02-03 1986-02-03 Complex power unit Pending JPS62181669A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2173786A JPS62181669A (en) 1986-02-03 1986-02-03 Complex power unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2173786A JPS62181669A (en) 1986-02-03 1986-02-03 Complex power unit

Publications (1)

Publication Number Publication Date
JPS62181669A true JPS62181669A (en) 1987-08-10

Family

ID=12063387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2173786A Pending JPS62181669A (en) 1986-02-03 1986-02-03 Complex power unit

Country Status (1)

Country Link
JP (1) JPS62181669A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487559A (en) * 1990-07-27 1992-03-19 Tokyo Electric Co Ltd High-voltage power source controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0487559A (en) * 1990-07-27 1992-03-19 Tokyo Electric Co Ltd High-voltage power source controller

Similar Documents

Publication Publication Date Title
US6847794B2 (en) Image forming device
JP2898661B2 (en) Image forming device
JPS62181669A (en) Complex power unit
JPS62236361A (en) Composite power source
JPS62279366A (en) High voltage power unit for electrostatic recorder
JPS62178981A (en) High voltage power unit for electrostatic recorder
JPH01120570A (en) Image formation control device
JPS62290355A (en) Composite power source device
JPS59228262A (en) Image density controller of copying machine
JP2009086106A (en) Image forming apparatus
JPS62279367A (en) High voltage power unit for electrostatic recorder
JP2004109318A (en) Image forming apparatus
JPH10116154A (en) Input detecting device
JPH0872327A (en) Electrophotographic page printer
JPH09120220A (en) Color electrophotographic device
JP2004341375A (en) Image forming apparatus
JPS63123037A (en) Exposure controller
JPH0710178B2 (en) Combined power supply
JPS59129870A (en) Control device of copying machine
JP3089018B2 (en) Mode setting device for copy image forming apparatus
JPH0736345A (en) Scanning position detecting device for electrophotographic device
JPS59129868A (en) Control device of copying machine
JP2807319B2 (en) Load power control device
JPH03296072A (en) Copying device provided with recall function
JPS63293562A (en) Image forming device