JPS62178382U - - Google Patents
Info
- Publication number
- JPS62178382U JPS62178382U JP6556086U JP6556086U JPS62178382U JP S62178382 U JPS62178382 U JP S62178382U JP 6556086 U JP6556086 U JP 6556086U JP 6556086 U JP6556086 U JP 6556086U JP S62178382 U JPS62178382 U JP S62178382U
- Authority
- JP
- Japan
- Prior art keywords
- analog
- adder
- thickness direction
- slice thickness
- position signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Description
第１図はこの考案の一実施例の模式的な斜視図
、第２図は同実施例の回路図、第３図はスライス
位置を説明するための模式図、第４図は他の実施
例の模式的な斜視図である。 １，７……シンチレータ、２，２′……光電子
増倍管、３……Ｄ／Ａ変換器、４……加算器、５
……Ａ／Ｄ変換器、６……被検体。
、第２図は同実施例の回路図、第３図はスライス
位置を説明するための模式図、第４図は他の実施
例の模式的な斜視図である。 １，７……シンチレータ、２，２′……光電子
増倍管、３……Ｄ／Ａ変換器、４……加算器、５
……Ａ／Ｄ変換器、６……被検体。
Claims (1)
- 被検体の周囲を囲むようリング型に形成され、
スライス厚さ方向に所定幅を有しており、スライ
ス厚さ方向のアナログ位置信号を出力する検出器
と、該アナログ位置信号に所定のアナログオフセ
ツト信号を加える加算器と、該加算器の出力信号
をＡ／Ｄ変換するＡ／Ｄ変換器とを有するリング
型ＥＣＴ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6556086U JPS62178382U (ja) | 1986-04-30 | 1986-04-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6556086U JPS62178382U (ja) | 1986-04-30 | 1986-04-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62178382U true JPS62178382U (ja) | 1987-11-12 |
Family
ID=30902746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6556086U Pending JPS62178382U (ja) | 1986-04-30 | 1986-04-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62178382U (ja) |
-
1986
- 1986-04-30 JP JP6556086U patent/JPS62178382U/ja active Pending