JPS62171215U - - Google Patents
Info
- Publication number
- JPS62171215U JPS62171215U JP5892586U JP5892586U JPS62171215U JP S62171215 U JPS62171215 U JP S62171215U JP 5892586 U JP5892586 U JP 5892586U JP 5892586 U JP5892586 U JP 5892586U JP S62171215 U JPS62171215 U JP S62171215U
- Authority
- JP
- Japan
- Prior art keywords
- hold
- output
- hold circuit
- relation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Filters And Equalizers (AREA)
Description
第１図は本考案実施例のブロツク図、第２図は
波形図である。 ４……前置ホールド回路、５……遅延手段、６
，７，８，９……遅延回路、１１……加算回路、
１２……１／５倍回路、１３……切換スイツチ。
波形図である。 ４……前置ホールド回路、５……遅延手段、６
，７，８，９……遅延回路、１１……加算回路、
１２……１／５倍回路、１３……切換スイツチ。
Claims (1)
- ノイズ発生期間に関連して前置ホールドを行う
前置ホールド回路と、該前置ホールド回路出力が
印加され全体の遅延時間が前置ホールド期間に等
しくｎ個の遅延回路が従属に接続されてなる遅延
手段と、前記前置ホールド回路及びｎ個の遅延回
路の出力を加算して約１ｎ＋１倍する加算手段と
、該加算手段出力をノイズ発生に関連して選択す
るスイツチ手段とよりなる雑音除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5892586U JPS62171215U (ja) | 1986-04-18 | 1986-04-18 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5892586U JPS62171215U (ja) | 1986-04-18 | 1986-04-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62171215U true JPS62171215U (ja) | 1987-10-30 |
Family
ID=30889938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5892586U Pending JPS62171215U (ja) | 1986-04-18 | 1986-04-18 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62171215U (ja) |
-
1986
- 1986-04-18 JP JP5892586U patent/JPS62171215U/ja active Pending