JPS62171179A - Semiconductor laser element and manufacture thereof - Google Patents

Semiconductor laser element and manufacture thereof

Info

Publication number
JPS62171179A
JPS62171179A JP1262386A JP1262386A JPS62171179A JP S62171179 A JPS62171179 A JP S62171179A JP 1262386 A JP1262386 A JP 1262386A JP 1262386 A JP1262386 A JP 1262386A JP S62171179 A JPS62171179 A JP S62171179A
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
flat end
channel layer
stripes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1262386A
Other languages
Japanese (ja)
Inventor
Masato Kawahara
正人 川原
Saeko Oshiba
小枝子 大柴
Hideaki Horikawa
英明 堀川
Keisuke Shinozaki
篠崎 啓助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP1262386A priority Critical patent/JPS62171179A/en
Publication of JPS62171179A publication Critical patent/JPS62171179A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

PURPOSE:To manufacture a semiconductor laser element, which has internal stripes having uniform stripe width of 1mum or less and excellent flatness and oscillates at low threshold currents and in which fine spot oscillation is acquired, by forming double hetero-junction structure on the upper side of the flat end surface of a laminate including a channel layer. CONSTITUTION:A P-type AlxGa1-xAs layer 33 as a channel layer and an N-type GaAs layer 35 as a second layer are shaped onto a substrate 31 in succession. A flat end surface 37a acquired by cleaving these semiconductor layers 31, 33 and 35 is formed in the direction orthogonal to the lamination planes of a laminate 37 constituted of a first layer, the channel layer and the second layer. Double hetero-junction structure 45 is shaped on the upper sides of the flat end surface (a cleavage plane) 37a and the N-type GaAs layer 35 directly or indirectly. The width of stripes for confining carriers and beams in the direction parallel with the joint surfaces of the double hetero-juntion 45 can be specified by the layer thickness (size shown by t) of the channel layer 33. The stripes are shaped in the direction vertical to a paper surface, and a section S represents the section of an active layer section orthogonal to the direction of the stripes.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、単−縦モートで、かつ、微小スポットで発
振する半導体レーザ素子及びその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a semiconductor laser device that oscillates in a single longitudinal mode and at a minute spot, and a method for manufacturing the same.

(従来の技術) 第4図(A)〜(C)は例えば文献(アプライド フィ
ジックス レターズ(Applied Physics
Letters) 46 (1985)  P、102
3〜1025)に開示された従来の内部ストライブ型半
導体レーザ素子の構造及び製造方法を説明するための製
造工程図である。この素子は横モード発振制御に有効な
構造を有しているため、微小スポットで発振することが
出来る。
(Prior art) Figures 4(A) to 4(C) are based on, for example, the literature (Applied Physics Letters).
Letters) 46 (1985) P, 102
3 to 1025) are manufacturing process diagrams for explaining the structure and manufacturing method of the conventional internal stripe type semiconductor laser device disclosed in Nos. 3 to 1025). Since this element has a structure effective for transverse mode oscillation control, it can oscillate at a minute spot.

先ず、−回目の液相エピタキシャル成長によってn型G
aAs基板11上に、N型AnXGa、−XAs第一ク
ラッド層13と、p型AjZ、Ga、−。
First, the n-type G is grown by -th liquid phase epitaxial growth.
On the aAs substrate 11, an N-type AnXGa, -XAs first cladding layer 13 and a p-type AjZ, Ga, -.

As活性層15と、P型AJ2.Ga、−XAs第二ク
ラッド下部層17と、電流狭窄層となるn型GaAs半
導体層19とを順次に連続的に形成して、第4図(A)
に示すようなウェハ構造を得る。
As active layer 15, P-type AJ2. A Ga, -XAs second cladding lower layer 17 and an n-type GaAs semiconductor layer 19 serving as a current confinement layer are successively formed, as shown in FIG. 4(A).
A wafer structure as shown in is obtained.

次に、通常のフォトリソ技術によってn型GaAs半導
体層19の必要部分をマスキングした後、さらに、この
部分以外のn型GaAs半導体層19がP型AflXG
a、、As第二クラッド下部層17上に約1μmの層厚
で残るようにこのn型GaAs半導体層19の部分領域
をエツチングして、この半導体層19の一部に逆メサ部
19aを形成する。
Next, after masking the necessary portions of the n-type GaAs semiconductor layer 19 by normal photolithography, furthermore, the n-type GaAs semiconductor layer 19 other than this portion is masked by a p-type AflXG.
a. A partial region of this n-type GaAs semiconductor layer 19 is etched so as to remain on the As second cladding lower layer 17 with a layer thickness of approximately 1 μm, and an inverted mesa portion 19a is formed in a part of this semiconductor layer 19. do.

続いて、二回目の液相エピタキシャル成長によって、N
型Aλ、lGap−XAs電流狭窄層21を、この逆メ
サ部19を除くn型GaAs半導体層19上に形成して
、第4図(B)に示すようなウェハ構造を得る。
Next, by a second liquid phase epitaxial growth, N
A type Aλ, lGap-XAs current confinement layer 21 is formed on the n-type GaAs semiconductor layer 19 except for this inverted mesa portion 19 to obtain a wafer structure as shown in FIG. 4(B).

次に、このウェハ全面を未飽和GaAsメルトバック融
液によってメルトバックさせる。このメルトバックの際
、GaAsのメルトバック速度はAJ2XGa、−、A
sの速度に比べて大きいから、露出されているn型Ga
As半導体層の逆メサ部19aのみが第二クラッド下部
層17に至るまで選択的にメルトエツチングされて、内
部ストライブが構成され、よって、n型GaAs半導体
層19は電流狭窄層と成る。これに引き続いて、P型l
XGa、−XAs層を、ストライブ内部及び電流狭窄層
上に成長させて、第二クラッド層の電流狭窄チャネル部
23aと、第二クラッド上部層23bとを形成し、ざら
に、p型GaAs層25を第二クラッド上部層23b上
に成長させてキャップ層25を形成する。
Next, the entire surface of the wafer is melted back with an unsaturated GaAs meltback melt. During this meltback, the meltback speed of GaAs is AJ2XGa, -, A
The exposed n-type Ga
Only the reverse mesa portion 19a of the As semiconductor layer is selectively melt-etched down to the second cladding lower layer 17 to form an internal stripe, so that the n-type GaAs semiconductor layer 19 becomes a current confinement layer. Following this, P-type l
An XGa, -XAs layer is grown inside the stripe and on the current confinement layer to form a current confinement channel part 23a of the second cladding layer and a second cladding upper layer 23b, and the p-type GaAs layer is roughly grown. 25 is grown on the second cladding upper layer 23b to form a cap layer 25.

上述したように、下地上に、第一クラッド層13と、活
性層15と、第二クラッド下部層17、電流狭窄チャネ
ル部23a及び第二クラッド上部層23bによって構成
され、又その内部にn型GaAs層及びN型AM、 G
 a I−x A sで構成された内部電流狭窄層を有
する第二クラッド層27とを具えた、第4図(C)に示
すような内部ストライブ型半導体レーザ素子を得ていた
。このような半導体レーザ素子は単−横モードで安定に
、かつ、微小スポット発振する。
As described above, the first cladding layer 13, the active layer 15, the second cladding lower layer 17, the current confinement channel part 23a, and the second cladding upper layer 23b are formed on the base, and therein is an n-type layer. GaAs layer and N-type AM, G
An internal stripe type semiconductor laser device as shown in FIG. 4(C) was obtained, which was provided with a second cladding layer 27 having an internal current confinement layer composed of a I-x As. Such a semiconductor laser element stably oscillates in a single transverse mode and emits a minute spot.

(発明が解決しようとする問題点) しかしながら、上述したような内部ストライブ型の半導
体レーザ素子においては、フォトエッチンク技術の加工
限界例えばフォトマスクの露光限界等の制約によってス
トライブの幅を狭くすることの出来る限界は決定されて
しまうため、ストライプ幅を1μm以下とし、より微小
スポットで発振する半導体レーザ素子を得ることは困難
であるという問題点があった。
(Problem to be Solved by the Invention) However, in the internal stripe type semiconductor laser device as described above, the width of the stripe has to be narrowed due to processing limitations of photo-etching technology, such as the exposure limit of a photomask. Since the limit of what can be achieved is determined, there is a problem in that it is difficult to obtain a semiconductor laser device with a stripe width of 1 μm or less and which oscillates with a smaller spot.

又、エツチング工程によフてストライブを形成するため
、素子内のストライブ方向の各所でのストライプ幅を均
一とすることが困難であるという問題点があった。さら
に、ラッピング等によって加工を行った基板面上にスト
ライブを形成するため、ストライブの平坦度は基板の平
坦度に依存してしまうという問題点があった。このよう
な問題点はストライブの直線性を損ねることとなり、半
導体レーザ素子の特性を悪化させることになる。
Furthermore, since the stripes are formed by an etching process, it is difficult to make the stripe width uniform at various locations in the stripe direction within the device. Furthermore, since the stripes are formed on the surface of the substrate processed by lapping or the like, there is a problem in that the flatness of the stripes depends on the flatness of the substrate. Such a problem impairs the linearity of the stripe and deteriorates the characteristics of the semiconductor laser device.

この出願の第一発明の目的は、上述した問題点を解決し
、1μm以下の均一なストライプ幅及び良好な平坦度を
有する内部ストライブを具え、低閾値電流で発振し、か
つ、微小スポット発振の得られる半導体レーザ素子を提
供することにある。
The object of the first invention of this application is to solve the above-mentioned problems, to provide an internal stripe with a uniform stripe width of 1 μm or less and good flatness, to oscillate with a low threshold current, and to oscillate with a minute spot oscillation. An object of the present invention is to provide a semiconductor laser device that can obtain the following properties.

この出願の第二発明の目的は、1μm以下の均一なスト
ライプ幅及び良好な平坦度を有する内部ストライブを具
え、低閾値電流で発振し、かつ、微小スポット発振の得
ら九る半導体レーザ素子を簡易に製造することが出来る
製造方法を提供することにある。
The object of the second invention of this application is to provide a semiconductor laser device which has an internal stripe having a uniform stripe width of 1 μm or less and good flatness, which oscillates with a low threshold current, and which can achieve minute spot oscillation. An object of the present invention is to provide a manufacturing method that can easily manufacture.

(問題点を解決するための手段) この目的の達成を図るため、この発明によれば、少なく
とも第一層と、一方の電極が接続されたチャネル層と、
第二層とから成る積層体、この積層体の平坦な端面の上
側に積層されたダブルヘテロ接合構造及びこのダブルヘ
テロ接合構造の前述した端面とは反対側上に直接又は間
接的に設けられた他方の電極を具えることを特徴とする
(Means for solving the problem) In order to achieve this object, according to the present invention, at least a first layer, a channel layer connected to one electrode,
a second layer, a double heterojunction structure laminated on the upper side of the flat end surface of this laminate, and a layer directly or indirectly provided on the opposite side of the double heterojunction structure from the above-mentioned end surface. It is characterized by comprising the other electrode.

この発明の実施に当り、第一層を第一導電型半導体層と
し、チャネル層を第二導電型半導体層とし、第二層を第
一導電型半導体層としこれら各半導体層を含み積層体を
構成するのが好適である。
In carrying out this invention, the first layer is a first conductivity type semiconductor layer, the channel layer is a second conductivity type semiconductor layer, and the second layer is a first conductivity type semiconductor layer, and a laminate including these semiconductor layers is formed. It is preferable to configure.

この発明の実施に当り、積層体の平坦な端面を半導体層
の劈開面とするのが好適である。
In carrying out the present invention, it is preferable that the flat end face of the laminate be used as the cleavage plane of the semiconductor layer.

又、Il、tm以下の均一なストライブ幅及び良好な平
坦度を有する内部ストライブを具える半導体レーザ素子
を製造するに当り、その製造工程は、第一層、チャネル
層及び第二層を順次に有する積層体を形成する工程と、
この積層体に平坦な端面を形成する工程と、この端面の
上側に直接又は間接的にダブルヘテロ接合構造を形成す
る工程と、前述したチャネル層に一方の電極を形成する
工程と、前述したダブルヘテロ接合構造に他方の電極を
形成する工程とを含むことを特徴とする。
Furthermore, in manufacturing a semiconductor laser device having an internal stripe having a uniform stripe width of less than Il, tm and good flatness, the manufacturing process involves forming a first layer, a channel layer, and a second layer. forming a laminate having sequentially;
A step of forming a flat end surface on this laminate, a step of forming a double heterojunction structure directly or indirectly on the upper side of this end surface, a step of forming one electrode on the channel layer described above, and a step of forming a double heterojunction structure on the above-mentioned channel layer. The method is characterized in that it includes a step of forming the other electrode in the heterojunction structure.

この発明の製造方法の実施に当り、第一層を第一導電型
半導体層とし、チャネル層を第二導電型半導体層とし、
第二層を第一導電型半導体層とし、これら各半導体層を
含む積層体を形成するのが好適である。
In implementing the manufacturing method of the present invention, the first layer is a first conductivity type semiconductor layer, the channel layer is a second conductivity type semiconductor layer,
Preferably, the second layer is a first conductivity type semiconductor layer, and a laminate including these semiconductor layers is formed.

この発明の製造方法の実施に当り、平坦な端面の形成を
半導体層を劈開することによって行うのが好適である。
In carrying out the manufacturing method of the present invention, it is preferable to form a flat end face by cleaving the semiconductor layer.

(作用) この発明の半導体レーザ素子の構造によりば、ダブルヘ
テロ接合構造はチャネル層を含む積層体の平坦な端面の
上側に設けられている。従って、このチャネル層の端面
と対応するダブルヘテロ接合構造の部分領域が半導体レ
ーザ素子のストライブとなる。さらに、このストライブ
の幅はチャネル層の層厚によって決定され、又、ストラ
イブの平坦度は端面の平坦度によって決定される。
(Function) According to the structure of the semiconductor laser device of the present invention, the double heterojunction structure is provided above the flat end surface of the laminate including the channel layer. Therefore, a partial region of the double heterojunction structure corresponding to the end face of this channel layer becomes a stripe of the semiconductor laser device. Further, the width of the stripe is determined by the layer thickness of the channel layer, and the flatness of the stripe is determined by the flatness of the end face.

ところで、例えば第一層を第一導電型半導体層とし、チ
ャネル層を第二導電型半導体層とし、第二層を第一導電
型半導体層とし、これら半導体層の積層面と直交する劈
開面の上側にダブルヘテロ接合構造を設けた場合、劈開
面は極めて平坦な面であるから、平坦度の良好なストラ
イブを容易に得ることが出来る。
By the way, for example, if the first layer is a first conductivity type semiconductor layer, the channel layer is a second conductivity type semiconductor layer, and the second layer is a first conductivity type semiconductor layer, the cleavage plane perpendicular to the lamination plane of these semiconductor layers is When a double heterojunction structure is provided on the upper side, since the cleavage plane is an extremely flat surface, stripes with good flatness can be easily obtained.

又、この発明の製造方法によれば、その製造工程中に第
一層、チャネル層及び第二層を順次に有する積層体を形
成する工程を有している。これら各層の形成ざらに層厚
等の制御は従来技術によって精度良く容易に行うことが
出来るから、例えば14m以下の任意かつ均一な層厚の
チャネル層を容易に形成することか出来る。従って、こ
のチャネル層を含む積層体の平坦な端面上にダブルヘテ
ロ接合構造を形成すると、このチャネル層の端面と対応
するダブルヘテロ接合部分領域は任意かつ均一な幅で、
かつ、平坦な半導体レーザ素子のストライブとなる。
Further, according to the manufacturing method of the present invention, the manufacturing process includes a step of forming a laminate having a first layer, a channel layer, and a second layer in this order. Since the formation of each of these layers and the control of layer thickness etc. can be easily performed with high accuracy using conventional techniques, it is possible to easily form a channel layer having an arbitrary and uniform layer thickness of, for example, 14 m or less. Therefore, when a double heterojunction structure is formed on a flat end surface of a laminate including this channel layer, the double heterojunction partial region corresponding to the end surface of this channel layer has an arbitrary and uniform width.
In addition, it becomes a stripe of a flat semiconductor laser element.

尚、例えば第一層を第一導電型半導体層とし、チャネル
層を第二導電型半導体層とし、第二層を第一導電型半導
体層とした場合、これら半導体層の積層面と直交する方
向に半導体層の劈開面を形成することによって平坦な端
面を容易に得ることが出来る。
Note that, for example, when the first layer is a first conductivity type semiconductor layer, the channel layer is a second conductivity type semiconductor layer, and the second layer is a first conductivity type semiconductor layer, the direction perpendicular to the lamination plane of these semiconductor layers. A flat end face can be easily obtained by forming a cleavage plane of the semiconductor layer.

(実施例) 以下、図面を参照してこの発明の実施例につき説明する
。尚、これらの図はこの発明が理解出来る程度に概略的
に示しであるにすぎず、その形状、寸法及び配置関係は
図示例に限定されるものではない。又、これら図におい
て同一の構成成分については同一の符号を付して示しで
ある。
(Embodiments) Hereinafter, embodiments of the present invention will be described with reference to the drawings. It should be noted that these figures are merely schematic illustrations to facilitate understanding of the present invention, and the shapes, dimensions, and arrangement relationships are not limited to the illustrated examples. Further, in these figures, the same components are designated by the same reference numerals.

この場合、第一層を例えば第一導電型半導体層としての
n型GaAs基板とし、チャネル層を例えば第二導電型
半導体層としてのp型AJZXGa、□As層とし、第
二層を例えば第一導電型半導体層としてのn型GaAs
層とした例で説明する。
In this case, the first layer is, for example, an n-type GaAs substrate as a first conductivity type semiconductor layer, the channel layer is, for example, a p-type AJZXGa, □As layer as a second conductivity type semiconductor layer, and the second layer is, for example, a first conductivity type semiconductor layer. n-type GaAs as a conductive semiconductor layer
This will be explained using an example of layers.

第1図はこの発明の半導体レーザ素子の構造を示す断面
図である。第1図において、31は第一層としてのn型
GaAs基板(以下、基板と称することもある)を示す
FIG. 1 is a sectional view showing the structure of a semiconductor laser device of the present invention. In FIG. 1, numeral 31 indicates an n-type GaAs substrate (hereinafter sometimes referred to as a substrate) as a first layer.

この基板31上には、チャネル層としてのP型AIL、
Ga、−XAsAs層上3第二層としてのn型GaAs
層35とが順次に設けである。又、第一層、チャネル層
及び第二層で構成した積層体37の積層面と直交する方
向に、これら半導体層31.33及び35を劈開するこ
とによって得た平坦な端面37aを有している。又、例
えば下側クラッド層としてのP型AjZ、Ga、−、A
s層39と、活性層としてのA2□0 a l−z A
 s層41と、上側クラッド層としてのN型AJZ、G
a、−、As層43とで構成したダブルヘテロ接合構造
45を、平坦な端面(劈開面)37aと、n型GaAs
層35との上側に直接又は間接的に設けである。尚、ダ
ブルヘテロ構造は少なくとも平坦な端面37aの上側に
設ければ良い。
On this substrate 31, a P-type AIL as a channel layer,
n-type GaAs as the third second layer on the Ga, -XAsAs layer
The layers 35 are sequentially provided. Further, it has a flat end face 37a obtained by cleaving these semiconductor layers 31, 33, and 35 in a direction perpendicular to the stacked surface of the stacked body 37 composed of the first layer, the channel layer, and the second layer. There is. Also, for example, P-type AjZ, Ga, -, A as the lower cladding layer.
s layer 39 and A2□0 a l-z A as an active layer
s layer 41 and N-type AJZ and G as upper cladding layers.
A double heterojunction structure 45 composed of a, -, As layers 43 is formed with a flat end face (cleavage plane) 37a and an n-type GaAs layer 43.
It is provided directly or indirectly above the layer 35. Note that the double heterostructure may be provided at least above the flat end surface 37a.

又、チャネル層33の所定領域を露出し、その露出部分
に一方の電極47が接続されており、又、ダブルヘテロ
接合構造45の前述した端面37aとは反対側に直接又
は間接的に他方の電極49を設けて、この発明の半導体
レーザ素子は構成されている。
Further, a predetermined region of the channel layer 33 is exposed, and one electrode 47 is connected to the exposed portion, and the other electrode 47 is directly or indirectly connected to the side opposite to the aforementioned end surface 37a of the double heterojunction structure 45. The semiconductor laser device of the present invention is configured by providing the electrode 49.

この半導体レーザ素子においては、チャネル層33の層
厚(第1図中、tで示す寸法)によって、ダブルヘテロ
接合45の接合面と平行方向のキャリア及び光を閉じ込
めるためのストライブの幅を規定することが出来る。つ
まり、ストライブは第1図の紙面に対して垂直な方向に
設けられ、第1図中、斜線を付して示す部分Sがストラ
イプ方向と直交する活性層部分の断面となる。又、スト
ライブは平坦な劈開面上に設けられることになる。
In this semiconductor laser device, the thickness of the channel layer 33 (dimension indicated by t in FIG. 1) defines the width of the stripe for confining carriers and light in the direction parallel to the junction surface of the double heterojunction 45. You can. That is, the stripes are provided in a direction perpendicular to the paper plane of FIG. 1, and the shaded portion S in FIG. 1 is a cross section of the active layer portion perpendicular to the stripe direction. Also, the stripes will be provided on a flat cleavage plane.

従って、ストライブの幅が非常に狭い任意な幅でかつ一
定で、さらに直線性に優れる半導体レーザ素子のストラ
イブを得ることが出来る。このため、極めて微小スポッ
トで発振する。
Therefore, it is possible to obtain stripes of a semiconductor laser device in which the width of the stripes is very narrow, arbitrary and constant, and furthermore, has excellent linearity. Therefore, oscillation occurs at an extremely small spot.

又、チャネル層33を挾むn型GaAsから成る第−及
び第二層は電流狭窄層として作用するから、低閾値電流
で発振すると共に、この第−及び第二層は横モード制御
に有効な光吸収層としても作用する。
Furthermore, since the second and second layers made of n-type GaAs sandwiching the channel layer 33 act as current confinement layers, oscillation occurs at a low threshold current, and the second and second layers are effective for transverse mode control. It also acts as a light absorption layer.

以下、第2図(A)及び(B)と、第1図とを参照して
この発明の半導体レーザ素子の製造方法につき説明する
Hereinafter, a method for manufacturing a semiconductor laser device according to the present invention will be explained with reference to FIGS. 2(A) and 2(B) and FIG. 1.

先ず、分子線エピタキシャル成長法等の好適な方法によ
フて、n型GaAs基板31上にP型入fiX Ga、
−XAsAs層上3n型GaAs層35とを順次に形成
して積層体35を得る。続いて、積層面と直交する方向
にこの積層体37を劈開し、劈開面37aを形成して、
第2図(A)に示すようなウェハ構造を得る。
First, by a suitable method such as molecular beam epitaxial growth, P-type fiX Ga,
- Three n-type GaAs layers 35 are sequentially formed on the XAsAs layer to obtain a laminate 35. Subsequently, this laminate 37 is cleaved in a direction perpendicular to the laminate plane to form a cleavage plane 37a,
A wafer structure as shown in FIG. 2(A) is obtained.

次に、第二回目のエピタキシャル成長によって、少なく
とも劈開面上側、例えば劈開面37aと、第二層とした
n型GaAs層35との上側に、P型AnyGa、−、
As層39と、Al1.Ga、−。
Next, by the second epitaxial growth, P-type AnyGa, -,
As layer 39 and Al1. Ga, -.

As層41と、N型AIl、Ga、−、As層43とを
順次に形成しダブルヘテロ接合構造45を形成して、第
2図(B)に示すようなウェハ構造を得る。
An As layer 41 and an N-type Al, Ga, -, As layer 43 are sequentially formed to form a double heterojunction structure 45, thereby obtaining a wafer structure as shown in FIG. 2(B).

次に、劈開面37aから離間した領域で、かつ、積層体
37の積層面上のN型AIl、Ga、−、As層43、
へl□Ga、、As層41%P型An。
Next, in a region spaced apart from the cleavage plane 37a and on the laminated surface of the laminated body 37, an N-type Al, Ga, -, As layer 43,
Hel□Ga, As layer 41% P type An.

Ga、−yAs層39及びn型GaAs層35の一部分
を除去して、チャネル層33の一部を露出する。続いて
、この露出したチャネル層330部分の上側に一方の電
極47を形成する。又、ダブルヘテロ接合構造45の前
述した端面37aとは反対側上に他方の電極49を形成
して、第1図に示したようなこの発明の半導体レーザ素
子を得ることが出来る。
Parts of the Ga, -yAs layer 39 and the n-type GaAs layer 35 are removed to expose a part of the channel layer 33. Subsequently, one electrode 47 is formed above the exposed channel layer 330 portion. Further, by forming the other electrode 49 on the side opposite to the aforementioned end surface 37a of the double heterojunction structure 45, the semiconductor laser device of the present invention as shown in FIG. 1 can be obtained.

尚、上述した実施例はn型GaAs基板を用いた例につ
き説明したが、p型GaAs基板を用い、各層の導電型
を実施例の導電型とは反対の導電型としても良い。
Although the above-mentioned embodiment has been described using an n-type GaAs substrate, a p-type GaAs substrate may be used and the conductivity type of each layer may be the opposite conductivity type to that of the embodiment.

又、この発明の半導体レーザ素子は上述した実施例に限
定されるものではなく、用いる材料及び積層体の形成方
法並びに平坦な端面の形成方法は他の好適な材料及び形
成方法としても良い。
Further, the semiconductor laser device of the present invention is not limited to the above-described embodiments, and the materials used, the method of forming the laminate, and the method of forming the flat end face may be other suitable materials and forming methods.

例えば、InP系の材料を用いて半導体レーザ素子を構
成することも出来る。さらに、第一層及び第二層を絶縁
層例えばSio2を以って構成し、チャネル層を例えば
真空蒸着法によって形成した金属薄膜層を以って構成し
、SiO□及び金属薄膜層から成る積層体に平坦な端面
を形成し、少なくともこの端面の上側にダブルヘテロ接
合構造を設けた半導体レーザ素子を作製しても良い。
For example, a semiconductor laser device can be constructed using an InP-based material. Further, the first layer and the second layer are composed of an insulating layer such as Sio2, the channel layer is composed of a metal thin film layer formed by, for example, a vacuum evaporation method, and a laminated layer consisting of SiO□ and a metal thin film layer is formed. A semiconductor laser device may be manufactured in which a flat end face is formed on the body and a double heterojunction structure is provided at least above the end face.

この場合は、半導体レーザのストライプ幅は、真空蒸着
法によって形成した金属薄膜の膜厚及び薄膜の精度で決
定される。
In this case, the stripe width of the semiconductor laser is determined by the thickness and precision of the metal thin film formed by vacuum evaporation.

又、第3図に示すように、下地51上に第一層31、チ
ャネル層33及び第二層35を順次に設け、例えばエツ
チングによって、第二層35の表面から下地51に至る
まで各層35.33及び31の一部を除去して平坦な端
面53を形成し、この端面53上側にダブルヘテロ接合
構造45を有する構造の半導体レーザ素子としても良い
Further, as shown in FIG. 3, the first layer 31, the channel layer 33, and the second layer 35 are sequentially provided on the base 51, and each layer 35 is formed from the surface of the second layer 35 to the base 51 by etching, for example. .33 and 31 may be partially removed to form a flat end face 53, and the semiconductor laser element may have a double heterojunction structure 45 above this end face 53.

尚、第一層、チャネル層、第二層、及びダブルヘテロ接
合構造を構成する各層の形成は、他の好適な方法例えば
液相エピタキシャル成長法、有機金属熱分解気相成長法
(MOCVD)等を用いても良い。
Note that the first layer, channel layer, second layer, and each layer constituting the double heterojunction structure may be formed by other suitable methods such as liquid phase epitaxial growth, metal organic pyrolysis vapor deposition (MOCVD), etc. May be used.

(発明の効果) 上述した説明からも明らかなように、この発明の半導体
レーザ素子及びその製造方法によれば、ダブルヘテロ接
合構造はチャネル層を含む積層体の平坦な端面(例えば
結晶の幕開面)の上側に設けられる。従って、このチャ
ネル層の端面と対応するダブルヘテロ接合構造の部分領
域が半導体レーザ素子のストライプとなる。さらに、こ
のストライプの幅はチャネル層の層厚によって決定され
、又、ストライブの平坦度は端面の平坦度によって決定
される。
(Effects of the Invention) As is clear from the above explanation, according to the semiconductor laser device and the manufacturing method thereof of the present invention, the double heterojunction structure has a flat end face of the stack including the channel layer (for example, the opening of the crystal). provided on the upper side of the surface). Therefore, the partial region of the double heterojunction structure corresponding to the end face of the channel layer becomes a stripe of the semiconductor laser device. Further, the width of the stripe is determined by the layer thickness of the channel layer, and the flatness of the stripe is determined by the flatness of the end face.

ところで、このチャネル層の層厚を例えば1μm以下の
任意かつ均一な層厚とすること及び平坦な端面を形成す
ることは、従来の成膜技術及び加工技術によって容易に
行える。これがため、1μm以下の均一なストライプ幅
及びストライブの平坦度がレーザキャビティーを通じて
一原子層程度と良好な内部ストライプを具えた半導体レ
ーザ素子及びその製造方法を提供することが出来る。
By the way, it is easy to set the thickness of this channel layer to an arbitrary and uniform layer thickness of 1 μm or less, for example, and to form a flat end face using conventional film forming techniques and processing techniques. Therefore, it is possible to provide a semiconductor laser device having a uniform stripe width of 1 μm or less and a good internal stripe with a stripe flatness of about one atomic layer throughout the laser cavity, and a method for manufacturing the same.

従りて、低閾値電流で発振すると共に、従来よりも微小
スポットで発振する半導体レーザ素子を提供することが
出来る。
Therefore, it is possible to provide a semiconductor laser device that oscillates with a low threshold current and oscillates in a smaller spot than the conventional one.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の半導体レーザ素子の構造を示す断面
図、 第2図(A)及び(B)はこの発明の製造方法を説明す
るための製造工程図、 第3図はこの発明の他の実施例の説明に供する断面図、 第4図(A)〜(C)は従来の半導体レーザ素子の説明
に供する線図である。 31 ・・・第一層(n型GaAs基板)33−・・チ
ャネル層(P型AlXGa、−xAs層)35−・・第
二層(n型GaAs層) 37−・・積層体 37a・・・平坦な端面(積層体の幕開面)39・・・
下側クラッド層 41・・・活性層 43・・・上側クラッド層 45−・・ダブルヘテロ接合構造 47−・・一方の電極、   49・−他方の電極51
−・下地 53−・・エツチングにより形成した平坦な端面。 特許出願人    沖電気工業株式会社Jf  第−k
 (n%”&aAs基矛反)JJ: +q 冬rJ (
P型Alx(raf−xAJ)” V =k (n”1
(raAJ) 37 才1隨゛漫イノトニ 乃 すlバわ嚇品(’Ifi層俸の壁間ω)J9  下
イUリクフッF/l tf?&佐層 13 上イりIクラ・y)一層 45  タ゛フ゛ルへ7D拝+千露遣 47−万の寵k       4’7  イ色万の電子
ケ二のを」月の牛4<奉し一丁゛糸チ上ホ1助1■刀第
1図 37a この発8月の呵醪、1投、芳六〇叛♂!、二■出第2図 5f ):尾   庁エヅテ/グ′1:よソセ4人゛し
ち婢顔セの兎7jヒ4列を示す町頗国 第3図 第4図
FIG. 1 is a cross-sectional view showing the structure of a semiconductor laser device of the present invention, FIGS. 2(A) and (B) are manufacturing process diagrams for explaining the manufacturing method of the present invention, and FIG. 3 is a cross-sectional view showing the structure of a semiconductor laser device of this invention. FIGS. 4A to 4C are diagrams illustrating a conventional semiconductor laser device. 31... First layer (n-type GaAs substrate) 33-... Channel layer (P-type AlXGa, -xAs layer) 35-... Second layer (n-type GaAs layer) 37-... Laminated body 37a...・Flat end surface (opening surface of laminate) 39...
Lower cladding layer 41...active layer 43...upper cladding layer 45...double heterojunction structure 47...one electrode, 49...other electrode 51
- Base 53 - A flat end surface formed by etching. Patent applicant Oki Electric Industry Co., Ltd. Jf No.-k
(n%” & aAs basic contradiction) JJ: +q winter rJ (
P-type Alx (raf-xAJ)” V = k (n”1
(RAAJ) 37 -year -old 1st "Man Inotoni no Luba Threated ('IFI layered wall Ω) J9 Lee U Rikufuk F / L TF? &Slayer 13 upper level Ikura y) 1st layer 45 7D worship to the file + 1,000 tsuyoshi 47-10,000 favors 4'7 100000000000000 electronic keys 4' Moon Cow 4゛Itochi Kamiho 1 Suke 1■ Sword 1 Figure 37a This August's Anmomi, 1 throw, Hiroku 0 rebellion♂! , 2nd Figure 2, 5f): Figure 3, Figure 4, showing four rows of rabbits with 4 people's faces, Figure 4

Claims (6)

【特許請求の範囲】[Claims] (1)少なくとも第一層と、一方の電極が接続されたチ
ャネル層と、第二層とから成る積層体、該積層体の平坦
な端面の上側に積層されたダブルヘテロ接合構造及び 該ダブルヘテロ接合構造の前記端面とは反対側上に設け
られた他方の電極 を具えることを特徴とする半導体レーザ素子。
(1) A laminate consisting of at least a first layer, a channel layer connected to one electrode, and a second layer, a double heterojunction structure laminated above the flat end surface of the laminate, and the double heterojunction structure A semiconductor laser element comprising another electrode provided on a side opposite to the end surface of the bonding structure.
(2)第一層を第一導電型半導体層とし、チャネル層を
第二導電型半導体層とし、第二層を第一導電型半導体層
としたことを特徴とする特許請求の範囲第1項記載の半
導体レーザ素子。
(2) Claim 1, characterized in that the first layer is a first conductivity type semiconductor layer, the channel layer is a second conductivity type semiconductor layer, and the second layer is a first conductivity type semiconductor layer. The semiconductor laser device described above.
(3)平坦な端面を半導体層の劈開面としたことを特徴
とする特許請求の範囲第2項記載の半導体レーザ素子。
(3) The semiconductor laser device according to claim 2, wherein the flat end face is the cleavage plane of the semiconductor layer.
(4)第一層、チャネル層及び第二層を順次に有する積
層体を形成する工程と、 該積層体に平坦な端面を形成する工程と、 該端面の上側にダブルヘテロ接合構造を形成する工程と
、 前記チャネル層に一方の電極を形成する工程と、 前記ダブルヘテロ接合構造に他方の電極を形成する工程
と を含むことを特徴とする半導体レーザ素子の製造方法。
(4) forming a laminate having a first layer, a channel layer, and a second layer sequentially; forming a flat end face on the laminate; and forming a double heterojunction structure on the upper side of the end face. A method for manufacturing a semiconductor laser device, comprising the steps of: forming one electrode on the channel layer; and forming the other electrode on the double heterojunction structure.
(5)第一層を第一導電型半導体層とし、チャネル層を
第二導電型半導体層とし、第二層を第一導電型半導体層
としたことを特徴とする特許請求の範囲第4項記載の半
導体レーザ素子の製造方法。
(5) Claim 4, characterized in that the first layer is a first conductivity type semiconductor layer, the channel layer is a second conductivity type semiconductor layer, and the second layer is a first conductivity type semiconductor layer. A method of manufacturing the semiconductor laser device described above.
(6)平坦な端面の形成を半導体層を劈開することによ
って行うことを特徴とする特許請求の範囲第5項記載の
半導体レーザ素子の製造方法。
(6) The method for manufacturing a semiconductor laser device according to claim 5, wherein the flat end face is formed by cleaving the semiconductor layer.
JP1262386A 1986-01-23 1986-01-23 Semiconductor laser element and manufacture thereof Pending JPS62171179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1262386A JPS62171179A (en) 1986-01-23 1986-01-23 Semiconductor laser element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1262386A JPS62171179A (en) 1986-01-23 1986-01-23 Semiconductor laser element and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS62171179A true JPS62171179A (en) 1987-07-28

Family

ID=11810502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1262386A Pending JPS62171179A (en) 1986-01-23 1986-01-23 Semiconductor laser element and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS62171179A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008037202A (en) * 2006-08-03 2008-02-21 Swcc Showa Device Technology Co Ltd Heater for steering wheel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008037202A (en) * 2006-08-03 2008-02-21 Swcc Showa Device Technology Co Ltd Heater for steering wheel

Similar Documents

Publication Publication Date Title
JP2827326B2 (en) Manufacturing method of semiconductor laser
EP0486128B1 (en) A semiconductor optical device and a fabricating method therefor
JPS62171179A (en) Semiconductor laser element and manufacture thereof
US5360763A (en) Method for fabricating an optical semiconductor device
JPS6077486A (en) Manufacture of semiconductor laser element
JPH0437598B2 (en)
JPS60126880A (en) Semiconductor laser device
JPH06350188A (en) Semiconductor laser element
JPH0194690A (en) Manufacture of buried type semiconductor laser device
JP2674592B2 (en) Semiconductor laser
JPH0770779B2 (en) Semiconductor laser manufacturing method
JPH0629618A (en) Multibeam semiconductor laser and manufacturing method thereof
JPH01281785A (en) Semiconductor laser and its manufacture
JPH0233972A (en) Semiconductor quantum wire structure
JPH07297497A (en) Semiconductor laser and its manufacturing method
JPS62169388A (en) Semiconductor laser element
JPS62179790A (en) Semiconductor laser
JPH04320083A (en) Semiconductor laser element and manufacture thereof
JPH0276284A (en) Manufacture of semiconductor laser
JPH0488628A (en) Manufacture of semiconductor device
JPS61125099A (en) Semiconductor laser and manufacture thereof
JPS6241437B2 (en)
JPH02146722A (en) Manufacture of quantum fine line
JPH0245986A (en) Manufacture of semiconductor laser device
JPH10209568A (en) Manufacture of semiconductor optical device