JPS62171020A - Microcomputer - Google Patents

Microcomputer

Info

Publication number
JPS62171020A
JPS62171020A JP61013139A JP1313986A JPS62171020A JP S62171020 A JPS62171020 A JP S62171020A JP 61013139 A JP61013139 A JP 61013139A JP 1313986 A JP1313986 A JP 1313986A JP S62171020 A JPS62171020 A JP S62171020A
Authority
JP
Japan
Prior art keywords
rom
mode register
initial value
circuit
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61013139A
Other languages
Japanese (ja)
Inventor
Takashi Kimura
隆 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP61013139A priority Critical patent/JPS62171020A/en
Publication of JPS62171020A publication Critical patent/JPS62171020A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

PURPOSE:To initialize a ROM without using a CPU, to reduce ROM capacity and to shorten the processing time by providing a circuit directly setting an initial value in the ROM to a mode register at the time of resetting. CONSTITUTION:Previously the mode register is initialized at a specific address in the ROM 1. Then a reset signal 8 is outputted from a resetting circuit 6. Accordingly a selector 3 selects an initializing program counter 4 to open an initial value transfer circuit 5. The action of a counter 4 transfers the initial value defined in the ROM 1 to each mode register 2 from a data bus 9 through the circuit 5. Then the reset signal is released to operate the CPU, which executes a program. Thus the ROM capacity and the processing time can be substantially reduced compared with a conventional system in which a program initializes a mode register through a CPU.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータに関シ、特にそのモー
ドレジスタの初期値設定に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to microcomputers, and particularly to setting initial values of mode registers thereof.

〔従来の技術〕[Conventional technology]

従来のマイクロコンピュータのモードレジスタの初期値
設定を図3金用いて説明する。従来の技術では、モード
レジスタ22に初期値を設定する為に、まずリセット回
路16からリセット信号17が入9 cpu 20が動
作する0又、ROM1Q上には、予めプログラムによジ
モードレジスタ22に初期値を設定する命令を定義して
おく0そして、リセット1g号17解除後、プログラム
が実行され、cpu20 ’]l−介して初期値がモー
ドレジスタ22に転送さnていた。
The initial value setting of the mode register of a conventional microcomputer will be explained using FIG. In the conventional technology, in order to set an initial value in the mode register 22, a reset signal 17 is first input from the reset circuit 16. Define an instruction to set the initial value 0 Then, after the reset 1g No. 17 is released, the program is executed and the initial value is transferred to the mode register 22 via the CPU 20']l-.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のモードレジスタの初期値設定技術は、プ
ログラムが介在していたので、リセット解除後にepu
の初期状態が設定された状態で即座に実行できず、かつ
設定の為のプログラムも必要となり、ROM容量の増大
を引きおこしてい友〇〔問題点を解決するための手段〕 本発明のマイクロコンピュータは従来のマイクロコンピ
ュータに初期値設定用プログラムカウンタとROMから
直接モードレジスタに転送する為の回路を設けたもので
ある。こnらは、リセット信号が入っている間、すなわ
ちepuが動作する前に動作可能となる。又、予めRO
M上の特定番地(初期値設定用プログラムカウンタが指
定できる範囲)に各モードレジスタの初期値全定義して
おく。
The conventional mode register initial value setting technology described above involved a program, so the epu
The microcomputer of the present invention cannot be executed immediately with the initial state set, and a program for setting is also required, causing an increase in ROM capacity. This is a conventional microcomputer equipped with a program counter for setting initial values and a circuit for directly transferring data from ROM to a mode register. These become operational while the reset signal is input, that is, before the EPU is activated. Also, RO in advance
All initial values of each mode register are defined at a specific address on M (a range that can be specified by the initial value setting program counter).

以上の手段を用いることにより、モードレジスタの初期
11[は、リセット時にcpu’(介さずに直接モード
レジスタに設定される。
By using the above means, the initial value 11[ of the mode register is set directly to the mode register without going through the CPU'(cpu') at the time of reset.

〔実施例〕〔Example〕

次に本発明についての実施例を記す。 Next, examples of the present invention will be described.

第1図は本発明の一実施例である。第2図は動作タイミ
ングチャートである。まず、ROM1上の特定番地に予
めモードレジスタ5の初期姐ヲ足義しておく。次にリセ
ット回路6からリセット信号8が出力される。するとセ
レクタ2が初期値設定用プログラムカウンタ3を選択し
、初期値転送用回路4が開く。そして初期値設定用プロ
グラムカラ/り3の動作によ、り、ROMI上の定義さ
れた初期値は、初期値転送用回路4全通し、バス】Oか
ら各モードレジスタ2に転送さnる。その後epuが動
作しプログラムを実行する。(リセット信号12解除後
通常のプログラムカウンタが動作する]3) 〔発明の効果〕 以上説明したように従来のcpuli介して、プログラ
ムによりモードレジスタの初期値設定を行なっていたマ
イクロコンピュータに比べ、本発明のマイクロコンピュ
ータは、リセット時にROM上の初期値を直接モードレ
ジスタに設定する回路を設ける仁とに工vROM容量の
短縮及び処理時間の短縮に;可動であり、その効果に大
である。
FIG. 1 shows an embodiment of the present invention. FIG. 2 is an operation timing chart. First, the initial value of the mode register 5 is stored in advance at a specific address on the ROM 1. Next, a reset signal 8 is output from the reset circuit 6. Then, the selector 2 selects the initial value setting program counter 3, and the initial value transfer circuit 4 opens. By the operation of the initial value setting program 3, the initial values defined on the ROMI are transferred to each mode register 2 through the initial value transfer circuit 4 and from the bus O. After that, the epu operates and executes the program. (The normal program counter operates after the reset signal 12 is released.) 3) [Effects of the invention] As explained above, compared to the conventional microcomputer in which the initial value of the mode register was set by a program through the CPU, this The microcomputer of the present invention has a circuit for directly setting the initial value on the ROM to the mode register at reset, and is highly effective in reducing the vROM capacity and processing time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に必要な回路図である。第2図はリセッ
ト時のタイミング図でおる。第3図に従来のマイクロコ
ンピュータの構成図である。 1・゛・・・・ROM、2・・・・・・モードレジスタ
、3・旧・・セレクタ、4・・・・・・初期値設定用プ
ログラムカウンタ、5・・・・・・リセット信号により
動作する回路S6・・・・・・リセット回路S7・・・
・・・アドレスバス、8・・・・・・リセット信号、9
・・・・・・データバス、10・・・・・・プログラム
カラ/り、11・・・・・・周辺回路、12・・・・・
・リセット信号、13・・・・・・プログラムカウンタ
、14・・・・・・初期値設定用プログラムカウンタ、
15・・・・・・初期値データ、】6・・・・・・リセ
ッ) IP回路% 17・・・・・・リセット信号、1
8・・・・・・RAM、19・・・・・・ROM。 20・・・・・・cpu、21・・・・・・パス、22
・・・・・・モードレジスタ、23・・・・・・周辺回
路。 /、S− 代理人 弁理士  内  原    晋U゛″く・・
FIG. 1 is a circuit diagram necessary for the present invention. Figure 2 is a timing diagram at the time of reset. FIG. 3 is a block diagram of a conventional microcomputer. 1...ROM, 2...Mode register, 3...Old...Selector, 4...Program counter for initial value setting, 5...By reset signal Operating circuit S6... Reset circuit S7...
... Address bus, 8 ... Reset signal, 9
...Data bus, 10...Program color/reference, 11...Peripheral circuit, 12...
・Reset signal, 13...Program counter, 14...Program counter for initial value setting,
15...Initial value data, ]6...Reset) IP circuit% 17...Reset signal, 1
8...RAM, 19...ROM. 20...cpu, 21...pass, 22
...Mode register, 23...Peripheral circuit. /, S- Agent Patent Attorney Susumu Uchihara U゛''ku...

Claims (1)

【特許請求の範囲】[Claims] 読み出し専用メモリ(以下ROM)と、随時書き換え可
能メモリ(以下RAM)と、周辺回路の動作状態を指定
するモードレジスタとを有するマイクロコンピュータに
おいて、従来のマイクロコンピュータに、モードレジス
タの初期値設定用プログラムカウンタと、ROMの内容
をモードレジスタに転送する為の制御部を追加した構成
をとり、リセット信号により、プログラムが実行するこ
となくROM上の初期値を直接モードレジスタに転送で
きることを特徴とするマイクロコンピュータ。
In a microcomputer that has a read-only memory (hereinafter referred to as ROM), a rewritable memory (hereinafter referred to as RAM), and a mode register that specifies the operating state of peripheral circuits, a program for setting the initial value of the mode register is installed in a conventional microcomputer. The microcontroller has a configuration in which a counter and a control section for transferring the contents of the ROM to the mode register are added, and the initial value on the ROM can be transferred directly to the mode register without executing a program by means of a reset signal. Computer.
JP61013139A 1986-01-23 1986-01-23 Microcomputer Pending JPS62171020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61013139A JPS62171020A (en) 1986-01-23 1986-01-23 Microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61013139A JPS62171020A (en) 1986-01-23 1986-01-23 Microcomputer

Publications (1)

Publication Number Publication Date
JPS62171020A true JPS62171020A (en) 1987-07-28

Family

ID=11824827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61013139A Pending JPS62171020A (en) 1986-01-23 1986-01-23 Microcomputer

Country Status (1)

Country Link
JP (1) JPS62171020A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473409A (en) * 1987-09-14 1989-03-17 Hitachi Ltd Integrated circuit
JPH01149158A (en) * 1987-12-04 1989-06-12 Mitsubishi Electric Corp Semiconductor integrated circuit
JPH02159613A (en) * 1988-12-13 1990-06-19 Nec Corp Microcomputer
JPH04304581A (en) * 1991-04-01 1992-10-27 Fujitsu Ltd Information processor
JPH04361311A (en) * 1991-06-07 1992-12-14 Nec Ic Microcomput Syst Ltd Single chip microcomputer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6473409A (en) * 1987-09-14 1989-03-17 Hitachi Ltd Integrated circuit
JPH01149158A (en) * 1987-12-04 1989-06-12 Mitsubishi Electric Corp Semiconductor integrated circuit
JPH02159613A (en) * 1988-12-13 1990-06-19 Nec Corp Microcomputer
JPH04304581A (en) * 1991-04-01 1992-10-27 Fujitsu Ltd Information processor
JPH04361311A (en) * 1991-06-07 1992-12-14 Nec Ic Microcomput Syst Ltd Single chip microcomputer

Similar Documents

Publication Publication Date Title
JPH0550022B2 (en)
US4250547A (en) Information processing apparatus capable of effecting parallel processings by using a divided common bus
TW201638771A (en) Microcontroller device with multiple independent microcontrollers
US4667285A (en) Microcomputer unit
JPS62171020A (en) Microcomputer
JPH05108548A (en) Dma controller
JP2000194551A (en) Flash memory rewriting circuit
JPH04350737A (en) Microcomputer
JPH03668B2 (en)
JP3628361B2 (en) Digital processing equipment
JPH053015B2 (en)
JP2506874B2 (en) Micro program controller
JPS63156234A (en) Operation system for microprocessor
JPH03241432A (en) Instruction converting system
JPH07120343B2 (en) Multiprocessor system
SU1288704A1 (en) Interface for linking central processor with group of arithmetic processors
JPS63204349A (en) Interface control system
JPH0218622A (en) Numerical arithmetic processor
JPH03123987A (en) Microcomputer
JPH0517595B2 (en)
JPS602708B2 (en) Single-chip computer addressing scheme
JPH03204762A (en) Multi-cpu control system
JPH03278133A (en) Central processing unit
JPS603651B2 (en) Microprogram initialization method
JPH03147046A (en) Data processor