JPS62168282A - Graphic drawing system - Google Patents

Graphic drawing system

Info

Publication number
JPS62168282A
JPS62168282A JP970186A JP970186A JPS62168282A JP S62168282 A JPS62168282 A JP S62168282A JP 970186 A JP970186 A JP 970186A JP 970186 A JP970186 A JP 970186A JP S62168282 A JPS62168282 A JP S62168282A
Authority
JP
Japan
Prior art keywords
line segment
line
output
comparator
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP970186A
Other languages
Japanese (ja)
Inventor
Mikio Yonekura
米倉 幹夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP970186A priority Critical patent/JPS62168282A/en
Priority to PCT/JP1987/000030 priority patent/WO1987004547A1/en
Publication of JPS62168282A publication Critical patent/JPS62168282A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T11/002D [Two Dimensional] image generation
    • G06T11/20Drawing from basic elements, e.g. lines or circles
    • G06T11/206Drawing of charts or graphs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To prevent the apex of a polygon formed by connecting many segments, from becoming indistinct, by rewriting it forcibly as a calescence point, when the end part of the segment is blank, and always setting a connecting part of the segment and the segment, as the calescence point. CONSTITUTION:.When a broken line for displaying a quadrilateral ABCD consists of, for instance, a full line of 4 bits and a blank of 4 bits, a prescribed value Nmin=4 is set in a comparator 22. When the end part of the sides AB goes to <=4 bits, an output of the comparator 22 becomes '1' and irrespective of an output of a register 14, a data of a calescence point is written forcibly in a frame buffer 7. Accordingly, the apex B is always displayed by a bent part of a full line. In a downcounter 21, length of a long axis of the next, for instance, sides BC is written, by a count end of the sides AB, the operation is executed in the same way, and the apex C is displayed by a bent part of a full line.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は表示器上に線画を表示する方式に係シ、特に破
線、鎖線等で多角形を描画する際に図形の表示を明瞭に
することができる図形描画方式に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for displaying line drawings on a display, and in particular, to clearly display figures when drawing polygons using broken lines, chain lines, etc. It is related to a graphic drawing method that can be used.

〔従来の技術〕[Conventional technology]

陰極線管(CRT)等の表示器画面上に線分を描画する
場合、これを実線として表示するかまたは破線、鎖線等
の線分上に空白を含む線として表示するかは、線分上に
おける各ビクセルのデータを画像データを記憶する画像
メモリに輝点として皆き込むか否かによって行われる。
When drawing a line segment on the screen of a display device such as a cathode ray tube (CRT), whether to display it as a solid line or as a line that includes a blank space on the line segment, such as a broken line or chain line, depends on the This is done depending on whether or not the data of each pixel is completely written into the image memory that stores image data as a bright spot.

第3図は、従来のおよび本発明が適用される図形描画装
置の構成を示したものである。同図において、中央処理
装置(CPU) 1はパス2を介して各周辺回路と接続
されていて、システム全体の動作・ を制御する。メイ
ンメモリ6は、システムプログラム等を格納されていて
、CPU1のアドレス指定に応じてこれを出力する。画
像メモリ4には表示すべき図形のデータが格納されてお
シ、線分発生回路5はCPU 1の制御のもとに、画像
メモリ4のデータに基づいて多角形よシなる図形を表わ
す線分のデータをビクセルの連続として発生する。線分
描画回路6は発生した線分を、実線、破線等の別に応じ
て描画する制御を行う。発生した線分は7レームパツフ
ア7に書き込まれ、1画面分のデータとして保持される
。表示器(CRT)8は陰極線管等からなシ、画面の走
査に応じて7レームバツ7ア7のデータを読み出して、
画面上に図形を表示する。
FIG. 3 shows the configuration of a conventional graphic drawing device to which the present invention is applied. In the figure, a central processing unit (CPU) 1 is connected to each peripheral circuit via a path 2, and controls the operation of the entire system. The main memory 6 stores system programs and the like, and outputs them in response to address designations from the CPU 1. The image memory 4 stores data on figures to be displayed, and the line segment generation circuit 5 generates lines representing figures such as polygons based on the data in the image memory 4 under the control of the CPU 1. minute data is generated as a series of pixels. The line segment drawing circuit 6 performs control to draw generated line segments depending on whether they are solid lines, broken lines, or the like. The generated line segment is written into the 7-frame buffer 7 and held as data for one screen. The display (CRT) 8 is not a cathode ray tube, etc., and reads out the data of 7 frames x 7 a 7 according to the scanning of the screen.
Display shapes on the screen.

第4図は従来の線分描画回路の構成を示したものである
。アップカウンタ11は所定値を計数するカウンタであ
って、線分を構成するビクセルの分配パルスを計数する
。ルックアップテーブル12には実線、破線等のデータ
が格納されていて、カウンタ11の計数値をアドレスと
してこれらの線分のデータが読み出される。線種選択レ
ジスタ13はCPU 1の指示に基づいてアドレスを発
生してルックアップテーブル12に入力し、これによっ
てルックアップテーブル12から出力される線種が選択
される。レジスタ14はルックアップテーブル12の出
力データを一旦保持し、線分の分配パルスに応じてこれ
を出力する。レジスタ14の出力は7レームパツフア7
にビクセルのライトイネーブル信号として与えられ、こ
れによって例えば実線の場合はすべてのビクセルを輝点
として7レームバツ7ア7に書き込み、破線の場合は数
ビット分ずつ交互に輝点と空白を書き込む制御が行われ
る1゜ 第5図は第3図、第4図に示された装置によって描画さ
れた図形の一例でおって、4送形ABCDを破線によっ
て表示した場合を例示している。
FIG. 4 shows the configuration of a conventional line segment drawing circuit. The up counter 11 is a counter that counts a predetermined value, and counts distributed pulses of pixels forming a line segment. The lookup table 12 stores data on solid lines, broken lines, etc., and the data on these line segments is read out using the count value of the counter 11 as an address. The line type selection register 13 generates an address based on instructions from the CPU 1 and inputs it to the lookup table 12, whereby the line type output from the lookup table 12 is selected. The register 14 temporarily holds the output data of the look-up table 12 and outputs it in response to the line segment distribution pulse. The output of register 14 is 7 frame buffer 7.
For example, in the case of a solid line, all the pixels are written as bright spots in the 7th frame 7a7, and in the case of a broken line, bright spots and blanks are written alternately for several bits at a time. FIG. 5 is an example of a figure drawn by the apparatus shown in FIGS. 3 and 4, and illustrates the case where four feed shapes ABCD are displayed by broken lines.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の図形描画装置によつ1表示された第5図に例示す
る図形では、破線で表示された4送形ABCDの頂点に
当る部分に輝点が存在せず、そのため図形の頂点の位置
が不明確になることがある。
In the figure illustrated in FIG. 5, which is displayed by a conventional figure drawing device, there is no bright spot in the part corresponding to the apex of the four-way shape ABCD displayed by the broken line, and therefore the position of the apex of the figure is It may become unclear.

これは線分の描画において、第4図の線分描画回路の構
成から明らかなように、線分上にあるビクセルに輝点と
してのデータを書き込むか否かの判断を、線分の始点か
ら何番目のビクセルであるかという情報のみによって行
っているためである。
When drawing a line segment, as is clear from the configuration of the line segment drawing circuit shown in FIG. This is because the process is performed using only the information about the number of the pixel.

このように従来の画形描画装置においては、多角形から
なる図形を表示する場合、その頂点は必ずしも常に輝点
によって表示されず、従って多角形の頂点を常に明確に
することができないという問題があった。
As described above, in conventional image drawing devices, when displaying a polygonal figure, the vertices are not always displayed as bright spots, and therefore, the problem is that the vertices of the polygon cannot always be clearly defined. there were.

〔問題点を解決するための手段〕[Means for solving problems]

このような従来技術の問題点を解決するため本発明の図
形描画方式では、線分発生手段を具え任意ビット数の輝
点と空白との交互の繰夛返しからなる線分によって描画
する図形描画装置において、次の各手段を具える。
In order to solve the problems of the prior art, the figure drawing method of the present invention includes a line segment generating means and draws figures by line segments consisting of alternating repetition of bright spots and blank spaces of an arbitrary number of bits. The apparatus includes the following means.

カウンタを具え、各線分の開始ごとに線分の長軸の長さ
を設定して、線分の分配パルスによってカウントダウン
する。
A counter is provided to set the length of the long axis of the line segment at the start of each line segment and count down by the line segment distribution pulse.

コンパレータを具え、カウンタの内容をチェックして所
定値以下になったとき出力を発生する。
It is equipped with a comparator and checks the contents of the counter and generates an output when the value is below a predetermined value.

オア回路を具え、コンパレータの出力と線分発生手段の
出力とを加算して線分のデータを発生する。
It includes an OR circuit and generates line segment data by adding the output of the comparator and the output of the line segment generating means.

〔作用〕[Effect]

本発明の図形描画方式では描画された線分の長さを与え
られた長さから差引いた残シの長さが空白部の長さよシ
短くなったことを判定して、線分の終末部が空白のとき
これを強制的に輝点として書き替えるので、線分と線分
の接続部は必ず輝点からなり、従って多数の線分を連接
してなる多角形の頂点が不明確になることはない。
In the figure drawing method of the present invention, it is determined that the remaining length obtained by subtracting the length of the drawn line segment from the given length is shorter than the length of the blank part, and the final part of the line segment is When is blank, it is forcibly rewritten as a bright point, so the connection between line segments will always be a bright point, and therefore the vertices of a polygon formed by connecting many line segments will be unclear. Never.

〔実施例〕〔Example〕

第1図は本発明の図形描画方式の一実施例における線分
描画回路の構成を示したものであって、第2図における
と同じ部分を同じ番号で示し、21はダウンカウンタ、
22はコンパレータ、23はオア回路である。
FIG. 1 shows the configuration of a line segment drawing circuit in an embodiment of the graphic drawing method of the present invention, in which the same parts as in FIG. 2 are designated by the same numbers, and 21 is a down counter;
22 is a comparator, and 23 is an OR circuit.

tJ111図において、ダウンカウンタ21は線分の始
点において線分の長軸の長さを設定され、線分の分配パ
ルスに応じてカウントダウンされる。コンパレータ22
は、カウンタ21の値と一定値Nm1nとを比較し、カ
ウンタ21の値が一定値Nm1nよジ小さくなったとき
 91mの出力を発生する。
In the tJ111 diagram, the down counter 21 is set to the length of the long axis of the line segment at the starting point of the line segment, and is counted down in accordance with the distribution pulse of the line segment. Comparator 22
compares the value of the counter 21 with a constant value Nm1n, and generates an output of 91m when the value of the counter 21 becomes smaller than the constant value Nm1n.

一方、アップカウンタ11.ルックアップテーブル12
.線種選択レジスタ13.レジスタ14からなる回路は
、第3図に示された回路と同じであって、CPU 1の
指示に基づいて線種選択レジスタ13が選択した線種の
データをルックアップテーブル12からレジスタ14を
経て出力する。
On the other hand, up counter 11. Lookup table 12
.. Line type selection register 13. The circuit consisting of the register 14 is the same as the circuit shown in FIG. Output.

レジスタ14の出力とコンパレータ22の出力はオア回
路23を経て加算され、その出力はフレームバッファ7
にビクセルの2イトイネ一ブル信号として与えられるこ
とによって、線分が7レームパツフア7に書き込まれる
。フレームバッファ7のデータはCRT 8の走査に応
じて読み出されて、CRT8の画面上に図形が表示され
る。
The output of the register 14 and the output of the comparator 22 are added together via an OR circuit 23, and the output is sent to the frame buffer 7.
A line segment is written into the 7-frame buffer 7 by providing the 2-bit enable signal of the pixel to the 7-frame buffer 7. Data in the frame buffer 7 is read out as the CRT 8 is scanned, and graphics are displayed on the screen of the CRT 8.

第2図は本発明の方式によって描画された図形の一例を
示し、4送形ABCDを破線によって表示した場合を例
示したものである。
FIG. 2 shows an example of a figure drawn by the method of the present invention, and illustrates a case where four feed shapes ABCD are displayed by broken lines.

第2図において4送形ABCDを表示する破線が例えば
4ビツトの実線と4ピツトの空白からなるとき、コンパ
レータ22においてNm1n =4を設定したとする。
In FIG. 2, when the broken line indicating 4-feed type ABCD consists of, for example, a 4-bit solid line and 4-pit blanks, it is assumed that Nm1n = 4 is set in the comparator 22.

いま辺ABの終りの部分が4ビツト以下になったときは
、コンパレータ22の出力が@1”になってレジスタ1
4の出力のいかんに拘らず、強制的に輝点のデータが7
レームバツ7ア7に書き込まれる。従って頂点Bは必ず
実線の折れ  曲がり部によって表示される。ダウンカ
ウンタ21には辺ABのカウント終了によって、次の辺
例えばBCの長軸の長さが書き込まれ、同様に動作して
頂点Cが実線の折れ曲がり部によって表示される。
When the last part of side AB becomes 4 bits or less, the output of comparator 22 becomes @1'' and register 1
Regardless of the output of 4, the bright spot data is forced to 7.
It is written in frame 7a7. Therefore, vertex B is always displayed as a bent part of a solid line. When the count of side AB ends, the length of the next side, for example, the major axis of BC, is written in the down counter 21, and the apex C is displayed by a solid line bend in the same manner.

このように本発明の方式では破線等の9n部を含む線に
よって多角形の図形を表示しても、各頂点は必ず実線の
折れ曲が9によって表示されるから、頂点が不明確にな
ることはない。線種を変更する場合はルックアップテー
ブル12の内容を表示したい線種に応じて変更すればよ
く、従って本発明の方式はいかなる線種に対しても適用
できる。
In this way, in the method of the present invention, even if a polygonal figure is displayed by a line including a 9n part such as a broken line, each vertex is always displayed with a 9 at the bend of the solid line, so the vertex becomes unclear. There isn't. When changing the line type, the contents of the lookup table 12 can be changed according to the line type desired to be displayed, and the method of the present invention can therefore be applied to any line type.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明の方式によれば、図形描画装
置において、破線等の空白を含む線種によって多角形を
表示した場合でも各頂点は必ず実線の折れ曲がシ部によ
って表示され、頂点が不明確になることはない。
As explained above, according to the method of the present invention, even when a polygon is displayed in a graphic drawing device using a line type that includes blank spaces such as a broken line, each vertex is always displayed with a bend of a solid line, and the vertex is never unclear.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明方式の一実施例の線分描画回路の構成を
示す図、 第2図は本発明の方式によって描画された図形を例示す
る図、 第3図は図形描画装置の構成例を示す図、第4図は従来
の線分描画回路の構成を示す図、第5図は従来の方式に
よって描画された図形な11・・・アップカウンタ 12・・・ルックアップテーブル 16・・・線種選択レジスタ 14・・・レジスタ 21・−・ダウンカウンタ 22・・・コンパレータ 26・・・オア回路 特許出願人  ファナック株式会社 代理 人 弁理士玉蟲久五部 (外2名) 本発明の線分槽重回路の構成イ列日 第 1  図 本発明方式で構面されtこ図形を例示する図図形jM画
埴lのIII!成例図 冨 3 図
FIG. 1 is a diagram showing the configuration of a line segment drawing circuit according to an embodiment of the method of the present invention, FIG. 2 is a diagram illustrating a figure drawn by the method of the present invention, and FIG. 3 is an example of the configuration of a figure drawing device. FIG. 4 is a diagram showing the configuration of a conventional line segment drawing circuit, and FIG. 5 is a diagram showing the configuration of a conventional line segment drawing circuit. FIG. Line type selection register 14...Register 21...Down counter 22...Comparator 26...OR circuit Patent applicant Fanuc Co., Ltd. agent Patent attorney Gobe Tamamushi (2 others) Line segment of the present invention Structure of tank heavy circuit Day 1 Figure 1 Diagram illustrating the figure constructed by the method of the present invention III of the drawing! Figure 3

Claims (1)

【特許請求の範囲】 線分の分配パルスを計数して該計数値をアドレスとして
メモリに記憶されている線分のデータを読み出す線分発
生手段を具え、それぞれ任意ビット数の輝点の連続と空
白との交互の繰り返しからなる線分によつて多角形を描
画する図形描画装置において、 それぞれの線分の描画ごとに該線分の長軸の長さを設定
され線分の分配パルスによつてカウントダウンするカウ
ンタと、 該カウンタの内容が所定値以下になつたとき出力を発生
するコンパレータと、 該コンパレータと出力と前記線分発生手段の出力とを加
算して線分のデータを発生することを特徴とする図形描
画方式。
[Scope of Claims] Line segment generating means is provided for counting distribution pulses for a line segment and using the counted value as an address to read line segment data stored in a memory. In a figure drawing device that draws polygons using line segments that alternate with blank spaces, the length of the major axis of each line segment is set for each drawing of the line segment, and the length of the long axis of the line segment is set by the line segment distribution pulse. a comparator that generates an output when the content of the counter is equal to or less than a predetermined value; and a comparator that generates line segment data by adding the output of the comparator and the output of the line segment generating means. A figure drawing method characterized by
JP970186A 1986-01-20 1986-01-20 Graphic drawing system Pending JPS62168282A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP970186A JPS62168282A (en) 1986-01-20 1986-01-20 Graphic drawing system
PCT/JP1987/000030 WO1987004547A1 (en) 1986-01-20 1987-01-19 Figure drawing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP970186A JPS62168282A (en) 1986-01-20 1986-01-20 Graphic drawing system

Publications (1)

Publication Number Publication Date
JPS62168282A true JPS62168282A (en) 1987-07-24

Family

ID=11727534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP970186A Pending JPS62168282A (en) 1986-01-20 1986-01-20 Graphic drawing system

Country Status (2)

Country Link
JP (1) JPS62168282A (en)
WO (1) WO1987004547A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0271383A (en) * 1988-09-07 1990-03-09 Daikin Ind Ltd Method and device for drawing segment
JPH05205001A (en) * 1991-08-16 1993-08-13 Internatl Business Mach Corp <Ibm> Method and device for scaling line pattern

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927913B2 (en) * 1978-03-10 1984-07-09 セイコーインスツルメンツ株式会社 Line texture generation circuit for display equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0271383A (en) * 1988-09-07 1990-03-09 Daikin Ind Ltd Method and device for drawing segment
JPH05205001A (en) * 1991-08-16 1993-08-13 Internatl Business Mach Corp <Ibm> Method and device for scaling line pattern

Also Published As

Publication number Publication date
WO1987004547A1 (en) 1987-07-30

Similar Documents

Publication Publication Date Title
US4425559A (en) Method and apparatus for generating line segments and polygonal areas on a raster-type display
US4945495A (en) Image memory write control apparatus and texture mapping apparatus
JPS62192791A (en) Image display unit
GB2150797A (en) Graphic display system
JP3547250B2 (en) Drawing method
US4860251A (en) Vertical blanking status flag indicator system
JPS62168282A (en) Graphic drawing system
AU7802881A (en) Graphic and textual image generator for a raster scan display
JPS60173676A (en) Diagram smear-out system
JPH035755B2 (en)
JP3218034B2 (en) Image processing device
JP2001209812A (en) Method and device for generating two-dimensional pattern
JPS6042475B2 (en) display device
JPH02230192A (en) Graphic data display device
JPH02226197A (en) Crt display controller
JP2001209813A (en) Method and device for generating two-dimensional pattern
JPH0766439B2 (en) Perspective projection display
JPH03105386A (en) Controller for display device
JPS6361383A (en) Painting-out graphic drawing method
JPS5831588B2 (en) Display mode change method in raster scan type display device
JPH0497390A (en) Displaying device
JPH02308381A (en) Polygon painting-out system
JPH02211522A (en) Graphic display device
JPS6316792B2 (en)
JPS63314591A (en) Smearing image generation system