JPS62163570A - Dc converter - Google Patents

Dc converter

Info

Publication number
JPS62163570A
JPS62163570A JP277186A JP277186A JPS62163570A JP S62163570 A JPS62163570 A JP S62163570A JP 277186 A JP277186 A JP 277186A JP 277186 A JP277186 A JP 277186A JP S62163570 A JPS62163570 A JP S62163570A
Authority
JP
Japan
Prior art keywords
circuit
voltage
transformer
flyback voltage
flyback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP277186A
Other languages
Japanese (ja)
Other versions
JPH0318430B2 (en
Inventor
Koichi Morita
浩一 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP277186A priority Critical patent/JPS62163570A/en
Publication of JPS62163570A publication Critical patent/JPS62163570A/en
Publication of JPH0318430B2 publication Critical patent/JPH0318430B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To prevent the magnetic saturation of a transformer by preventing its switching element from turning ON during the period when the feedback voltage is generating in response to this period. CONSTITUTION:A DC converter is composed of a transformer 3, a field effect transistor (hereinafter referred to as Tr) 5 as a switching element, an output rectification and smoothing circuit 11 made up of diodes 7-8 and a control circuit 14 to control the Tr 5 by turning ON/OFF and sends out the stabilized DC output voltage from output terminals 12-13. On this occasion, a transformer tertiary winding 24 to detect the flyback voltage and a Tr 25 for preventing turning-ON are provided and connected to the base of the Tr 5 through a diode 26. Thus the Tr 5 is prevented from turning-ON by the Tr 25 due to the flyback voltage. After the flyback voltage vanished (the resetting of the transformer 3 is finished), the Tr 5 is turned ON. As a result, the magnetic saturation of the transformer 3 is completely prevented.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランス1次巻線に直列に接続されたスイッ
チング素子をオン・オフ制御して直流−直流変換する装
置(DCニーDCフンバータ)K関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is directed to a device (DC-to-DC Humbater) that performs DC-DC conversion by controlling on/off switching elements connected in series to the primary winding of a transformer. This is related to K.

〔従来の技術〕[Conventional technology]

直流電酋にトランス1次巻線とトランジスタとの頂列回
路を接続し、トランス2次巻線に出力整流平鋼回路を接
続し、出力電圧に応答するパルス幅変、%(PWM)回
路を設け、このパルスlI@変調回路の出力でトランジ
スタをオン・オフ!II御する方式は良く知られている
Connect the top row circuit of the transformer primary winding and transistor to the DC electric mixer, connect the output rectifier flat steel circuit to the transformer secondary winding, and install a pulse width variable, % (PWM) circuit that responds to the output voltage. , this pulse lI @ modulation circuit output turns the transistor on and off! The II control method is well known.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

直流回路にトランスを接続した場合には、トランスを磁
気飽和さ?ない様に使用しなければならな(゛。このた
め、スナバ−回路によってトランスの残留磁気全リセッ
トする。もし、リセットする前にスイッチングトランジ
スタにオン制御信号を送ると、トランスの磁気飽和が生
じ、スイッチングトランジスタに過電流が流れる。従っ
て、一般にはトランスのリセット後にスイッチングトラ
ンジスタにオン制御信号を送る様にオフ期間が十分に長
く設定されて(・る。この様に構成すれば、定常動作時
のトランスの磁気飽和は生じないが、デユティ比が小さ
くなり、電力容量が低下する。
If a transformer is connected to a DC circuit, will the transformer become magnetically saturated? Therefore, the residual magnetism of the transformer must be completely reset using a snubber circuit. If an ON control signal is sent to the switching transistor before resetting, magnetic saturation of the transformer will occur. Overcurrent flows through the switching transistor. Therefore, the off period is generally set to be long enough to send an on control signal to the switching transistor after the transformer is reset. With this configuration, the Although magnetic saturation of the transformer does not occur, the duty ratio becomes smaller and the power capacity decreases.

そこで、不発明の目的は、トランスの磁気飽和の発生を
明止し、月つオンパルス幅を広げることができる直流変
換器を提供することにある。
Therefore, an object of the present invention is to provide a DC converter that can eliminate the occurrence of magnetic saturation in the transformer and widen the on-pulse width.

〔間駒点を解決するための手段〕[Means for resolving the gap]

上記問題At1−解決し、上記目的を達成するための本
発明に係わる直流変換器は、−万の直流電源端子と他方
の直流1!0端子との間に接続さねたトランスの1次巻
線とスイッチング素子との直列回路と、前記1次巻線に
電磁結合さj、たトランスの2次巻線と、前記2次巻線
に接続された出力整流平鋼回路回路と、前記スイッチン
グ素子をオン・オフ制御する制御回路とから成る直流−
直流変換器において、前記スイッチング素子のオフ期間
に前記トランスに訃いて発生するフライバック電圧又は
これに対応する電圧を検出するフライバック電圧検出(
ロ)路と、前記フライバック電圧検出回路から得られる
フライバック電圧発生期間を示す信号に応答してこの発
生期間で前記スイッチング素子がオンになることを閉出
するオン明出回路とを設けたことを特徴とする直流変換
器に係わるものである。
The DC converter according to the present invention for solving the above problem At1 and achieving the above object has the primary winding of a transformer connected between -10,000 DC power supply terminals and the other DC 1!0 terminal. a series circuit of a wire and a switching element, a secondary winding of a transformer electromagnetically coupled to the primary winding, an output rectifying flat steel circuit connected to the secondary winding, and the switching element. Direct current consisting of a control circuit that turns on and off the
In the DC converter, flyback voltage detection (which detects a flyback voltage generated by the transformer during the off period of the switching element or a voltage corresponding to this)
b) an on-state detection circuit that responds to a signal indicating a flyback voltage generation period obtained from the flyback voltage detection circuit and prevents the switching element from being turned on during this generation period; The present invention relates to a DC converter characterized by the following.

〔作 用〕[For production]

上記発明では、フライバック電圧又はこれに対応する電
圧に基づく制御によって、フライバック電圧が消滅した
後即ちトランスのリセットが終了した後に、スイッチン
グ素子がオンになる。この結果、トランスの磁気飽和が
完全に明出される。
In the above invention, the switching element is turned on by control based on the flyback voltage or a voltage corresponding thereto after the flyback voltage disappears, that is, after the reset of the transformer is completed. As a result, the magnetic saturation of the transformer is fully exposed.

また、オンIII碑信号の幅を広げるように!11御し
てモ、トランスのリセット前にスイッチング素子〃ミオ
ンにならないので、オンIII御信号の幅を広けること
ができ、゛電力容翔:を大きくすることができる。
Also, the width of the On III monument signal has been expanded! Since the switching element does not turn on before the transformer is reset, the width of the ON III control signal can be widened, and the power capacity can be increased.

〔実施例〕〔Example〕

次に1第1因に示す本発明の実施例に係わる直流変換器
について説明する。第1図の+11f2+は一方及び他
方の直流電源端子である。この一対の電源端子+11+
21間には、トランス(3;の1次巻#(4)とスイッ
チング素子としての電界効果トランジスタ(5)との直
列回路が接続されている。トランス(31の2次巻線(
61には、ダイオード(71181、リアクトル(9」
、及びコンデンサCI(Iから成る出力整流平鋼回路+
Illが接続されている。従って、トランジスタ(5)
をオン・オフ制御すれば、電源端子111121間の直
流電源電圧E8に基づ(・て安定化された直流出力電圧
を出力端子07131間に得ることができる。
Next, a DC converter according to an embodiment of the present invention shown in the first factor will be explained. +11f2+ in FIG. 1 are one and the other DC power supply terminals. This pair of power terminals +11+
A series circuit of the primary winding #(4) of the transformer (3) and a field effect transistor (5) as a switching element is connected between the transformer (31) and the secondary winding of the transformer (31).
61 has a diode (71181) and a reactor (9"
, and an output rectifying flat steel circuit consisting of a capacitor CI (I +
Ill is connected. Therefore, transistor (5)
By controlling on/off, a stabilized DC output voltage can be obtained between the output terminals 07131 based on the DC power supply voltage E8 between the power supply terminals 111121.

■は電圧制御回路であり、出力端子(121(131間
に接続さ4た電圧検出用分圧抵抗a51ttb+と、基
進電圧伸αTと、分圧抵抗u51ublの分圧点に一方
の入力端子が接続され、基at圧源αηに他方の入力端
子が接経された差動増幅器Q81と、三角波発生回路a
鎌と、三角波発生回路a]に一方の入力端子が接続され
、差動増幅器(I81に他方の入力端子が接続された電
圧比較器嬢と、比較器(4)に接続された駆動増幅器(
21+と、この駆動増幅器αDとトランジスタ(5)の
ゲートとの間に設けp)れたトランス(221及び抵抗
のとから成る。
■ is a voltage control circuit, and one input terminal is connected to the voltage dividing point of the voltage detecting voltage dividing resistor a51ttb+ connected between the output terminals (121 (131), the basic voltage expansion αT, and the voltage dividing resistor u51ubl). A differential amplifier Q81 is connected, and the other input terminal is connected to the base at pressure source αη, and a triangular wave generation circuit a
A voltage comparator whose one input terminal is connected to the sickle and the triangular wave generating circuit a], the other input terminal of which is connected to the differential amplifier (I81), and a drive amplifier (which is connected to the comparator (4)).
21+, a transformer (221) and a resistor (p) provided between the drive amplifier αD and the gate of the transistor (5).

この制御回路■は差動増幅器a役から誤差出力と三角波
発生回路(191から得られる三角波電圧との比較に基
づい又パルス幅変調(1’WM )波を形成し、こtに
よりトランジスタ(5)をオン・オフ制御する。
This control circuit (2) forms a pulse width modulated (1'WM) wave based on the comparison between the error output from the differential amplifier (a) and the triangular wave voltage obtained from the triangular wave generating circuit (191). on/off control.

翻はトランス3次巻線であって、本発明に従ってフライ
バック電圧全検出するために設けられ℃(・る。C25
)はオン阻止用トランジスタであり、このコレクタはダ
イオード■を介してトランジスタ(51のゲート及び抵
抗のの一端に接続さt、エミッタはトランジスタ(5)
のンースに接続され、ペースは抵抗吸1を介して3次巻
線(241の一端に接続され工いる。な2.3次巻lf
Mc24Jの他端はトランジスタ四のエミッタに接゛続
されている。
The tertiary winding of the transformer is provided to detect the total flyback voltage according to the present invention.
) is an on-blocking transistor, the collector of which is connected to the gate of the transistor (51) and one end of the resistor via the diode (51), and the emitter of the transistor (51)
The pace is connected to one end of the tertiary winding (241) through the resistor suction 1.
The other end of Mc24J is connected to the emitter of transistor 4.

ダイオード困、抵抗の、及びコンデンサ■は、スナバ−
回路に&l1ilするものであり、抵抗のは逆流閉山用
ダイオード@を介して1次巻M (41に並列に接続さ
れ、電圧抑制用素子としてのコンデンサ団は抵抗のに並
列に接続されている。
Diodes, resistors, and capacitors are snubbers.
The resistor is connected in parallel to the primary winding M (41) via a backflow closing diode, and the capacitor group as a voltage suppressing element is connected in parallel to the resistor.

(iIr7J  作ン 第1図の回路の動作全第2図の波形全参声して説明する
。第2図の)に示す如く、11時点で制御回路[141
からオン制御ゲート電圧V。會トランジスタ(5)のゲ
ートに加えると、トランジスタ+51がオンになり、第
2囚ム)、に示す如くドレイン電流が流iる。
(iIr7J) The operation of the circuit in Figure 1 will be explained with reference to the waveforms in Figure 2.As shown in Figure 2, the control circuit [141
from the on control gate voltage V. When applied to the gate of the transistor (5), the transistor +51 turns on and a drain current flows as shown in the second frame).

これにより、1次巻線(4:に電源電圧が印加され、2
次巻線(6)及び3次巻線C241にこれに対応した電
圧が得られる。第2(!¥1(81には1次巻線(41
の電圧■lが示されているが、2次及び3次巻線(61
Cりの電圧もこj、に対応した値になる。
As a result, the power supply voltage is applied to the primary winding (4:
Corresponding voltages are obtained in the secondary winding (6) and the tertiary winding C241. The second (!\1 (81 is the primary winding (41
Although the voltage ■l of the secondary and tertiary windings (61
The voltage at C also has a value corresponding to j.

12時点でトランジスタ(51がオンからオフに附制御
さjると、フライバック電圧(り帰パルス電圧ンが発生
する。このため、トランジスタ(51のドレイン・ン〜
ス電圧■Dsは第2図fclに示す如く電源電圧E8よ
りも高くなる。1次巻線(41のフライバック電圧は、
ダイオード(281t通って抵抗Q9に加えられ、1次
巻M(41に残留磁気リセットt8Fとして作用する。
At time point 12, when the transistor (51) is controlled from on to off, a flyback voltage (return pulse voltage) is generated.
As shown in FIG. 2 fcl, the source voltage Ds becomes higher than the power supply voltage E8. The flyback voltage of the primary winding (41) is
It is added to the resistor Q9 through the diode (281t) and acts as a residual magnetic reset t8F on the primary winding M (41).

なお、コンデンサ(1(1は、フライバック電圧が勇常
に上昇することを抑!lJする。、13時点になってト
ランス(3)の残留磁気が無くなり、トランス(3)が
磁気的にリセット状態になると、フライバック電圧も消
滅し、トランス(31の各巻線(4)+61+24の電
圧が零になる。このため、トランジスタ+51のドレイ
ン・ンース亀圧VD8は電源電圧E8となる。t45#
点で再びオン制御信号が発生すれば、同一の動作が繰返
される。
Note that the capacitor (1) suppresses the flyback voltage from increasing dramatically.At the 13th point, the residual magnetism of the transformer (3) disappears, and the transformer (3) is in a magnetically reset state. , the flyback voltage also disappears and the voltage of each winding (4) +61+24 of the transformer (31) becomes zero.Therefore, the drain-to-source voltage VD8 of the transistor +51 becomes the power supply voltage E8.t45#
If the ON control signal is generated again at this point, the same operation is repeated.

ところで、第2図(1)に示すオンMl 御ハルス(P
WMt&)は、出力電圧に応じて変化する。もし、出力
電圧が低くなれば、オン制御パルスの@が広がる。本発
明に従う方式では、オン制御パルスの幅勿トランス(3
1のリセット終了時点t3にはtミ一致する棟に広げ、
史にt3′まで広げたとしても、トランジスタ(5;は
オンにならない。これ全説明すると、t3′時点でオン
制御信号がトランジスタ+51のゲートにml加されよ
つとしても、オン阻止用トランジスタc!5;がオンに
なり、駆動トランスの[221の2次巻線及ヒトランジ
スタ(5)のゲート・ノース間がダイオードQ6Iとト
ランジスタムとから成る回路で短絡され、トランジスタ
(5)のオンがmthされる。3次巻線C!41にはs
 t2〜t3のリセット期間におけるフライバック電圧
に基づいてトランジスタI251をオンする向きの電圧
が発生し、且つオン制御パルスによってダイオード■が
オンになり、コレクタバイアスが加わり、を二〜13期
間でトランジスタQ5)がオンになる。 t、g後にな
ると、3次巻線Q4の電圧が零になるので、トランジス
タGがオフになり、トランジスタ(5)がオンになる。
By the way, the on Ml Goharusu (P) shown in Figure 2 (1)
WMt&) changes depending on the output voltage. If the output voltage becomes low, the @ of the ON control pulse widens. In the method according to the present invention, the width of the on-control pulse is determined by the transformer (3
At the end of reset 1, t3, t is expanded to the corresponding ridge,
Even if the history is extended to t3', the transistor (5) will not turn on. To explain this completely, even if an on control signal is applied to the gate of transistor +51 at t3', the on-blocking transistor c !5; is turned on, the secondary winding of the drive transformer [221] and the gate and north of the transistor (5) are short-circuited by a circuit consisting of the diode Q6I and the transistor (5), and the transistor (5) is turned on. mth.The tertiary winding C!41 has s
Based on the flyback voltage during the reset period from t2 to t3, a voltage is generated to turn on the transistor I251, and the on control pulse turns on the diode (2), adding collector bias, and turning on the transistor Q5 in the period from 2 to 13. ) is turned on. After t, g, the voltage of the tertiary winding Q4 becomes zero, so the transistor G is turned off and the transistor (5) is turned on.

従って、トランジスタ(5)のオン期間上増大さぜるこ
とが可能になり、電力容量が増大する。
Therefore, it becomes possible to increase the on-period of the transistor (5), and the power capacity increases.

また、起動時又は電圧変動時にお(・て、コンデンサ■
の充電電圧が零又は低いために、フライバック電圧によ
る17セツトが@時間の内に終了しない場合が生じ、リ
セットさ4る前にオン制御信号が発生しても、オン閉山
用トランジスタ25)の動きで、フライバック電圧が発
生している期間にはトランジスタ(5)のオンが■出さ
れるため、トランス(31が飽和に至ることはない。
Also, when starting up or when voltage fluctuates, the capacitor
Because the charging voltage of During the period when flyback voltage is generated due to the movement, the transistor (5) is turned on, so the transformer (31) does not reach saturation.

(別の実施例) 次に、第3囚に示す別の実施例の直流変換器全説明する
。但し、第1図と共通する部分には同一の符号會付して
その説明上省略する。この実施例では、第1図の電界効
呆トランジスタ(51の代りにバイポーラトランジスタ
(5a)が接続されている。
(Another Embodiment) Next, the entire DC converter of another embodiment shown in the third case will be explained. However, parts common to those in FIG. 1 are given the same reference numerals and omitted for the sake of explanation. In this embodiment, a bipolar transistor (5a) is connected in place of the field effect transistor (51) shown in FIG.

また、フライバック電圧音検出するための3次巻線r2
41ヲ設ける代りK、2次巻M +61にフライバック
電子検出回路c31)が接続されて(・ろ。筐た、第1
図でオン駆出用トランジスタf251設ける代りに、三
角波発生全遅延させるための三角波遅延制御回路6Zが
設けられている。
In addition, the tertiary winding r2 for detecting flyback voltage noise
Instead of providing 41, a flyback electronic detection circuit c31) is connected to the secondary winding M +61.
In place of providing the on-ejection transistor f251 in the figure, a triangular wave delay control circuit 6Z is provided for completely delaying triangular wave generation.

この回路に2(・では、第4図のt1〜t3で三角波電
圧vsが発生し、差動増幅器08;から得られる部子電
圧vRと比較器い〃で比較され、t2〜t3で駆動増幅
器(21)からトランジスタ(5a)のベースVCm4
mCDIに示すベース′ML流稲が供給され、トランジ
スタ(5a)がオンになり、t3でオフになると、t3
〜t4で第4図B)に示す如くフライバック電圧が発、
生する。この電圧を電圧検出回@C1υで検出し、遅延
制御回路6zに供給する。遅延制御回路6zは、三角波
電圧vSの傾斜電圧の発生開始時点をフライバックWE
Eの消滅時点t41で遅延ざぜる。即ち、三角波弁、生
回路ofに内蔵されて(・るコンデンサの充電開始時点
全フライバック電圧消滅時点に一致さぜる。この棟の制
御は、遅延制御回路3Zをオシロスコープのホールドオ
フ回路及び掃引ゲート回路と実質的に同一に、!成する
ことにより達成される。
In this circuit, a triangular wave voltage vs is generated from t1 to t3 in Fig. 4, and is compared with the component voltage vR obtained from the differential amplifier 08; (21) to the base VCm4 of transistor (5a)
When the base 'ML current shown in mCDI is supplied and the transistor (5a) is turned on and turned off at t3, t3
At ~t4, a flyback voltage is generated as shown in Figure 4B).
live. This voltage is detected by the voltage detection circuit @C1υ and supplied to the delay control circuit 6z. The delay control circuit 6z flybacks the point at which the ramp voltage of the triangular wave voltage vS starts to be generated.
There is a delay at the time t41 when E disappears. That is, the triangular wave valve is built in the raw circuit of (-) so that the charging start point of the capacitor coincides with the point at which the entire flyback voltage disappears.This control is performed by connecting the delay control circuit 3Z to the hold-off circuit of the oscilloscope and the sweep control circuit. This is achieved by forming substantially the same as a gate circuit.

t5〜16期間に示す如く、誤差出方電圧vRが低くな
り、オン期間が長くなると、フライバック電圧の発生期
間t6〜t7が変化する。しかし、フライバック電圧が
消滅する前に次の三角波電圧が発生することはない。従
って、トランス+31の飽和が防止される。
As shown in the period t5 to t16, as the error output voltage vR becomes lower and the on period becomes longer, the flyback voltage generation period t6 to t7 changes. However, the next triangular wave voltage does not occur before the flyback voltage disappears. Therefore, saturation of transformer +31 is prevented.

(変形例〕 本発明は上述の実施例に限定されるものでなく、例えば
次の変形例が可能なものである。
(Modifications) The present invention is not limited to the above-described embodiments, and, for example, the following modifications are possible.

[al  第1図の′IM界効果トランジスタ+51を
バイポーラトランジスタにしてもよい。また、トランジ
スタ+51(5a)tl”複数のトランジスタのili
 列及び/又は並列接続した回路に置き換えてもよ(・
[al The IM field effect transistor +51 in FIG. 1 may be replaced with a bipolar transistor. Also, transistor +51 (5a) tl" ili of multiple transistors
It may be replaced with a circuit connected in columns and/or in parallel (・
.

fbl  コンデンサ■の代りにバリスタ全接続する場
合にも適用可能である。
It can also be applied when all varistors are connected instead of the fbl capacitor.

(cl  第1図の3次巻IVjlc!瘤の代りに、第
3図の室圧検出回路c311 ’!l−設けてもよ(1
゜(dl  フライバック電圧に対応する電圧を、トラ
ンジスタ+51(5aJの両端電圧又は抵抗■の両端電
圧等に基づ(・て検出してもより・。
(cl Instead of the tertiary volume IVjlc! lump in Figure 1, the chamber pressure detection circuit c311'!l- in Figure 3 may be provided (1
゜(dl) It is also possible to detect the voltage corresponding to the flyback voltage based on the voltage across the transistor +51 (5aJ) or the voltage across the resistor ■.

〔発明の効果〕〔Effect of the invention〕

上述から明らかな如く、本発明によれば、スイッチング
素子のオン時間幅を広げても、トランスが飽和しないの
で、電力容量全増大さぜることができる。
As is clear from the above, according to the present invention, even if the on-time width of the switching element is widened, the transformer is not saturated, so that the total power capacity can be increased.

【図面の簡単な説明】[Brief explanation of drawings]

第1囚は本発明の実施例に係わる直流変換器を示す回路
(2)、 第2図は第1図の各部の波形図、 第3図は本発明の別の実施例に係わる直流変換器を示す
回路図、 第4図は第3図の各部の状態を示す波形図である。 +II(21・・・電源端子、(31・・・トランス、
(41・・・1次巻線、(5)・・・トランジスタ、(
6)・・・2次巻線、Uυ・・・出力整流平渭回路、■
・・・制御回路、241・・・3次巻線、の・・・オン
阻よ用トランジスタ。 代  理  人   高  野  則  次第1図 第2図 @3図
Figure 1 is a circuit (2) showing a DC converter according to an embodiment of the present invention, Figure 2 is a waveform diagram of each part of Figure 1, and Figure 3 is a DC converter according to another embodiment of the present invention. FIG. 4 is a waveform diagram showing the state of each part in FIG. 3. +II (21...power terminal, (31...transformer,
(41...Primary winding, (5)...Transistor, (
6)...Secondary winding, Uυ...Output rectification flat wave circuit, ■
...control circuit, 241...tertiary winding,...transistor for preventing turning on. Agent Nori Takano Figure 1 Figure 2 @ Figure 3

Claims (3)

【特許請求の範囲】[Claims] (1)一方の直流電源端子と他方の直流電源端子との間
に接続されたトランスの1次巻線とスイッチング素子と
の直列回路と、 前記1次巻線に電磁結合されたトランスの2次巻線と、 前記2次巻線に接続された出力整流平滑出力回路と、 前記スイッチング素子をオン・オフ制御する制御回路と から成る直流−直流変換器において、 前記スイッチング素子のオフ期間に前記トランスにおい
て発生するフライバック電圧又はこれに対応する電圧を
検出するフライバック電圧検出回路と、 前記フライバック電圧検出回路から得られるフライバッ
ク電圧発生期間を示す信号に応答してこの発生期間で前
記スイッチング素子がオンになることを阻止するオン阻
止回路と を設けたことを特徴とする直流変換器。
(1) A series circuit of a switching element and a primary winding of a transformer connected between one DC power terminal and the other DC power terminal, and a secondary winding of the transformer electromagnetically coupled to the primary winding. A DC-DC converter comprising a winding, an output rectifying and smoothing output circuit connected to the secondary winding, and a control circuit for controlling on/off of the switching element, wherein the transformer is turned off during the OFF period of the switching element. a flyback voltage detection circuit that detects a flyback voltage generated at or a voltage corresponding to the flyback voltage; and a flyback voltage detection circuit that detects a flyback voltage generated in the flyback voltage detection circuit; 1. A DC converter comprising an on-blocking circuit that prevents turning on.
(2)前記フライバック電圧検出回路は、前記1次巻線
に電磁結合された3次巻線であり、 前記阻止する回路は、前記3次巻線から得られるフライ
バック電圧に基づいて、フライバック電圧発生期間にお
けるオン制御信号の前記スイッチング素子に対する供給
を阻止する回路である特許請求の範囲第1項記載の直流
変換器。
(2) The flyback voltage detection circuit is a tertiary winding electromagnetically coupled to the primary winding, and the blocking circuit detects flyback voltage based on the flyback voltage obtained from the tertiary winding. 2. The DC converter according to claim 1, wherein the DC converter is a circuit that blocks supply of an ON control signal to the switching element during a back voltage generation period.
(3)前記フライバック電圧検出回路は、前記2次巻線
の電圧に基づいてフライバック電圧発生期間を検出する
回路であり、 前記阻止する回路は、前記制御回路から送出するオン制
御信号の立上り時点をフライバック電圧が消滅した後に
する回路である特許請求の範囲第1項記載の直流変換器
(3) The flyback voltage detection circuit is a circuit that detects a flyback voltage generation period based on the voltage of the secondary winding, and the blocking circuit detects the rise of the ON control signal sent from the control circuit. 2. The DC converter according to claim 1, wherein the circuit converts the point in time after the flyback voltage disappears.
JP277186A 1986-01-09 1986-01-09 Dc converter Granted JPS62163570A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP277186A JPS62163570A (en) 1986-01-09 1986-01-09 Dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP277186A JPS62163570A (en) 1986-01-09 1986-01-09 Dc converter

Publications (2)

Publication Number Publication Date
JPS62163570A true JPS62163570A (en) 1987-07-20
JPH0318430B2 JPH0318430B2 (en) 1991-03-12

Family

ID=11538598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP277186A Granted JPS62163570A (en) 1986-01-09 1986-01-09 Dc converter

Country Status (1)

Country Link
JP (1) JPS62163570A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156878A (en) * 1989-11-15 1991-07-04 Mitsubishi Electric Home Appliance Co Ltd High-frequency heating device
JPH03156879A (en) * 1989-11-15 1991-07-04 Mitsubishi Electric Home Appliance Co Ltd High-frequency heating circuit
JPH03156887A (en) * 1989-11-15 1991-07-04 Mitsubishi Electric Home Appliance Co Ltd High-frequency heating device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50156627A (en) * 1974-06-10 1975-12-18
JPS52102518A (en) * 1976-02-25 1977-08-27 Nippon Telegr & Teleph Corp <Ntt> Dc converter
JPS53814A (en) * 1976-06-25 1978-01-07 Sekoh Giken Kk Remote operation device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50156627A (en) * 1974-06-10 1975-12-18
JPS52102518A (en) * 1976-02-25 1977-08-27 Nippon Telegr & Teleph Corp <Ntt> Dc converter
JPS53814A (en) * 1976-06-25 1978-01-07 Sekoh Giken Kk Remote operation device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156878A (en) * 1989-11-15 1991-07-04 Mitsubishi Electric Home Appliance Co Ltd High-frequency heating device
JPH03156879A (en) * 1989-11-15 1991-07-04 Mitsubishi Electric Home Appliance Co Ltd High-frequency heating circuit
JPH03156887A (en) * 1989-11-15 1991-07-04 Mitsubishi Electric Home Appliance Co Ltd High-frequency heating device

Also Published As

Publication number Publication date
JPH0318430B2 (en) 1991-03-12

Similar Documents

Publication Publication Date Title
US10090663B2 (en) Over-current protection circuit and method for voltage regulators
CA1288474C (en) Power converter with reduced switching loss
CA1278339C (en) Inductor current control circuit
US5336985A (en) Tapped inductor slave regulating circuit
US6888728B2 (en) Switching power supply unit
US6643144B2 (en) Circuit configuration for applying a supply voltage to a load and method for such application
US4870554A (en) Active snubber forward converter
US20030235059A1 (en) Synchronous rectifier drive circuit and power supply including same
US5699237A (en) Self-oscillating switching power supply with output voltage regulated from the primary side
JPH0357713B2 (en)
CN111464034A (en) Power converter, synchronous rectifier controller for switch mode power supply and method thereof
US6490178B1 (en) Switching power circuit which switches voltage supplied to a primary winding of a transformer with a switching element to rectify alternating current generated in a secondary winding of the transformer
KR100424444B1 (en) Lossless snubber for boost converter
JPS62163570A (en) Dc converter
JP3379556B2 (en) Circuit device having switching element
CA2214217C (en) Switching power supply apparatus
EP1499004A1 (en) Method for controlling a synchronous rectifier and synchronous rectifier controller
JPS63249470A (en) Multichannel inverter circuit
US20210013804A1 (en) Power supply control device
JPS58148680A (en) Self-excited oscillator
JP2554158B2 (en) Mag amplifier circuit
JP2767783B2 (en) Switching power supply
JPH05137326A (en) Flyback type switching regulator
JP3419343B2 (en) DC-DC converter
JPS5932218Y2 (en) DC DC conversion circuit