JPS62161203A - 高効率ａｍ変調器 - Google Patents
高効率ａｍ変調器Info
- Publication number
- JPS62161203A JPS62161203A JP330486A JP330486A JPS62161203A JP S62161203 A JPS62161203 A JP S62161203A JP 330486 A JP330486 A JP 330486A JP 330486 A JP330486 A JP 330486A JP S62161203 A JPS62161203 A JP S62161203A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- appears
- modulator
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は振幅変１ｍ （ＡＭ）波を送出する目的の無線
放送機などに用いられる変調器の改良に関するものであ
る。
放送機などに用いられる変調器の改良に関するものであ
る。
（従来の技術）
−ＡＭ方式無線放送機の変調器には従来Ｂ級変調器が多
く用いられているが、近年ＰＷＭ（パルス幅変調）方式
も多く用いられるようになり変調器の電力効率は向上し
ている。しかしながら数１０ｋＶで動作するような高電
圧、大電力の放送機を構成するには真空管を使用するこ
とがさけられなかった。真空管を使用すればその寿命が
比較的短いのでかなりの保守経費が必要であることはよ
く知られている。すなわち被変調器に真空管を使わねば
ならぬような高電圧、大電力の放送機の場合ＦＥＴ（電
界効果トランジスタ）のような低耐圧の半導体素子を用
いて高電圧の変調器を作ることは不可能であった。
く用いられているが、近年ＰＷＭ（パルス幅変調）方式
も多く用いられるようになり変調器の電力効率は向上し
ている。しかしながら数１０ｋＶで動作するような高電
圧、大電力の放送機を構成するには真空管を使用するこ
とがさけられなかった。真空管を使用すればその寿命が
比較的短いのでかなりの保守経費が必要であることはよ
く知られている。すなわち被変調器に真空管を使わねば
ならぬような高電圧、大電力の放送機の場合ＦＥＴ（電
界効果トランジスタ）のような低耐圧の半導体素子を用
いて高電圧の変調器を作ることは不可能であった。
（発明が解決しようとする問題点とその解決手段）本発
明はＡＭ方式放送機の被変調器が陽極変調方式である場
合に、通常必要とされる高耐圧、高電力の能動増幅素子
の使用を不要とし、長寿命のＦＥＴを使用してさらに高
い電力効率を有する変調器を提供することを目的とする
。被変調器が高電圧を要求するような場合は特に本方式
が有効である。
明はＡＭ方式放送機の被変調器が陽極変調方式である場
合に、通常必要とされる高耐圧、高電力の能動増幅素子
の使用を不要とし、長寿命のＦＥＴを使用してさらに高
い電力効率を有する変調器を提供することを目的とする
。被変調器が高電圧を要求するような場合は特に本方式
が有効である。
（発明の構成）
第１図は本発明による変調器の構成側図である。
Ｖ、基準電圧でＶ、に重畳された音声信号ＡＦはＡ／Ｄ
コンバータ１に加えられ、そのディジタル出力はデコー
ダ２によりデコードされた後ＡＮＤゲート３に与えられ
る。ＡＮＤゲート３にはこのほかにサンプリング周波数
発生器５からの信号が入力しスイッチング繰返されてい
る。デコーダ２の出力信号０１〜Ｃ：ｌ＋のうち出力が
あるラインについてはいくつかのＡＮＤゲートの出力に
スイッチング波形が現れ、パルスドライバ４を介してＦ
ＥＴＱ、−Ｑ、、中の該当するものをスイッチングする
。Ｆ Ｅ Ｔ Ｑ ＋ 〜Ｑ：ｌ＋はそのスイッチング
人力があればトランスＴ１〜Ｔ３．の該当するものに矩
形波電流を流すがトランスの２次側にも矩形波が発生す
る。この矩形波はダイオードＤ、〜Ｄ３１によってそれ
ぞれ整流される。この図ではり、〜Ｄ３Ｉは全波整流回
路で構成されているがこれに限る必要はなく、Ｔ Ｉ−
Ｔ ３＋の出力の整流電圧が加算されるような構成であ
ればよい。この加算電圧は図示のα点に現れり、、Ｃ，
よりなる低域Ｐ波器（ＬＰＦ）を通ってｅ点に変調器出
力が得られる。
コンバータ１に加えられ、そのディジタル出力はデコー
ダ２によりデコードされた後ＡＮＤゲート３に与えられ
る。ＡＮＤゲート３にはこのほかにサンプリング周波数
発生器５からの信号が入力しスイッチング繰返されてい
る。デコーダ２の出力信号０１〜Ｃ：ｌ＋のうち出力が
あるラインについてはいくつかのＡＮＤゲートの出力に
スイッチング波形が現れ、パルスドライバ４を介してＦ
ＥＴＱ、−Ｑ、、中の該当するものをスイッチングする
。Ｆ Ｅ Ｔ Ｑ ＋ 〜Ｑ：ｌ＋はそのスイッチング
人力があればトランスＴ１〜Ｔ３．の該当するものに矩
形波電流を流すがトランスの２次側にも矩形波が発生す
る。この矩形波はダイオードＤ、〜Ｄ３１によってそれ
ぞれ整流される。この図ではり、〜Ｄ３Ｉは全波整流回
路で構成されているがこれに限る必要はなく、Ｔ Ｉ−
Ｔ ３＋の出力の整流電圧が加算されるような構成であ
ればよい。この加算電圧は図示のα点に現れり、、Ｃ，
よりなる低域Ｐ波器（ＬＰＦ）を通ってｅ点に変調器出
力が得られる。
（発明の動作）
まず第１図において音声入力ＡＦがない場合を説明する
。入力ＡＦがなければＡ／Ｄコンバータの入力ａの電圧
は搬送波のみの時の変調器出力電圧を決めるための基準
電源■１の電圧のみとなる。
。入力ＡＦがなければＡ／Ｄコンバータの入力ａの電圧
は搬送波のみの時の変調器出力電圧を決めるための基準
電源■１の電圧のみとなる。
Ａ／Ｄコンバータ１の出力はバイナリコードであり、こ
の例では５ビツトの分解能があるとしたから３２分の１
に分解できる。すなわちわかり易いように搬送波のみの
時１５に設定するとＡ／Ｄコンバータ１の出力はす、、
ｂ２．ｂ３．ｂ、のみです。
の例では５ビツトの分解能があるとしたから３２分の１
に分解できる。すなわちわかり易いように搬送波のみの
時１５に設定するとＡ／Ｄコンバータ１の出力はす、、
ｂ２．ｂ３．ｂ、のみです。
には出力が出ない。これをデコーダ２によってデコード
する。デコーダ２は５ビツトのバイナリコード人力を３
２（Ｏ〜３１）段階（ステップ）に変換するもので搬送
波のみの時にはＣ８〜ＣＩ ５に出力が現れる。この出
力はＡＮＤゲート６１〜ＣＩ５に与えられる。これらの
ＡＮＤゲートはサンプリング周波数発生器５よりの約１
００ｋＨｚの矩形波でスイッチングされているためデコ
ーダ２の出力が存在するＡＮＤゲートの出力側に矩形波
信号が現れパルスドライバ４を通してＦＥＴＱ、〜ＱＩ
、がオン−オフを繰返す。
する。デコーダ２は５ビツトのバイナリコード人力を３
２（Ｏ〜３１）段階（ステップ）に変換するもので搬送
波のみの時にはＣ８〜ＣＩ ５に出力が現れる。この出
力はＡＮＤゲート６１〜ＣＩ５に与えられる。これらの
ＡＮＤゲートはサンプリング周波数発生器５よりの約１
００ｋＨｚの矩形波でスイッチングされているためデコ
ーダ２の出力が存在するＡＮＤゲートの出力側に矩形波
信号が現れパルスドライバ４を通してＦＥＴＱ、〜ＱＩ
、がオン−オフを繰返す。
いまＱ、のみのオン・オフに注目するとＴ、の１次コイ
ルにはＱ、によるスイッチング電流が流れ、その２次コ
イルには巻数比に比例した電圧が現れる。整流器り、〜
Ｄ３１は直列に接続されているからＤｌによって整流さ
れた出力電圧はＤ２〜Ｄ３１を通りＬＰＦの出力ｅに現
れる。搬送波送出時にはＱ１〜Ｑ１５がオン・オフを繰
返しているのでＤＩ−Ｄｌ５で整流された電圧が積重ね
られたものが出力ｅに現れる。
ルにはＱ、によるスイッチング電流が流れ、その２次コ
イルには巻数比に比例した電圧が現れる。整流器り、〜
Ｄ３１は直列に接続されているからＤｌによって整流さ
れた出力電圧はＤ２〜Ｄ３１を通りＬＰＦの出力ｅに現
れる。搬送波送出時にはＱ１〜Ｑ１５がオン・オフを繰
返しているのでＤＩ−Ｄｌ５で整流された電圧が積重ね
られたものが出力ｅに現れる。
次に音声信号ＡＦが入力した場合について説明する。い
ま第３図のＡ点からＢ点までのような信号がＡ／Ｄコン
バータ１に入力するとその出力ｂ１〜ｂ５は入力レベル
に従って時々刻々変化する。
ま第３図のＡ点からＢ点までのような信号がＡ／Ｄコン
バータ１に入力するとその出力ｂ１〜ｂ５は入力レベル
に従って時々刻々変化する。
なおＡ／Ｄコンバータ１およびデコーダ２は十分高いク
ロック周波数（数ＭＨｚ ）によってデータ変換、デー
タラッチを行うものでこれらの動作は公知であるから説
明は省略する。
ロック周波数（数ＭＨｚ ）によってデータ変換、デー
タラッチを行うものでこれらの動作は公知であるから説
明は省略する。
さて音声入力信号の入力レベルが変化しｂ１〜ｂ５がそ
のレベルに応じて変化するとＣ１〜Ｃｆｆ１も変化する
。Ｃ３〜Ｃｆｆ＋すべてに信号がある場合はＱ、〜Ｑ３
１すべてがスイッチングし、１−ランスＴ、−Ｔ、、す
べてをスイッチング駆動する。明らかにこの状態がこの
変調器の最大出力である。また音声信号の変化によりａ
点の電圧が零になるとＣ３〜Ｃｆｆ１すべてに信号がな
くなりＦＥＴＱ、〜Ｑ３１はすべてスイッチングを停止
する。この状態がこの変調器の最低出力で零ボルトであ
る。
のレベルに応じて変化するとＣ１〜Ｃｆｆ１も変化する
。Ｃ３〜Ｃｆｆ＋すべてに信号がある場合はＱ、〜Ｑ３
１すべてがスイッチングし、１−ランスＴ、−Ｔ、、す
べてをスイッチング駆動する。明らかにこの状態がこの
変調器の最大出力である。また音声信号の変化によりａ
点の電圧が零になるとＣ３〜Ｃｆｆ１すべてに信号がな
くなりＦＥＴＱ、〜Ｑ３１はすべてスイッチングを停止
する。この状態がこの変調器の最低出力で零ボルトであ
る。
このように搬送波レベルを中心に音声が入力されると、
その音声に従って変調器の出力が変化し被変調器を駆動
することができる。この回路内のＦＥＴＱＩ 〜Ｑ３１
の動作はスイッチング動作のため電力効率が非常に高く
約９０％に達する。
その音声に従って変調器の出力が変化し被変調器を駆動
することができる。この回路内のＦＥＴＱＩ 〜Ｑ３１
の動作はスイッチング動作のため電力効率が非常に高く
約９０％に達する。
ここで第２図と第３図について説明する。第２図は第１
図中の変圧器Ｔ１〜Ｔ３１を流れる全電流とｄ点の電圧
の波形図で前者は矩形波で、後者はダイオードＤ１〜Ｄ
！ ＋の整流電圧の相で階段状の波形である。
図中の変圧器Ｔ１〜Ｔ３１を流れる全電流とｄ点の電圧
の波形図で前者は矩形波で、後者はダイオードＤ１〜Ｄ
！ ＋の整流電圧の相で階段状の波形である。
第３図は第１図の入力ａ点の波形であると共にＬＰＦ
（Ｌ、と０１）の出力ｅ、すなわち変調器出力電圧の波
形でもあって、サンプリング周波数約１００ｋＨｚとそ
の高調波成分が除去された波形である。
（Ｌ、と０１）の出力ｅ、すなわち変調器出力電圧の波
形でもあって、サンプリング周波数約１００ｋＨｚとそ
の高調波成分が除去された波形である。
なお前記の例では５ビツトのＡ／Ｄコンバータを用い３
２分の１の階段状波形による変調器を構成しているが分
解能力の高いほど忠実な波形の出力が得られることは明
らかでたとえば６ビソトのＡ／Ｄコンバータを用いれば
６４分の１の階段波となるため分解能は倍になり、波形
もさらに良くなる。
２分の１の階段状波形による変調器を構成しているが分
解能力の高いほど忠実な波形の出力が得られることは明
らかでたとえば６ビソトのＡ／Ｄコンバータを用いれば
６４分の１の階段波となるため分解能は倍になり、波形
もさらに良くなる。
しかしこれは経済上の制約によって決められる。
分解能を高めればＦＥＴ、変圧器、ダイオード等の所要
数が増大するが、特に変圧器Ｔは高電圧。
数が増大するが、特に変圧器Ｔは高電圧。
大電力用の変調器であるから耐圧の高いものが必要で高
価であるから経済性に大きな影響を及ぼずことになる。
価であるから経済性に大きな影響を及ぼずことになる。
（発明の効果）
本発明の実施によって大電力、高電圧出力を要求される
変調器を寿命の短い真空管を使用せず長寿命のＦＥＴと
長寿命と高耐圧が得易いダイオード整流器を使用して実
現することができること、ＦＥＴは半永久的寿命を持ち
保守経費が著しく低減されかつスイッチング動作のため
電力効率が高いなど従来のものにはない著しい利点があ
る。
変調器を寿命の短い真空管を使用せず長寿命のＦＥＴと
長寿命と高耐圧が得易いダイオード整流器を使用して実
現することができること、ＦＥＴは半永久的寿命を持ち
保守経費が著しく低減されかつスイッチング動作のため
電力効率が高いなど従来のものにはない著しい利点があ
る。
第１図は本発明による変調器の構成例図、第２図は第１
図中の変圧器に流れる全電流とｄ点の電流の波形図、第
３図は第１図の入力ａ点の波形と出力ｅ点の波形図であ
る。 １・・・Ａ／Ｄコンバータ、２・・・デコーダ、３・・
・へＮＤゲート、４・・・パルスドライバ、５・・・サ
ンプリング周波数発生器、Ｑ・・・ＦＥＴ（電界効果ト
ランジスタ）、Ｔ・・・変圧器、Ｄ・・・ダイオード整
流器、■、・・・基準電圧。
図中の変圧器に流れる全電流とｄ点の電流の波形図、第
３図は第１図の入力ａ点の波形と出力ｅ点の波形図であ
る。 １・・・Ａ／Ｄコンバータ、２・・・デコーダ、３・・
・へＮＤゲート、４・・・パルスドライバ、５・・・サ
ンプリング周波数発生器、Ｑ・・・ＦＥＴ（電界効果ト
ランジスタ）、Ｔ・・・変圧器、Ｄ・・・ダイオード整
流器、■、・・・基準電圧。
Claims (1)
- 入力音声信号を搬送波のレベルを設定する基準電圧と共
にＡ／Ｄコンバータとデコーダの回路に入力させて段階
的にディジタル化し、入力信号のレベルに応じて得られ
た各段階のディジタル信号をサンプリングパルスによっ
てそれぞれ取り出し増幅して、出力負荷として直流的に
絶縁された２次巻線をもつ変圧器の１次巻線を接続した
前記段階毎のスイッチング半導体素子をそれぞれスイッ
チングさせること、および前記段階毎のスイッチング半
導体素子の変圧器２次側出力を整流した電圧を前記段階
の順に相加した電圧を低域ろ波器に通じて変調器出力と
することを特徴とする高効率ＡＭ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP330486A JPS62161203A (ja) | 1986-01-10 | 1986-01-10 | 高効率ａｍ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP330486A JPS62161203A (ja) | 1986-01-10 | 1986-01-10 | 高効率ａｍ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62161203A true JPS62161203A (ja) | 1987-07-17 |
| JPH0258801B2 JPH0258801B2 (ja) | 1990-12-10 |
Family
ID=11553617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP330486A Granted JPS62161203A (ja) | 1986-01-10 | 1986-01-10 | 高効率ａｍ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62161203A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6415531B1 (en) | 1995-05-23 | 2002-07-09 | Sharp Kabushiki Kaisha | Plane-shaped lighting device and a display using such a device |
-
1986
- 1986-01-10 JP JP330486A patent/JPS62161203A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6415531B1 (en) | 1995-05-23 | 2002-07-09 | Sharp Kabushiki Kaisha | Plane-shaped lighting device and a display using such a device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258801B2 (ja) | 1990-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4479175A (en) | Phase modulated switchmode power amplifier and waveform generator | |
| JP3031265B2 (ja) | 圧電トランスの駆動回路および駆動方法 | |
| US7173467B2 (en) | Modified high-efficiency phase shift modulation method | |
| US5986498A (en) | Audio direct from power supply | |
| US4845605A (en) | High-frequency DC-DC power converter with zero-voltage switching of single primary-side power device | |
| US7567443B2 (en) | Power converter | |
| US20020125941A1 (en) | High efficiency switching amplifiers | |
| CN1176522A (zh) | 一种带有pwm软切换的双正向转换器 | |
| WO1992007418A1 (en) | Dc/ac converter | |
| AU2017394665A1 (en) | Transformer based gate drive circuit | |
| KR20120013197A (ko) | 인버터 회로, 전력 변환 회로 및 전기 추진 차량 | |
| US4541039A (en) | Magnetically modulated d-c to d-c forward converter power supply | |
| JPS62161203A (ja) | 高効率ａｍ変調器 | |
| US6944037B2 (en) | Method and voltage converter for converting DC input voltage to AC voltage in a system frequency range | |
| JPS62165407A (ja) | 高効率振幅変調器 | |
| US10263516B1 (en) | Cascaded voltage converter with inter-stage magnetic power coupling | |
| EP0099232A2 (en) | Burst length modulation for switching power supplies | |
| JP2918006B2 (ja) | 昇圧型アクティブフィルタ回路 | |
| JPH10336059A (ja) | 無線放送に関する改良 | |
| Dallago et al. | Single-cycle quasi-resonant converters as sigma-delta audio power stages | |
| CN100438285C (zh) | 频率受控的功率因数校正电路和方法 | |
| KR100634615B1 (ko) | 저전압 입력용 전원 공급장치 | |
| RU2107983C1 (ru) | Квазирезонансный преобразователь постоянного напряжения с переключением при нулевом напряжении | |
| JPH0779120A (ja) | 出力回路 | |
| JPS6225504A (ja) | 切換増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |