JPS62158366A - 超高周波パワ−トランジスタ - Google Patents

超高周波パワ−トランジスタ

Info

Publication number
JPS62158366A
JPS62158366A JP61305152A JP30515286A JPS62158366A JP S62158366 A JPS62158366 A JP S62158366A JP 61305152 A JP61305152 A JP 61305152A JP 30515286 A JP30515286 A JP 30515286A JP S62158366 A JPS62158366 A JP S62158366A
Authority
JP
Japan
Prior art keywords
type
region
layer
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61305152A
Other languages
English (en)
Inventor
ディミトリオス　パヴリディス
レオニダス　カラピペリス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS62158366A publication Critical patent/JPS62158366A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高周波集積回路の電界効果パワートランジ
スタの構造及びパワー集積回路にこの型のトランジスタ
を形成する方法に関するものである。本発明の構造にす
ると、トランジスタ内に局在化した電界が発生するのを
防いで、超高周波パワー集積回路の効率を高めることが
できる。
従来の技術 超高周波集積回路はトランジスタを備えるが、このトラ
ンジスタには高速動作が要求されるため、このトランジ
スタの活性層は、該活性層内では電子が正孔より速く移
動することを考慮すると、ｐ型活性層であるよりｎ型活
性層であることが好ましい。しかし、ソース及びドレイ
ンコンタクト用金属は、その金属がｎ型ドープ層よりも
ｎ＋＋ドープ層により良く接合するので、ｎ＋＋ドープ
層上に堆積させる。しかしながら、パワー集積回路の降
伏電圧とパワー効率は、多数あるパラメータの中で特に
、トランジスタのｎ型活性層とソース領域及びドレイン
領域のｎ＋型層との間の界面によって決まり、トランジ
スタがゲート金属の下方に凹部を存する場合には凹部の
輪郭によって決まる。ｎ型層とｎ＋＋層間の緩やか遷移
の変化のために、降伏電圧が低下するとか、局在化した
高密度の電界が発生してパワー効率が低下するといった
ことがある。
従って、従来の集積回路の製作工程に適合した手段を用
いて、局在化した高密度の電界が発生するのを防止して
、パワー集積回路のパワー効率を改善することが必要で
ある。
問題点を解決するための手段 本発明の第１の目的は、トランジスタの電荷キャリヤが
拡散する方向におけるｎ型層とｎ゛型層、シ＜はｎ＋型
領領域の間の遷移が緩やかな構造を提供することである
。この緩やかな遷移パターンは、ドーピングレベルを変
化させることによって作り出す。
本発明の別の目的は、集束イオンビームを使ってｎ型層
とｎ＋型層との間の緩やかな遷移を実現することである
。集束イオンビームを用いると、半導体の極めて小さな
各回部に異なるエネルギーで異なるドーズ量でイオンを
打込むことができる。
この方法は、超高周波集積回路の現在の製造技術と両立
し、この方法を用いて、活性層を形成することと、この
活性層を備えるパワー素子を最適化することとが１工程
だけで可能となる。この方法を用いると、形成されるド
ーピング変化パターンは、基板、すなわちウェハ位置あ
るいは連続的ドーピング変化用のマスクには関係しない
ので、いかなる化学的方法よりも優れた結果が得られる
。
従って、この方法の使用により超高周波集積回路の工業
的製造に必要な条件であるウェハ上の均一性を極めて高
度に維持しながらパワー効率を高めることができる。
さらに詳細には、本発明によるならば、ゲート電極の下
方のｎ型半導体材料からなる少なくとも１つの活性層と
、ソース電極とドレイン電極の下方で２つのコンタクト
領域を形成するｎ＋型にドープされた材料からなる１つ
の層とを基板上に備えた超高周波トランジスタであって
、上記ｎ型ドープ活性層と上記ｎ１型ドープのコンタク
ト領域との接合部分に高密度電界が発生することを防止
するために、該活性層と該領域の間の遷移領域の半導体
材料は、ｎ型からｎ“型への緩やかに遷移するようにド
ープされており、該緩やかな遷移の方向は、電荷キャリ
アがゲートからソースへ及びゲートからドレインへと拡
散する方向とすることを特徴とするパワートランジスタ
が提供される。
実施例 本発明は、超高周波集積回路内のパワートランジスタの
２つの実施例についての以下の説明によってより明らか
となろう。この説明は、電界効果トランジスタのチャネ
ル領域のみの断面を示した添付図面を参照して行う。
第１図には、従来の電界効果トランジスタのチャネル領
域を極めて概略的に示している。例えば半導体材料から
なる基板１上には、ｎ型にドープされた材料からなる少
なくとも１つの活性層２が形成されている。この活性層
２上にゲート金属３が堆積されている。ソース金属４及
びドレイン金属５は、各々、ｎ゛゛打込み領域６及び７
上に堆積されている。これらの２つの領域は、２つの機
能を有する。その１つは、ソース金属及びドレイン金属
を構成する金属と半導体材料の接合を確実にすることで
あり、もう１つは、ソース金属４及びドレイン金属５と
活性層すなわちチャネル２との間のアクセス抵抗を減少
させることである。例えば、図示の電界効果トランジス
タがＧａＡｓからなる場合には、２つのｎ＋型領領域６
７は例えばシリコンもしくはゲルマニウムのイオン打込
みによって形成される。イオン打込みは、微量且つ高エ
ネルギーで、もしくは多量且つ低エネルギーで実施され
る。このイオン打込みの条件に応じて、打込まれたイオ
ンがガウス分布していることに起因する遷移領域が活性
層２とｎ＋＋打込み領域６もしくは７の一方との間に形
成される。この遷移領域が、５００人より長いことは稀
である。ｎ型活性層とｎ゛型領領域の間の遷移によって
、局在した電界が発生して、それに関するあらゆる不都
合が生じる。この局在化した電界が大きいのは、ｎ型活
性層とｎ゛型領領域の間の界面部８である。
第２図は、従来の電界効果トランジスタのチャネル領域
のみの断面図である。ここで第１図のトランジスタと比
較すると、ゲート金属３の下方に凹部が形成されている
という相違点がある。この方法には、２つのｎ゛型領領
域形成のために局部的にイオン打込みを行う必要がない
という利点があるが、電界が型層とｎ゛型領領域間の界
面部に発生するという現象は相変わらず残ったままであ
る。
ｎ型層とｎ゛型領領域間急激なドーピング濃度変化があ
ると、ガン効果に類似した電荷の蓄積が生じることがあ
る。すると局在した大きな電界がトランジスタのゲート
とドレインの間に形成されて直列寄生抵抗が増大する結
果、パワートランジスタの特性が低下する。急激なドー
ピング変化を有するトランジスタの降伏電圧は比較的低
いため、このようなトランジスタはパワー集積回路に適
さないことが実験によって分かっている。局在化した大
きな電界の存在は、ドレイン／ゲート方向に正孔を注入
することによる光の放射と、ゲートに印加される負電圧
が増大した時の降伏電圧の増大及びドレイン電流の減少
によって知ることができる。
もちろんドレインにあてはまることはソースにもあては
まるが、電界効果トランジスタではゲートとドレインの
間でのほうがゲートとソースの間でよりも寄生抵抗が大
きいことが周知である。
従って、トランジスタの降伏電圧が極めて低く、パワー
効率が低いという問題点を解決するためには、ｎ型活性
層とｎ４−型領域の間の急激なドーピング変化を緩やか
な変化に変える必要がある。
従来から知られている第１の構造は、参照番号６．７で
示すような層もしくは領域の代わりに２回のイオン打込
みもしくは２回の拡散によって得られる２つの層もしく
は２つの領域を用いることである。従って、この方法に
よって、ｎ＋型層もしくは領域が２つの階段を有する構
造が提供される。しかし、２つ以上の階段を有する構造
は、マスキングを必要とするため今のところ知られてい
ない。
もう１つの方法は、ゲートとドレインとの間に緩やかな
くぼみを形成することである。この構造を第３図に示す
。
第３図では、第１図及び第２図と同一の参照番号が付さ
れている。第３図のパワートランジスタは、ドレイン金
属５が上に堆積されたｎ＋＋層９を備えている。活性層
２の１部分とこのｎ゛゛層９は、活性層２の金属ゲート
３の下の位置からドレイン金属５へ向かって次第に厚く
なる構造を有する。従って面１０は傾いている。この傾
斜面があるためｎ型層２とｎ゛゛層９との接合の近傍の
電界が徐々に小さくなる。この方法は、トランジスタの
ゲートに対する基板の方向、化学的エツチング溶液、そ
の溶液を使った場合のエツチング時間及びその他の条件
に依存する。従って、この方法は、高度に画一化された
再現可能な方法が必要とされる集積回路には適さない。
第４図及び第５図に示すように、ｎ型層とｎ゛型層間に
ドーピング濃度の緩やか変化を実現することのできる本
発明の構造及び方法の場合はこのようなことはない。
第４図は、ソース金属及びドレイン金属がオーミックコ
ンタクトしている２つのｎ＋型領領域有する場合に対応
する平面構造の本発明による超高周波パワートランジス
タの第１の構造例を示す図である。この図は、緩やかな
遷移領域が判り易くなるよう水平軸に沿って拡大して描
いである。
本発明によるこのトランジスタは、例えば半導体からな
る基板１１を備えている。この基板上には少なくとも１
つのｎ型活性層１２が形成され、この活性層１２上には
ゲート金属１３が堆積されている。
ソース金属４及びドレイン金属１５は、各々、ｎ゛型領
領域１６１７の上に堆積されている。このトランジスタ
に特有の構造上もしくは幾何形状の特徴は、遷移領域（
濃度変化領域）の半導体材料の厚さが、活性層とｎ゛型
領領域の間で活性層１２内のｎ型にドープされた半導体
層の厚さからｎ＋型領領域１６１７内のｎ゛型にドープ
された半導体層の厚さにまで徐々に変化することである
。各領域１８．１９でこのように緩やかに変化している
ため、ｎ”型領域と基板の間の界面部は平らでもチップ
の表面に平行でもなく、この表面に対して傾斜面となっ
ている。領域１８．１９の厚さは活性層１２の近傍の部
分２０．２２で最小となり、ｎ゛型領領域１６１７の近
傍の部分２１．２３で最大となる。第４図には２つの緩
やかな遷移領域１８．１９を示したが、傾斜の緩やかな
凹みひとつのみを示した第３図の場合と同様に、例えば
ゲートとドレインの間に１つだけ、緩やかな遷移領域を
形成する場合も本発明の範囲に含まれるのはもちろんの
ことである。
活性層１２内のドーピング濃度ｎとｎ゛型領領域１６１
７内のドーピング濃度の間で濃度が緩やかに変化する領
域１８．１９を形成するには、マスクなしでイオン打込
みを実施する。その際、傾斜面は１０００人以内の精度
で決定できる。この精度は、拡散もしくはイオン打込み
用マスクを用いる方法では不可能である。
実際、活性層１２とｎ゛型領領域１６１７の間の緩やか
な遷移は、各々が互いに平行な幅０．１乃至０．２ミク
ロン帯領域に沿って集束イオンビーム打込みをマスクし
ないで行うことによって得られる。この際、打込みドー
ズ量とエネルギーは、ゲートからドレインへ及びゲート
からソースへと向かうときに増加させる。平行な帯領域
とは、集束イオンビームが打込まれた帯領域がソース金
属、ゲート金属及びドレイン金属に平行であること、す
なわち一般的に電界効果トランジスタが描かれている平
面に帯領域が垂直であることを意味する。層の厚さとド
ーピング量の両方を連続的に変化させることによって、
ｎ型層とｎ＋型領領域間の界面部の急激な変化を防ぐこ
とができ、その結果、ＧａＡＳ内で移動度の差が負にな
ることに起因する強い電界が発生するのを防ぐことがで
きる。
第４図には、問題となっている層におけるドーピング濃
度を深さの関係として表わした３つのグラフを示す。左
端の第１のグラフは、ｎ型活性層１２内のドーピング濃
度を示すグラフである。中央の第２のグラフは、活性層
１２の近傍の部分２２の連続的な濃度変化領域１９内の
ドーピング濃度を示すグラフである。このグラフには、
イオン打込み前のｎ型材料のドーピング濃度曲線に加え
て、より高いエネルギーでドーズ量を多くした場合の部
分２２におけるドーピング濃度曲線が示されている。
右端の第３のグラフは、部分２３におけるドーピング濃
度を示すグラフである。イオン打込み前のｎ型材料のド
ーピング濃度曲線に加えて、より高いエネルギーでドー
ズ量を極めて多くした場合の部分２３におけるドーピン
グ濃度曲線が示されている。
第５図は、トランジスタがゲートの下方に凹部を備える
本発明による電界効果パワートランジスタの第２の構造
例を示す図である。この第５図の構造は第４図に示す構
造と似通っているが、第４図に示した構造を逆にしであ
る点が異なっている。
緩やかな遷移の基準面は、トランジスタの自由平面では
なく、半導体基板と活性層１２０間の平らな接合面であ
る。
このような電界効果トランジスタ構造を得る方法の要点
は、集束イオンビームを用いて分解能約０．１ミクロン
の帯領域に沿って例えばシリコンやゲルマニウム等の所
望の元素を打込むことである。
使用されるドーピング元素がシリコンの場合には、ゲー
トからドレインへ、またゲートからソースへと移動する
際に、ｎ゛型領領域の打込みドーズ量は５　ＸｌＯ１２
イオン／ｃ［ＩＩから５　Ｘｌ０１３イオン／ｃｄへと
増大させる。一方、エネルギーは２５０ＫｅＶから６０
ＫｅＶに減少させる。このようにしてｎ型層とｎ＋型領
領域の間の緩やかな濃度変化を実現する。次に、少ない
ドーズ量（５ＸｌＯ１２イオン／　ｃ＋＋ｆ　）及び高
エネルギー（２５０乃至３５０ＫｅＶ　）で凹部を走査
することによってｎ型層を形成する。
集束イオンビームは、液体金属源を備える機械から発生
させる。これは、液体金属源が例えばタングステン棒の
先端が液体ガリウムに浸っている構成であることを意味
する。加速電圧の作用によって液体ガリウム層は、いわ
ゆるテーラ−コーンを形成する。タングステン棒の先端
部ではこのコーンの半径は約３０八で、電界は約１■／
人である。
機械技術ではそのように精密なコーンもしくは先端部を
得ることはできない。従って、この先端部からイオンビ
ームが放射される。イオンビームの直径は約３０人とい
うことはなく、むしろ約１０００人である。これは、他
のイオン打込み技術よりもより高精度である。適切な合
金を使用することにより、集積回路製造の際にドーパン
トとして使用される様々な種類のイオンビームを得るこ
とができる。例えばベリラム、ホウ素、シリコン、ヒ素
、ガリウム、アンチモン等がイオン打込みの際の元素と
して使用される。
このようなタイプの機械での集束イオンビームの精度は
そのまま生かすことができる。というのは、このような
機械はプレートを備えており、その動きはレーザー干渉
法によって制御されているからである。従って、はぼ２
００ミクロン四方の走査領域内で集束イオンビームの直
径にほぼ等しい１０００への精度でトランジスタの緩や
かな遷移領域を得ようとする表面を走査することができ
る。
従来の電界効果トランジスタと比較すると、緩やかな遷
移領域を備える本発明のトランジスタは、ゲートとドレ
インとが等間隔に離れているので、降伏電圧が５０％も
上昇し、より高出力となり、パワー効率が少なくとも１
０％増加する。
本発明のトランジスタは、パワー集積回路の製造に使用
される。このパワー集積回路自体は、レーダーもしくは
航空電子工学装置の通信データ転送装置に使われる。
もちろん、本発明は上記の実施例に限定されず、特許請
求の範囲に記載した本発明のトランジスタ及びその製造
方法に対する当業者に明らかな変更をすべてを含む。
【図面の簡単な説明】
第１図は、活性層と、ソース金属およびドレイン金属と
各々接触する２つのｎ型領域とを備える、従来のプレー
ナ構造の電界効果トランジスタを示す図であり、 第２図は、ゲート金属の下方に凹部を備える従来の電界
効果トランジスタを示す図であり、第３図は、コンタク
ト金属の下に少なくともｎ＋型層が化学エツチングされ
た領域を含む技術の電界効果トランジスタを示す図であ
り、 第４図は、ソース及びドレインとのコンタクト用の２つ
のｎ゛領域含む本発明によるプレーナ構造の電界効果ト
ランジスタを示す図であり、第５図は、ゲートの下方に
凹部を有し、ソース及びドレインとのコンタクト用の２
つのｎ４型層を備える構造の、本発明による電界効果ト
ランジスタを示す図である。 （主な参照番号） １．１１・・基板、　　　２．１２・・活性層、３．１
３・・ゲート金属、４，１４・・ソース金属、５．１５
・・ドレイン金属、 ６．７．９，１６．ｌ’ｌ　・ｎ型領域、１８、１９・
・遷移領域

Claims (4)

    【特許請求の範囲】
  1. （１）ゲート電極の下方のｎ型半導体材料からなる少な
    くとも１つの活性層と、ソース電極とドレイン電極の下
    方で２つのコンタクト領域を形成するｎ＾＋型にドープ
    された材料からなる１つの層とを基板上に備えた超高周
    波トランジスタであって、上記ｎ型ドープ活性層と上記
    ｎ＾＋型ドープのコンタクト領域との接合部分に高密度
    電界が発生することを防止するために、該活性層と該領
    域の間の遷移領域の半導体材料は、ｎ型からｎ＾＋型へ
    緩やかに遷移するようにドープされており、該緩やかな
    遷移の方向は、電荷キャリアがゲートからソースへ及び
    ゲートからドレインへと拡散する方向とすることを特徴
    とするパワートランジスタ。
  2. （２）上記遷移領域の半導体材料のドーピング濃度の連
    続的変化は、幅１０００Åの帯領域で連続的あるいはほ
    とんど連続的であることを特徴とする特許請求の範囲第
    １項に記載のパワートランジスタ。
  3. （３）上記遷移領域の半導体材料のドーピング濃度の連
    続的変化は、集束イオンビーム打込みの際のエネルギー
    の変化（６０ＫｅＶから２５０ＫｅＶ）及び打込みドー
    ズ量の変化（５×１０＾１＾２イオン／ｃｍ＾２から５
    ×１０＾１＾３イオン／ｃｍ＾２）に対応し、該集束イ
    オンビーム打込みによって上記活性層の近傍から上記コ
    ンタクト領域の近傍にドーピング濃度変化を生じさせて
    いることを特徴とする特許請求の範囲第２項に記載のパ
    ワートランジスタ。
  4. （４）超高周波パワー集積回路内に集積されていること
    を特徴とする特許請求の範囲第１項もしくは第２項に記
    載のパワートランジスタ。
JP61305152A 1985-12-20 1986-12-20 超高周波パワ−トランジスタ Pending JPS62158366A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8518985 1985-12-20
FR8518985A FR2592225B1 (fr) 1985-12-20 1985-12-20 Transistor hyperfrequence de puissance

Publications (1)

Publication Number Publication Date
JPS62158366A true JPS62158366A (ja) 1987-07-14

Family

ID=9326042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61305152A Pending JPS62158366A (ja) 1985-12-20 1986-12-20 超高周波パワ−トランジスタ

Country Status (3)

Country Link
EP (1) EP0228956A1 (ja)
JP (1) JPS62158366A (ja)
FR (1) FR2592225B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970000538B1 (ko) * 1993-04-27 1997-01-13 엘지전자 주식회사 게이트 리세스 구조를 갖는 전계효과트랜지스터의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2821975C2 (de) * 1978-05-19 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
IT1171402B (it) * 1981-07-20 1987-06-10 Selenia Ind Eletroniche Associ Transistor ad effeto di campo a barriera metallo-semiconduttorre conzona svuotata modificata
JPS5852881A (ja) * 1981-09-25 1983-03-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS58106823A (ja) * 1981-12-18 1983-06-25 Toshiba Corp イオン注入方法
US4466174A (en) * 1981-12-28 1984-08-21 Texas Instruments Incorporated Method for fabricating MESFET device using a double LOCOS process

Also Published As

Publication number Publication date
FR2592225B1 (fr) 1988-02-05
EP0228956A1 (fr) 1987-07-15
FR2592225A1 (fr) 1987-06-26

Similar Documents

Publication Publication Date Title
US4190850A (en) MIS field effect transistor having a short channel length
US4062699A (en) Method for fabricating diffusion self-aligned short channel MOS device
US4495010A (en) Method for manufacturing fast bipolar transistors
CA1157165A (en) Short channel field effect transistors
EP0417738B1 (en) Power semiconductor device
CA1063731A (en) Method for making transistor structures having impurity regions separated by a short lateral distance
US7485920B2 (en) Process to create buried heavy metal at selected depth
US4803526A (en) Schottky gate field effect transistor and manufacturing method
JP2002305305A (ja) 半導体装置
US6770917B2 (en) High-voltage diode
US4613882A (en) Hybrid extended drain concept for reduced hot electron effect
US3846822A (en) Methods for making field effect transistors
US4114256A (en) Reliable metal-to-junction contacts in large-scale-integrated devices
US4862238A (en) Transistors
US4966858A (en) Method of fabricating a lateral semiconductor structure including field plates for self-alignment
US4135289A (en) Method for producing a buried junction memory device
US4216029A (en) Method of making static induction transistor logic
US4929563A (en) Method of manufacturing semiconductor device with overvoltage self-protection
JPS60226185A (ja) 縦型電界効果トランジスタ
US4119446A (en) Method for forming a guarded Schottky barrier diode by ion-implantation
US5347153A (en) Short channel transistors
US5814548A (en) Process for making n-channel or p-channel permeable base transistor with a plurality layers
JPS62158366A (ja) 超高周波パワ−トランジスタ
US4829349A (en) Transistor having voltage-controlled thermionic emission
US6683328B2 (en) Power semiconductor and fabrication method