JPS62153776A - 電子装置のテスト用アダプタ - Google Patents
電子装置のテスト用アダプタInfo
- Publication number
- JPS62153776A JPS62153776A JP60292650A JP29265085A JPS62153776A JP S62153776 A JPS62153776 A JP S62153776A JP 60292650 A JP60292650 A JP 60292650A JP 29265085 A JP29265085 A JP 29265085A JP S62153776 A JPS62153776 A JP S62153776A
- Authority
- JP
- Japan
- Prior art keywords
- connection terminal
- connection
- testing
- adapter
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、電子装置のテスト技術に係り、特に。
電子装置のテスト用アダプタに適用して有効な技術に関
するものである。
するものである。
ｖスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ等（７）不揮
発性記憶機能を内蔵するマイクロコンピュータの半導体
装置は、エミュレーションでプログラムのディバッグ、
ハードの不良除去を行っている。
発性記憶機能を内蔵するマイクロコンピュータの半導体
装置は、エミュレーションでプログラムのディバッグ、
ハードの不良除去を行っている。
エミュレーションは、プリン１へ配線板などの塔載基板
に半導体装置を実装した状態において、エミュレータと
塔載基板の接続端子とを′電気的に接続することで行わ
れている。これは、半導体装置を実装した電子装置とし
てのファンクション機能及び電気的特性を正確にテスト
するためである。
に半導体装置を実装した状態において、エミュレータと
塔載基板の接続端子とを′電気的に接続することで行わ
れている。これは、半導体装置を実装した電子装置とし
てのファンクション機能及び電気的特性を正確にテスト
するためである。
デュアル・インライン・パッケージ（１）［Ｌｌ））等
の所謂ピン挿入型の半導体装置が実装される塔載基板の
接続端子には、エミュレータのテスト用アダプタがソケ
ットアダプタを介して接触するようになっている。ソケ
ットアダプタは、ｆ、導体皆置又は塔載基板の新規開発
で、テスト用アダプタの接続ピンと塔載基板の接続端子
との位置が一致しなくなるため、それらを一致させるた
めに使用されている。この種のソケット用アダプタは、
接続端子数が比較的少ないので、前述の半導体装置又は
塔Ｊｉ Ｊ、ｌｉ仮の開発毎に製作されている。
の所謂ピン挿入型の半導体装置が実装される塔載基板の
接続端子には、エミュレータのテスト用アダプタがソケ
ットアダプタを介して接触するようになっている。ソケ
ットアダプタは、ｆ、導体皆置又は塔載基板の新規開発
で、テスト用アダプタの接続ピンと塔載基板の接続端子
との位置が一致しなくなるため、それらを一致させるた
めに使用されている。この種のソケット用アダプタは、
接続端子数が比較的少ないので、前述の半導体装置又は
塔Ｊｉ Ｊ、ｌｉ仮の開発毎に製作されている。
しかしながら、かかる技術における検討の結果、本発明
者は、次のような問題点を見出した。
者は、次のような問題点を見出した。
フラット・プラスチック・パッケージ（ＦＴ）Ｐ）。
プラスチック・リードレス・チンプキャリア（ＰＬＣＣ
）等の所謂表面実装型の半導体装置が実装される塔載基
板の接続端子は、個々に半田付されたケーブルのリード
を介してエミュレータと電気的に接続している。表面実
装型の半導体装置は、リードピン数が比較的多いので、
ソケットアダプタを簡単に製作できないからである。こ
のため、エミュレーションに際して、作業者の手作業が
多くなるので、テスト時間の増大や、接触不良による信
頼性の低下を生じる。
）等の所謂表面実装型の半導体装置が実装される塔載基
板の接続端子は、個々に半田付されたケーブルのリード
を介してエミュレータと電気的に接続している。表面実
装型の半導体装置は、リードピン数が比較的多いので、
ソケットアダプタを簡単に製作できないからである。こ
のため、エミュレーションに際して、作業者の手作業が
多くなるので、テスト時間の増大や、接触不良による信
頼性の低下を生じる。
本発明の目的は、表面実装型の半導体装置を塔載する塔
載基板の接続端子に接続可能で、しかも、テスト時間を
短縮することが可能な電子装置のテスト用アダプタを提
供することにある。
載基板の接続端子に接続可能で、しかも、テスト時間を
短縮することが可能な電子装置のテスト用アダプタを提
供することにある。
本発明の他の目的は、表面実装型の半導体装置を塔載す
る搭載基板の接続端子に接続可能で、しかも、電気的信
頼性を向上することか可能な電子装置のテスト用アダプ
タを提供することにある。
る搭載基板の接続端子に接続可能で、しかも、電気的信
頼性を向上することか可能な電子装置のテスト用アダプ
タを提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は１本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、表面実装型の半導体装置を塔載する塔載基板
の接続端子に接続される電子表にのテスト用アダプタを
、前記接続端子と電気的に接続し、かつ、エミュレータ
のケーブルと電気的に接続する接続ピンと５この接続ピ
ンを支持する支持部材と、この支持部材を前記塔載基板
に着脱可能に取り付ける取付部材とで構成する。
の接続端子に接続される電子表にのテスト用アダプタを
、前記接続端子と電気的に接続し、かつ、エミュレータ
のケーブルと電気的に接続する接続ピンと５この接続ピ
ンを支持する支持部材と、この支持部材を前記塔載基板
に着脱可能に取り付ける取付部材とで構成する。
これにより、テスト用アダプタの接続ピンと塔載基板の
接続端子とを接続して、テスト用アダプタを取付部材で
塔載基板に取り付ける簡単な操作でエミュレーションを
行うことができるので、テスト時間を短縮することがで
きる。
接続端子とを接続して、テスト用アダプタを取付部材で
塔載基板に取り付ける簡単な操作でエミュレーションを
行うことができるので、テスト時間を短縮することがで
きる。
以下、本発明の構成について、一実施例とともに説明す
る。
る。
なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
符号を付け、その繰り返しの説明は省略する。
本発明の一実施例である電子装置のテスト用アダプタを
第１図（概略構成斜視図）で示す。
第１図（概略構成斜視図）で示す。
本実施例の電子装置のデス１〜用アダプタ１は、第１図
で示すように、柔軟性のあるケーブル２を介して、エミ
ュレータ３と電気的に接続されている。
で示すように、柔軟性のあるケーブル２を介して、エミ
ュレータ３と電気的に接続されている。
エミュレータ３は、不揮発性記憶機能を有するマイクロ
コンピュータ等の半導体装置（図示していない）を塔載
基板４に塔載した状態において、エミュレーションを行
うように構成されている。
コンピュータ等の半導体装置（図示していない）を塔載
基板４に塔載した状態において、エミュレーションを行
うように構成されている。
エミュレーションされた半導体装置は、プログラムのデ
ィバッグや不良であればその排除が行われる。
ィバッグや不良であればその排除が行われる。
テスト用アダプタ１は、ＦＰＰ、ＰＬＣＣ等の表面実装
型の半導体装置を塔載（又は実装）する塔載基板４の接
続端子４Ａと電気的に接続するように構成されている。
型の半導体装置を塔載（又は実装）する塔載基板４の接
続端子４Ａと電気的に接続するように構成されている。
テスト用アダプタ１は、第２図（拡散分解斜視図）、第
３図（第２図の■−■線で切った断面図）及び第４図（
第３図の部分拡大断面図）で具体的に示すように構成さ
れている。すなわち、テスト用アダプタ１は、主として
、接続ピンＩＡ、支持部材ＩＢ、取付部材ＩＣ及びキャ
ップＩＤで構成されている。
３図（第２図の■−■線で切った断面図）及び第４図（
第３図の部分拡大断面図）で具体的に示すように構成さ
れている。すなわち、テスト用アダプタ１は、主として
、接続ピンＩＡ、支持部材ＩＢ、取付部材ＩＣ及びキャ
ップＩＤで構成されている。
前記接続ピンＩＡは、一端部が接続端子４Ａと電気的に
接続され、他端部がリートＩＥを介してエミュレータ３
に接続するケーブル２と電気的に接続されている。接続
ピンＩＡは、第１１図で示すように、支持部材Ｉ Ｂに
設けられた穴部に支持部材ＩＢから突出する方向に作用
する弾性部材ＩＦを設けて挿入されている。すなわち、
接続ピンＩＡは、矢印Ａ方向に移動するように構成され
ている。
接続され、他端部がリートＩＥを介してエミュレータ３
に接続するケーブル２と電気的に接続されている。接続
ピンＩＡは、第１１図で示すように、支持部材Ｉ Ｂに
設けられた穴部に支持部材ＩＢから突出する方向に作用
する弾性部材ＩＦを設けて挿入されている。すなわち、
接続ピンＩＡは、矢印Ａ方向に移動するように構成され
ている。
このように構成される接続ピンＬＡは、常時接続端ｒ−
４Ａと接触する方向に骨性部材Ｉ Ｆが作用するので、
接続端子４Ａと確実に接続することができる。したがっ
て、接続ピンＩＡと接続端子４Ａとの接触不良を防止す
ることができるので、電気的信頼性を向上することがで
きる。
４Ａと接触する方向に骨性部材Ｉ Ｆが作用するので、
接続端子４Ａと確実に接続することができる。したがっ
て、接続ピンＩＡと接続端子４Ａとの接触不良を防止す
ることができるので、電気的信頼性を向上することがで
きる。
また、接続ピンＩＡは、半田付は等の接続方式に比へて
、接続端子４Ａとの接続部分の面積を小さくすることが
できるので、特に、表面実装型の半導体装置が塔載され
る接続端子４Ａ数が多い塔載基板４に好適である。
、接続端子４Ａとの接続部分の面積を小さくすることが
できるので、特に、表面実装型の半導体装置が塔載され
る接続端子４Ａ数が多い塔載基板４に好適である。
支持部材ＩＢは、接続端子４Ａに対応した位置に接続ピ
ンＩＡを支持するように構成されている。
ンＩＡを支持するように構成されている。
取付部材ＩＣは、支持部材ＩＣの略中心部に設けられた
貫通穴ＩＧと塔載基板４の接続端子４Ａで凹まれた領域
の略中心部に設けられた貫通ソく４Ｂとを夫々貫通する
ボルトと、このボルトと嵌合し支持部材ＩＢを塔載基板
４に取り付ける十ノドとで構成されている。すなわち、
取付部材Ｉ Ｃは。
貫通穴ＩＧと塔載基板４の接続端子４Ａで凹まれた領域
の略中心部に設けられた貫通ソく４Ｂとを夫々貫通する
ボルトと、このボルトと嵌合し支持部材ＩＢを塔載基板
４に取り付ける十ノドとで構成されている。すなわち、
取付部材Ｉ Ｃは。
接続ピンＩＡと接続端子４Ａとを接続した状態でテスト
用アダプタ１を塔載基板４に着脱自在に取り付けるよう
に構成されている。
用アダプタ１を塔載基板４に着脱自在に取り付けるよう
に構成されている。
このように構成されるテスト用アダプタ１は、接続ピン
ＩＡと接続端子４Ａとを接続し、取付部材ＩＣを用いて
簡単な操作で塔載基Ｆｉ４に取り付け、エミュレーショ
ンすることができるので、テスト時間を著しく短縮する
ことができる。
ＩＡと接続端子４Ａとを接続し、取付部材ＩＣを用いて
簡単な操作で塔載基Ｆｉ４に取り付け、エミュレーショ
ンすることができるので、テスト時間を著しく短縮する
ことができる。
キャップｌＤは、支持部材ＩＣに着脱自在に取り付けら
れるように構成されている。
れるように構成されている。
また、第２図及び第３図では、取付部材ＩＣを構成する
ナツトを塔載基板４側に設けたが、本発明は、第５図（
要部断面図）で示すように、取付部材ＩＣを構成するナ
ツトを支持部材ＩＢ側に設けてもよい。
ナツトを塔載基板４側に設けたが、本発明は、第５図（
要部断面図）で示すように、取付部材ＩＣを構成するナ
ツトを支持部材ＩＢ側に設けてもよい。
また、本発明は、前記第２図、第３図及び第３図で示す
取付部材ＩＣを構成するボルトと塔載基板４０貫通孔４
Ｂ又は支持部材ＩＢの貫通孔ＩＧとのはめ合い余裕度を
小さくし、取付部材ＩＣで接続ピンＩＡと接続端子４Ａ
との位置合せをより正確に行えるように構成してもよい
。
取付部材ＩＣを構成するボルトと塔載基板４０貫通孔４
Ｂ又は支持部材ＩＢの貫通孔ＩＧとのはめ合い余裕度を
小さくし、取付部材ＩＣで接続ピンＩＡと接続端子４Ａ
との位置合せをより正確に行えるように構成してもよい
。
以上説明したように、本願において開示された新規な技
術によれば、以下に述べる効果を得ることかできる。
術によれば、以下に述べる効果を得ることかできる。
（１）表面実装型の半導体装ｖ１１５：塔載する塔載基
板の接続端子に接続される電子装置のテスト用アダプタ
を、前記接続端子と電気的に接続し、かつ。
板の接続端子に接続される電子装置のテスト用アダプタ
を、前記接続端子と電気的に接続し、かつ。
エミュレータのケーブルと電気的に接続する接続ピンと
、この接続ピンを支持する支持部材と、この支持部材を
前記塔載基板に着脱可能に取り付ける取付部材とで構成
したことにより、テスト用アダプタの接続ピンと塔載基
板の接続端子とを接続して、テスト用アダプタを取付部
材で塔載基板に取り付ける簡単な操作でエミュレーショ
ンを行うことかできるので、テスト時間を短縮すること
ができる。
、この接続ピンを支持する支持部材と、この支持部材を
前記塔載基板に着脱可能に取り付ける取付部材とで構成
したことにより、テスト用アダプタの接続ピンと塔載基
板の接続端子とを接続して、テスト用アダプタを取付部
材で塔載基板に取り付ける簡単な操作でエミュレーショ
ンを行うことかできるので、テスト時間を短縮すること
ができる。
（２）前記（１）の構成に、弾性部材を介して接続ピン
を支持部材で支持する構成を加わえることにより、弾性
部材が接続ピンを常時接続端子に接触するように作用す
るので、接続ピンと接続端子との接触不良を防止し、テ
ストにおける電気的信頼性を向上することができる。
を支持部材で支持する構成を加わえることにより、弾性
部材が接続ピンを常時接続端子に接触するように作用す
るので、接続ピンと接続端子との接触不良を防止し、テ
ストにおける電気的信頼性を向上することができる。
以上２本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて、種々変形し得ることは勿論である。
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて、種々変形し得ることは勿論である。
第１図は、本発明の一実施例である電子装置のテスト用
アダプタの概ＩＩＩ！ｌ構成斜視図、第２図は、第１図
に示すテスト用アダプタの拡散分解斜視図、 第３図は、第２図の■−■線で切った断面図、第４図は
、第３図の部分拡大断面図、 第５図は、本発明の他の実施例であるテスト用アダプタ
の取付部材の要部断面図である。 図中、トチスト用アダプタ、ＩＡ・・・接続ピン。 ＩＢ ・支持部材、ＩＣ・・・取付部材、ＩＤ・・キャ
ップ、ＩＥ・・リード、ＩＦ・・弾性部材、２・・ケー
ブル、３・エミュレータ、４・・・塔載基板、４Ａ・・
・接続端子である。 代理人 弁理士 小川勝馬、、′τ）５、 〜、−１ 笥 １ 図 ４↓ 第 ２ 図 第 ３ 図
アダプタの概ＩＩＩ！ｌ構成斜視図、第２図は、第１図
に示すテスト用アダプタの拡散分解斜視図、 第３図は、第２図の■−■線で切った断面図、第４図は
、第３図の部分拡大断面図、 第５図は、本発明の他の実施例であるテスト用アダプタ
の取付部材の要部断面図である。 図中、トチスト用アダプタ、ＩＡ・・・接続ピン。 ＩＢ ・支持部材、ＩＣ・・・取付部材、ＩＤ・・キャ
ップ、ＩＥ・・リード、ＩＦ・・弾性部材、２・・ケー
ブル、３・エミュレータ、４・・・塔載基板、４Ａ・・
・接続端子である。 代理人 弁理士 小川勝馬、、′τ）５、 〜、−１ 笥 １ 図 ４↓ 第 ２ 図 第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、表面実装型半導体装置を塔載する塔載基板の接続端
子に接続される電子装置のテスト用アダプタであって、
前記塔載基板の接続端子と電気的に接続し、かつ、エミ
ュレータのケーブルと電気的に接続する接続ピンと、該
接続ピンを支持する支持部材と、前記接続端子と接続ピ
ンとが接続した状態で塔載基板に前記支持部材を着脱自
在に取り付ける取付部材とを具備したことを特徴とする
電子装置のテスト用アダプタ。 ２、前記取付部材は、ねじ部材であることを特徴とする
特許請求の範囲第１項に記載の電子装置のテスト用アダ
プタ。 ３、前記接続ピンは、弾性部材を介在して前記支持部材
に支持されていることを特徴とする特許請求の範囲第１
項に記載の電子装置のテスト用アダプタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60292650A JPS62153776A (ja) | 1985-12-27 | 1985-12-27 | 電子装置のテスト用アダプタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60292650A JPS62153776A (ja) | 1985-12-27 | 1985-12-27 | 電子装置のテスト用アダプタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62153776A true JPS62153776A (ja) | 1987-07-08 |
Family
ID=17784526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60292650A Pending JPS62153776A (ja) | 1985-12-27 | 1985-12-27 | 電子装置のテスト用アダプタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62153776A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010063588A1 (de) * | 2008-12-05 | 2010-06-10 | Huber+Suhner Ag | Testadapter für computer-chips |
-
1985
- 1985-12-27 JP JP60292650A patent/JPS62153776A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010063588A1 (de) * | 2008-12-05 | 2010-06-10 | Huber+Suhner Ag | Testadapter für computer-chips |
| US8920046B2 (en) | 2008-12-05 | 2014-12-30 | Huber + Suhner Ag | Test adapter for computer chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072323A (en) | Temporary package, and method system for testing semiconductor dice having backside electrodes | |
| US5205741A (en) | Connector assembly for testing integrated circuit packages | |
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| JPH09191066A (ja) | Ｉｃソケット | |
| US6300781B1 (en) | Reliable method and apparatus for interfacing between a ball grid array handler and a ball grid array testing system | |
| EP1438596B1 (en) | Method and apparatus for in-circuit testing of sockets | |
| US5949238A (en) | Method and apparatus for probing large pin count integrated circuits | |
| US6863541B2 (en) | Semiconductor socket and method of replacement of its probes | |
| US7326066B2 (en) | Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same | |
| JPS62153776A (ja) | 電子装置のテスト用アダプタ | |
| JPH03144371A (ja) | コネクタ集成体 | |
| US5291127A (en) | Chip-lifetime testing instrument for semiconductor devices | |
| CN215339981U (zh) | 一种老化座 | |
| JPS63153481A (ja) | 集積回路測定用接続装置 | |
| KR950009876Y1 (ko) | 반도체 테스트 장비의 테스트 보드장치 | |
| KR100320022B1 (ko) | 반도체 칩 테스트 장치 | |
| JPH07221428A (ja) | 面実装用基板への接続構造 | |
| JPS631250Y2 (ja) | ||
| JPS63211642A (ja) | 半導体試験装置 | |
| JP2528910Y2 (ja) | コンタクトプローブ支持カバー | |
| JP2000030826A (ja) | Ｂｇａパッケージ測定用ソケット | |
| JPH088000A (ja) | コネクタ | |
| JPH08146082A (ja) | ベアチップテスト方法及びその装置 | |
| KR20000050570A (ko) | 칩의 검사를 위해 임시로 사용되는 캐리어 패키지 | |
| JPS6288285A (ja) | 電子部品ソケツト |