JPS62151306A - Dicing method - Google Patents

Dicing method

Info

Publication number
JPS62151306A
JPS62151306A JP60292023A JP29202385A JPS62151306A JP S62151306 A JPS62151306 A JP S62151306A JP 60292023 A JP60292023 A JP 60292023A JP 29202385 A JP29202385 A JP 29202385A JP S62151306 A JPS62151306 A JP S62151306A
Authority
JP
Japan
Prior art keywords
dicing
wafer
adhesive tape
conductive
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60292023A
Other languages
Japanese (ja)
Inventor
竹内 文二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60292023A priority Critical patent/JPS62151306A/en
Publication of JPS62151306A publication Critical patent/JPS62151306A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はウェハーのブレードダイシング方法。[Detailed description of the invention] [Technical field of invention] The present invention is a wafer blade dicing method.

特に回路の静電破壊を起こすことなく、かつ5表面の汚
れを防止しウェハーをダイシングすることができるグレ
ードダイシング方法に関する。
In particular, the present invention relates to a grade dicing method capable of dicing wafers without causing electrostatic damage to circuits and preventing contamination of the wafer surface.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

一般に半導体製品の製造工程において、ウェハーのブレ
ードダイシングを行なう場合ダイシング時に発生する静
電気により回路素子が静電破壊を起こすことがあり、特
K M OS型製品ではこの危険性が情い。又ダイシン
グ時に発生するシリコン切削粉末はウェハーに付着し、
回路素子面を汚ごし、特に半導体撮像製品あるいは紫外
線消去型メモリー製品などでは大きな問題となる。
Generally, in the manufacturing process of semiconductor products, when blade dicing of wafers is performed, the static electricity generated during dicing can cause electrostatic damage to circuit elements, and this risk is particularly important for KMOS type products. Also, silicon cutting powder generated during dicing adheres to the wafer,
It contaminates the surface of circuit elements, which is a big problem, especially in semiconductor imaging products and ultraviolet-erasable memory products.

そこで従来の回路素子の静電破壊を防止するダイシング
方法として、接地された金属製ダイシングテーブル上に
ウェハーを載せ、ハーフカットダイシングを行なう方法
、導電性基材に導電性接着剤を用いてウェハーを固定し
フルカットダイシングを行なう方法、あるいは粘着テー
プなどにウェハーを貼ってフルカットダイシングを行な
う場合などには切削水に導電性の水を用いて行なうなど
の方法がある。
Therefore, conventional dicing methods to prevent electrostatic damage of circuit elements include placing the wafer on a grounded metal dicing table and performing half-cut dicing, and dicing the wafer by using a conductive adhesive on a conductive base material. There are methods such as fixing the wafer and performing full-cut dicing, or using conductive water as cutting water when performing full-cut dicing with the wafer attached to an adhesive tape or the like.

また、従来の回路素子表面の汚れを防止するダイシング
方法として、レジストで表面全コーテングする方法、薄
膜粘着テープで表面をコーテングする方法、あるいは保
護膜コーテングなしでダイシングを行った後ジェットシ
ャワーなどによって洗浄する方法がある。
In addition, conventional dicing methods for preventing contamination on the surface of circuit elements include coating the entire surface with resist, coating the surface with thin adhesive tape, or dicing without coating with a protective film and then cleaning with a jet shower. There is a way to do it.

これら従来のダイシング方法による問題点は。What are the problems with these conventional dicing methods?

金属製グイシングテーブル上でハーフ力ットダイシンク
を行った場合ダイシング後ウェハー全テーブルから取り
はずす作業がきわめて難しくウェハー1−破損する危険
性が高いこと。またハーフカットダイシングであること
から、その後のクラッキングが必要とされ、クラッキン
グ時の欠け不良やウェハ屑の付着によるペレットの表面
傷などの不良が発生するおそれがある。
When half-force die sinking is performed on a metal dicing table, it is extremely difficult to remove all wafers from the table after dicing, and there is a high risk of wafer breakage. Further, since half-cut dicing is used, subsequent cracking is required, and defects such as chipping defects during cracking and surface scratches on the pellet due to adhesion of wafer debris may occur.

導電性接着剤にてウェハーを固定してフルカットダイシ
ングを行なう場合、ダイシング後のウェハー拡張ができ
ないため、ペレット取り出し時に隣接ペレットへの傷付
は発生のおそれがあジ、ま念接着剤はく離のための処理
工程も必要とされる。
When performing full-cut dicing with the wafer fixed with conductive adhesive, the wafer cannot be expanded after dicing, so there is a risk of damaging adjacent pellets when taking out the pellets. Processing steps are also required.

粘着テープにウェハーを貼って導電性の切削水によシフ
ルカットダイシングを行なう方法はダイシング後のウェ
ハー拡張が可能であシ利点はあるが導電性の切削水とし
て不純物の多い市水を用いるか、あるいは電気抵抗値の
高い純水に半導体に影響の少ない不純物を添加し導電性
を持たせものを用いるため、前者の場合は回路素子表面
の汚ごれが問題となり後者の場合は切削水製造設備が必
要となるなどの問題がある。
The method of pasting the wafer on adhesive tape and performing siful cut dicing using conductive cutting water has the advantage of allowing the wafer to expand after dicing, but it is also possible to use city water with a lot of impurities as the conductive cutting water. Alternatively, pure water with high electrical resistance is added with impurities that have little effect on semiconductors to make it conductive, so in the former case, dirt on the surface of the circuit element becomes a problem, and in the latter case, cutting water production equipment is used. There are problems such as the need for

回路素子表面の汚とれを防止する方法は5通常これまで
述べてきたダイシング方法と併用されるのが一般的であ
るがそれぞれ長所短所がある。たトエばレジストコーテ
ング方法においては、後処理のレジストはく熱工程が必
要であり、この時に使用する有機溶剤又はレジストはく
離削によって前述のダイシング方法とすべて併用可能と
はならず、特に粘着テープを使用したダイシング方法の
場合には1個々のペレットに取り出した後レジストはく
離を行なわなければならないなどの問題がある。ま念、
ダイシング後のジェットシャワー洗浄方法では、洗浄水
に高電気抵抗値の水は適さず前述の導電性切削水と同様
なものを用いなければならない欠点がある。
Methods for preventing dirt from being removed from the surface of circuit elements are generally used in combination with the dicing method described above, but each method has its advantages and disadvantages. The resist coating method requires a post-treatment resist stripping process, and due to the organic solvent used at this time or resist stripping, it cannot be used in combination with the above-mentioned dicing method. In the case of the dicing method used, there are problems such as the need to remove the resist after taking out individual pellets. Sincerely,
The jet shower cleaning method after dicing has the disadvantage that water with a high electrical resistance value is not suitable as cleaning water, and that the same conductive cutting water as described above must be used.

〔発明の目的〕[Purpose of the invention]

この発明は上述した従来のウェハーブレードダイシング
方法において、静電破壊防止2表面汚とれを防止方法な
どによる難作業性、歩留シ低下、および付属設備の追加
などの欠点を改良したもので、回路の静電破壊を起こす
ことなく、ダイシング後の処理工程も容易にしたダイシ
ング方法を提供することを目的とする。
This invention improves the drawbacks of the above-mentioned conventional wafer blade dicing method, such as difficulty in working, lower yield, and addition of auxiliary equipment due to electrostatic damage prevention and surface stain prevention methods. An object of the present invention is to provide a dicing method that does not cause electrostatic damage and facilitates post-dicing processing steps.

〔発明の概要〕[Summary of the invention]

ウェハーのブレードダイシング時に回路素子の静電気破
壊を防ぐためにはダイシング中に発生する静電気を外部
に逃がすことが必要であり、そのためには電気の流れる
路を常に作っておくことが必要不可欠となる。通常接地
された金属性テーブル上に直接ウェハーを固定させてダ
イシングをおこなう場合はウェハーが接地された状態で
あり問題とならないが、ウェハーをフルカットダイシン
グする場合には、ダイシング後ペレットが離散しない様
にするため、あらかじめ粘着テープなどに貼り付けてダ
イシングが行なわれる。本発明はかかる粘着テープ貼り
付けのダイシング方法においてもウェハーは接地された
状態に維持し静電気全外部に逃がす方法を提案したもの
であって、はじめに両面導電性コーテング処理された粘
着テープを用いてウェハーの裏面に貼り付けを行なう。
In order to prevent static electricity damage to circuit elements during blade dicing of wafers, it is necessary to release the static electricity generated during dicing to the outside, and for this purpose, it is essential to always create a path for electricity to flow. Normally, when dicing is performed by fixing the wafer directly on a grounded metal table, there is no problem because the wafer is grounded, but when performing full-cut dicing of the wafer, it is necessary to prevent the pellets from scattering after dicing. In order to do this, they are pasted onto adhesive tape or the like beforehand and diced. The present invention proposes a method for maintaining the wafer in a grounded state and dissipating static electricity to the outside even in such a dicing method using adhesive tape. Paste it on the back side of the .

つぎにウェハーの表面を同様なコーテング処理された透
明な粘着テープを貼り合せる。この上下2枚の導電性コ
ーテング処理された粘着テープを金属製リングにはめ込
み更に接地された金属性テーブル上に固定して表面に貼
シ付けた粘着テープの上からダイシングを行なうことに
よって目的は達せられる。
Next, a transparent adhesive tape coated in the same way is attached to the surface of the wafer. This goal can be achieved by fitting the upper and lower conductive coated adhesive tapes into a metal ring, fixing them on a grounded metal table, and performing dicing over the adhesive tapes affixed to the surface. It will be done.

〔発明の効果〕〔Effect of the invention〕

本発明のダイシング方法は従来のダイシング方法と違い
導電性粘着テープによシウエハー全上下面共に貼夛、か
つ上面の粘着テープと一緒にウェハーをダイシングする
方法であることから、ウェハーは電気的に完全にシール
した状態で接地されダイシングが行なわれるため従来か
ら行なわれている導電性の切削水を用いてダイシングを
行なう必要もなく、完全に回路素子の静電破壊を防止す
ることができる。
Unlike conventional dicing methods, the dicing method of the present invention is a method in which a conductive adhesive tape is applied to the entire top and bottom surfaces of the wafer, and the wafer is diced together with the adhesive tape on the top surface, so the wafer is electrically perfect. Since dicing is performed while sealed and grounded, there is no need to perform dicing using conductive cutting water, which is conventionally done, and electrostatic damage to circuit elements can be completely prevented.

また、ウェハー下面に粘着テープを使用しているため、
ダイシング深さはハーフカットダイシングからフルカッ
トダイシングまで任意の方法が選らべられダイシング後
のウェハー拡張もできるなど、ペレットの取りはずし工
程での不良発生も防止できる。
In addition, since adhesive tape is used on the underside of the wafer,
The dicing depth can be selected from any method from half-cut dicing to full-cut dicing, and the wafer can be expanded after dicing, thereby preventing defects during the pellet removal process.

更に、ウエノ・−上面に粘着テープを貼り付けたままダ
イシングを行なうためダイシング時の汚とれを完全に防
ぐことができるばかりでなく、後工程の洗浄工程を省く
ことができ、ペレット上の粘着テープ金はがさなければ
いかなる工程を経てもペレット表面の保護が可能となる
ため歩留りは著しるしく向上する。
Furthermore, since dicing is performed with the adhesive tape attached to the top surface of the pellets, it is not only possible to completely prevent dirt from being removed during dicing, but also to eliminate the cleaning process in the post-process. If the gold is not removed, the pellet surface can be protected no matter what process is carried out, so the yield is significantly improved.

〔発明の実施例〕[Embodiments of the invention]

本発明は導電性粘着テープを用いてダイシングを行なう
ことによって素子の静電破壊を防せぎ。
The present invention prevents electrostatic damage to devices by performing dicing using conductive adhesive tape.

合せと素子面の汚とれを防止するものであるが、通常の
ダイシングに使用される粘着テープは塩化ビニール系の
素材からできている之め導電性がない5本発明ではかか
るテープの表裏面に導電性をコーテングしたものを用い
ている。これらの導電性膜はたとえば金属極薄膜コーテ
ングであるとか、あるいは透明金属酸化物の薄膜などの
コーテングによって得られるものである。
The adhesive tape used for normal dicing is made of vinyl chloride-based material and therefore has no conductivity. A conductive coating is used. These electrically conductive films may be obtained, for example, by ultrathin metal coatings or by coatings such as transparent metal oxide thin films.

図は実施例の概略断面図である5この実施例においてウ
ェハー1は導電性膜3全有する粘着テープ2によって上
面および下面とも貼り合されており、また粘着テープ2
は金属製リング4によって端部をはさみ合せられ電気的
導通全取っている。そしてこれら金属製リング4に張ら
れた状態のウエノ・τ1はアース線7で接地されたダイ
シングテーブル5に固定しダイシングをおこなう。ここ
でダイシングカーフ6は粘着テープ2の貼られたまま形
成される。
The figure is a schematic cross-sectional view of the embodiment.
The ends are sandwiched together by a metal ring 4 to ensure complete electrical continuity. Then, the Ueno τ1 stretched on these metal rings 4 is fixed to a dicing table 5 grounded by a ground wire 7, and diced. Here, the dicing calf 6 is formed with the adhesive tape 2 still attached.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の実施例を示す断面図である。図において。 1・・・ウェハー、2・・・粘着テープ、3・・・導電
性膜、4・・・金屑製リング、5・・・ダイシングテー
ブル、6・・・ダイシングカーフ、7・・・アース線。 代理人 弁理士 則 近 憲 佑 同  竹 花 喜久男
The figure is a sectional view showing an embodiment of the present invention. In fig. DESCRIPTION OF SYMBOLS 1... Wafer, 2... Adhesive tape, 3... Conductive film, 4... Gold scrap ring, 5... Dicing table, 6... Dicing calf, 7... Ground wire . Agent Patent Attorney Nori Chika Yudo Kikuo Takehana

Claims (1)

【特許請求の範囲】[Claims] ウェハーのブレードダイシング方法において、ウェハー
の上面と下面を接地された導電性粘着テープで固定して
ダイシングを行なうことを特徴とするダイシング方法。
A wafer blade dicing method characterized by dicing the wafer by fixing the top and bottom surfaces of the wafer with grounded conductive adhesive tape.
JP60292023A 1985-12-26 1985-12-26 Dicing method Pending JPS62151306A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60292023A JPS62151306A (en) 1985-12-26 1985-12-26 Dicing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60292023A JPS62151306A (en) 1985-12-26 1985-12-26 Dicing method

Publications (1)

Publication Number Publication Date
JPS62151306A true JPS62151306A (en) 1987-07-06

Family

ID=17776530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60292023A Pending JPS62151306A (en) 1985-12-26 1985-12-26 Dicing method

Country Status (1)

Country Link
JP (1) JPS62151306A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009138361A (en) * 2007-12-04 2009-06-25 Toda Constr Co Ltd Cut-off structure of precast concrete wall body and construction method therefor
JP2012151156A (en) * 2011-01-17 2012-08-09 Disco Abrasive Syst Ltd Cutting method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009138361A (en) * 2007-12-04 2009-06-25 Toda Constr Co Ltd Cut-off structure of precast concrete wall body and construction method therefor
JP2012151156A (en) * 2011-01-17 2012-08-09 Disco Abrasive Syst Ltd Cutting method

Similar Documents

Publication Publication Date Title
JP3455762B2 (en) Semiconductor device and manufacturing method thereof
KR100337412B1 (en) An integrated circuit and a semiconductor wafer having a bottom surface protective coating and method of making the same
US6642127B2 (en) Method for dicing a semiconductor wafer
US5091331A (en) Ultra-thin circuit fabrication by controlled wafer debonding
US6563204B1 (en) Microcircuit die-sawing protector
US6582983B1 (en) Method and wafer for maintaining ultra clean bonding pads on a wafer
US20080099149A1 (en) Rework process for removing residual uv adhesive from c4 wafer surfaces
US4247031A (en) Method for cracking and separating pellets formed on a wafer
US5601732A (en) Protecting film for wafer and method for grinding surface of wafer with the same
JP2003197567A (en) Method of manufacturing semiconductor device
JPH04297056A (en) Manufacture of semiconductor device
JP3045107B2 (en) Assembly method of solid-state imaging device
JPS62151306A (en) Dicing method
JPS624341A (en) Manufacture of semiconductor device
US3343048A (en) Four layer semiconductor switching devices having a shorted emitter and method of making the same
JP2000091274A (en) Formation of semiconductor chip and manufacture of semiconductor device using the same
US4126931A (en) Method of passivating high-voltage power semiconductor devices
JPH06224397A (en) Manufacture of solid-state image sensor
JPH0917756A (en) Protective type for semiconductor and its usage method
JPH06124928A (en) Manufacture of semiconductor device
JP3134214B2 (en) Wiring board pattern area protection method
JPH04307756A (en) Separating method of semiconductor element
US20020072236A1 (en) Wafer surface protection method
US11189518B2 (en) Method of processing a semiconductor wafer
KR20190012792A (en) A method and system for dicing wafer