JPS62149266A - Auxiliary equipment of modem for facsimile equipment - Google Patents

Auxiliary equipment of modem for facsimile equipment

Info

Publication number
JPS62149266A
JPS62149266A JP28942085A JP28942085A JPS62149266A JP S62149266 A JPS62149266 A JP S62149266A JP 28942085 A JP28942085 A JP 28942085A JP 28942085 A JP28942085 A JP 28942085A JP S62149266 A JPS62149266 A JP S62149266A
Authority
JP
Japan
Prior art keywords
modem
output
signal
circuit
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28942085A
Other languages
Japanese (ja)
Inventor
Naohisa Mochizuki
望月 直久
Toshihiro Tanaka
俊博 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP28942085A priority Critical patent/JPS62149266A/en
Publication of JPS62149266A publication Critical patent/JPS62149266A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reproduce a facsimile data with fidelity by inputting an output signal of a waveform shaping circuit to an FCD input terminal of a facsimile MODE so as to attain surely the synchronization establishment of the MODEM until the end of a turn-on sequence. CONSTITUTION:The turn-on sequence signal of a G3 MODEM from an opposite side is inputted to a G3 MODEM 2 via a transformer 5, a BPF 4, a G3 AGC 3, while an output of the BPF 4 is inputted to a G2 AGC 11. Since the AGC 11 has a slow reply speed and a random noise of the next carrier period is not amplified, an L level is maintained at the square detection output of the G2 MODEM 12. However, disturbance due to noise is caused in a carrier existence period. The MODEM output is inputted to a one-short multivibrator circuit 14, and a pulse having a prescribed time width is outputted from the trailing point of time of each disturbance is outputted from a terminal Q. The output and the MODEM output are ORed by an OR circuit 15 and a signal from which the disturbance is eliminated is obtained. The signal is inputted from an output terminal 22 to an FCD input terminal 2b of the MODEM 2.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファクシミリ用モデムの補助装置に関するもの
であり、特にCCITT(国際電信電話諮問委員会)に
おいてグループ3として標準通信方式が勧告されている
所謂G3ファクシミリ装置に用いるモデムの補助装置に
関するものである。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to an auxiliary device for a facsimile modem, and in particular, the CCITT (International Telegraph and Telephone Consultative Committee) recommends a standard communication method as Group 3. This invention relates to an auxiliary device for a modem used in a so-called G3 facsimile machine.

〔従来の技術〕[Conventional technology]

第7図は従来の03フアクシミリ装置におけるモデム周
辺部を示す構成図であり、1はファクシミリ制御部、2
はG3モデム、3はG3用ディジタルAGC,4はバン
ドパスフィルタ、5はインピーダンス整合用トランス、
6は電話回線である。
FIG. 7 is a block diagram showing the peripheral parts of the modem in a conventional 03 facsimile device, in which 1 is a facsimile control section, 2 is a facsimile control section;
is a G3 modem, 3 is a digital AGC for G3, 4 is a bandpass filter, 5 is an impedance matching transformer,
6 is a telephone line.

G3モデム2とファクシミリ制御装置1との間のデータ
および制御信号のやりとりは信号線7を介して行われ、
G3モデム2によるG3AGC3の制御は信号線8を介
して行われる。
Data and control signals are exchanged between the G3 modem 2 and the facsimile control device 1 via a signal line 7,
Control of the G3 AGC 3 by the G3 modem 2 is performed via the signal line 8.

端子2aは高速キャリア検出信号(F CD)の出力端
子であり、この端子2aに接続された信号線はファクシ
ミリ制御部1およびG3モデム2自身の入力端子2bに
それぞれ延びている。高速キャリア検出信号(FCD)
は、電話回線6を介して入力された信号のキャリアの有
無を表す信号であり、G3モデム2がキャリアの有無を
検出してその結果を表す信号として出力したものである
Terminal 2a is an output terminal for a fast carrier detection signal (FCD), and signal lines connected to this terminal 2a extend to input terminals 2b of facsimile control unit 1 and G3 modem 2, respectively. Fast carrier detection signal (FCD)
is a signal representing the presence or absence of a carrier in a signal input via the telephone line 6, and is a signal that the G3 modem 2 detects the presence or absence of a carrier and outputs as a signal representing the result.

G3モデム2はターンオンシーケンス受信中のFCDを
自己に取り込んで自己の同期確立に用いている。G3モ
デム2がFCDを内部においてそのまま利用せずに一旦
外に出力して再び端子2bから取り込んでいるのは、F
CDを利用する際に時定数を持たせたい場合があること
を考慮したものであり、利用者が必要に応じて端子2a
および2b間に時定数回路を挿入することができるよう
にしである。
The G3 modem 2 takes into itself the FCD that is receiving the turn-on sequence and uses it to establish its own synchronization. The reason why G3 modem 2 does not use the FCD internally but outputs it to the outside and then takes it in again from terminal 2b is due to the FCD.
This is done in consideration of the fact that there may be cases where it is desired to have a time constant when using a CD, and the user can set terminal 2a as necessary.
and 2b so that a time constant circuit can be inserted between them.

ところで、G3ファクシミリ装置におけるモデムのター
ンオンシーケンスはCCITT、V27゜terに則っ
ており、第8図に示すような手順に従う。そして、受信
側の03モデム2は既に述べたように送信側から送られ
てくる該ターンオンシーケンス信号のキャリアを検出し
てFCDとして出力した後再び取り込んで自己の同期確
立に役立てている。なお、第8図におけるセグメント(
Seg、)1〜5はそれぞれつぎのような内容を持って
いる。
By the way, the turn-on sequence of the modem in the G3 facsimile machine conforms to CCITT, V27ter, and follows the procedure shown in FIG. As described above, the 03 modem 2 on the receiving side detects the carrier of the turn-on sequence signal sent from the transmitting side, outputs it as an FCD, and then captures it again to use it for establishing its own synchronization. In addition, the segment (
Seg,) 1 to 5 have the following contents.

Seg、 1・・・無変調キャリア Seg、 2・・・エネルギなしくキャリアなし)Se
g、 3−180°位相反転 Seg、4−0. 180°の位相反転Seg、 5・
・・“1″のスクランブル〔発明が解決しようとする問
題点〕 ところが、G3モデムの前段に配置されているG3AG
Cは入力信号の振幅の増大・減少に対する応答性が速い
ため、第9図(A)に示すようなランダムノイズが重畳
したターンオンシーケンス信号を受信すると、同図(B
)に示すようにSeg。
Seg, 1... Unmodulated carrier Seg, 2... No energy, no carrier) Se
g, 3-180° phase inversion Seg, 4-0. 180° phase inversion Seg, 5.
..."1" scrambling [problem to be solved by the invention] However, the G3AG installed in the front stage of the G3 modem
C has a quick response to increases and decreases in the amplitude of the input signal, so when it receives a turn-on sequence signal superimposed with random noise as shown in FIG.
) as shown in Seg.

2に混入したランダムノイズをも増幅してしまう。It also amplifies the random noise mixed in with 2.

そのため同図(C)に示すように、本来キャリアの存在
しない区間であるSeg、 2区間においてもG3モデ
ム2は部分的に「キャリアあり」の検出をし、FCDを
“ON”としてしまう。かかる誤検知はモデムの同期確
立を遅延させることになる。
Therefore, as shown in FIG. 2C, the G3 modem 2 partially detects "carrier presence" even in the Seg. 2 section, which is a section in which no carrier is present, and turns the FCD "ON". Such false detections will delay modem synchronization establishment.

すなわち、本来はSeg、 5が終了するまでに同期確
立されるべきところを、データ領域に入ってから同期確
立されることになり、データ領域に入ってから同期確立
されるまでのデータが忠実に再現されないという問題点
があった。
In other words, synchronization should be established by the end of Seg 5, but it is now established after entering the data area, and the data from entering the data area until synchronization is established is faithful. There was a problem that it could not be reproduced.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のファクシミリ用モデムの補助装置は上記問題点
に鑑みてなされたものであり、ファクシミリ信号を入力
するピークAGCと、前記ピークAGCの出力信号を入
力する自乗検波回路と、前記自乗検波回路の出力信号を
入力して該信号中の所定幅以下の信号割れを除去する波
形整形回路とを具備し、前記波形整形回路の出力信号を
前記ファクシミリ用モデムのFCD入力端子に入力する
ようにしたものである。
The auxiliary device for a facsimile modem of the present invention has been made in view of the above problems, and includes a peak AGC for inputting a facsimile signal, a square law detection circuit for inputting an output signal of the peak AGC, and a square law detection circuit for inputting the output signal of the peak AGC. a waveform shaping circuit that inputs an output signal and removes signal cracks of a predetermined width or less in the signal, and the output signal of the waveform shaping circuit is input to the FCD input terminal of the facsimile modem. It is.

〔作用〕[Effect]

CCITT、V27.terに則ったモデムのターンオ
ンシーケンスを入力した場合にランダムノイズの影響が
除去された高速キャリア検出信号(FCD)が得られる
CCITT, V27. A fast carrier detection signal (FCD) from which the influence of random noise has been removed is obtained when a modem turn-on sequence conforming to TER is input.

〔実施例〕〔Example〕

以下、実施例と共に本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail along with examples.

第1図は本発明の一実施例を示すブロック図であり、第
7図と同一もしくは相当部分には同一の符号を付しであ
る。第1図に示すファクシミリ装置はG3AGC3およ
びG3モデム2の他にG2AGCIIおよびG2モデム
12を備えており、相手側機種に応じて切り換えを行う
ことによりG3機としても02機としても機能すること
ができる。
FIG. 1 is a block diagram showing one embodiment of the present invention, and the same or corresponding parts as in FIG. 7 are given the same reference numerals. The facsimile machine shown in Fig. 1 is equipped with a G2AGC II and a G2 modem 12 in addition to a G3AGC3 and a G3 modem 2, and can function as either a G3 machine or a 02 machine by switching according to the model of the other party. .

G2AGC11およびG2モデム12はそれぞれ信号線
18.19を介してファクシミリ制御部1により制御さ
れるものであり、G2AC,C11はファクシミリ制御
部1の制御により、ピークAGCもしくはキードAGC
のいずれかの機能を選択し得るようになっている。また
同様に、G2モデム12は自乗検波回路または同期検波
回路(AM−PM−VSB)のいずれかとして機能する
ようになっている。なお、このようなG2AC;C11
およびG2モデム12の機能は、G2ファクシミリ装置
として動作する場合に必ず要求される機能であり、本実
施例特有の機能ではない。
G2AGC11 and G2 modem 12 are each controlled by facsimile control unit 1 via signal lines 18 and 19, and G2AC and C11 are controlled by facsimile control unit 1 to perform peak AGC or keyed AGC.
You can select one of the functions. Similarly, the G2 modem 12 functions as either a square law detection circuit or a synchronous detection circuit (AM-PM-VSB). In addition, such G2AC; C11
The functions of the G2 modem 12 are always required when operating as a G2 facsimile machine, and are not unique to this embodiment.

G2モデム12から出力される復調信号は信号線20を
介してファクシミリ制御部1に送られるようになってお
り、この信号線20は波形整形回路130入力端子21
にも延びている。
The demodulated signal output from the G2 modem 12 is sent to the facsimile control unit 1 via a signal line 20, and this signal line 20 is connected to the input terminal 21 of the waveform shaping circuit 130.
It also extends to

波形整形回路13内において、入力端子21から出た信
号線はワンショット回路14の入力端子に延びるととも
に、抵抗17を介してオア回路15の一方の入力端子に
も延びている。ワンショット回路14のQ出力からの信
号線はオア回路15の他方の入力端子に延び、オア回路
15の出力信号線は波形整形回路13の出力端子22に
延びている。そして、波形整形回路13の出力端子22
から延びる信号線はG3モデム2のFCD入力端子2b
およびファクシミリ制御部1の入力端子に接続されてい
る。なお、16はコンデンサである。
In the waveform shaping circuit 13, the signal line coming out from the input terminal 21 extends to the input terminal of the one-shot circuit 14, and also extends to one input terminal of the OR circuit 15 via the resistor 17. The signal line from the Q output of the one-shot circuit 14 extends to the other input terminal of the OR circuit 15, and the output signal line of the OR circuit 15 extends to the output terminal 22 of the waveform shaping circuit 13. Then, the output terminal 22 of the waveform shaping circuit 13
The signal line extending from is the FCD input terminal 2b of G3 modem 2.
and is connected to an input terminal of the facsimile control section 1. Note that 16 is a capacitor.

つぎに、本実施例の動作を説明する。相手側G3ファク
シミリ装置から第8図に示すようなG3モデムのターン
オンシーケンスが伝送されてくると、該信号はトランス
5.バンドパスフィルタ4およびG3AGC3を介して
G3モデム2に入力されるが、同時にバンドパスフィル
タ4の出力信号はG2AGC11にも入力される。なお
、このときのG2AGC11はピークAGCに設定され
ており、また、G2モデム12は自乗検波回路が選択さ
れている。
Next, the operation of this embodiment will be explained. When a G3 modem turn-on sequence as shown in FIG. 8 is transmitted from the other party's G3 facsimile machine, the signal is transmitted to transformer 5. The output signal of the band pass filter 4 is input to the G3 modem 2 via the band pass filter 4 and the G3 AGC 3, and at the same time, the output signal of the band pass filter 4 is also input to the G2 AGC 11. Note that the G2AGC 11 at this time is set to peak AGC, and the G2 modem 12 has a square law detection circuit selected.

G2AGC11はG3AGC3に比較して応答速度が遅
いピークAGCに設定されているため、キャリアの無い
Seg、 2の区間におけるランダムノイズはあまり増
幅されない。そのため、第2図(B)に示すようにSe
g、 2の期間においてはG2モデム12で自乗検波さ
れた出力はローレベルが維持される。しかし、逆にSe
g、 1やSeg、 3のようにキャリアのある期間に
おいては、ランダムノイズの影響により割れ(bl、b
2.b3.b4)が生じている。
Since G2AGC11 is set to peak AGC with a slower response speed than G3AGC3, random noise in the Seg, 2 section where there is no carrier is not amplified much. Therefore, as shown in Fig. 2(B), Se
During the period g, 2, the square-law detected output of the G2 modem 12 is maintained at a low level. However, on the contrary, Se
During certain carrier periods such as g, 1 and Seg, 3, cracks (bl, b) occur due to the influence of random noise.
2. b3. b4) has occurred.

このG2モデム12の復調出力は波形整形回路13内の
ワンショット回路14に入力され、そのQ出力端子から
は同図(C)に示すように、各割れbl−b4の立下が
り時点から所定時間幅Tを有するパルスが出力される。
The demodulated output of the G2 modem 12 is input to the one-shot circuit 14 in the waveform shaping circuit 13, and from its Q output terminal is output for a predetermined time from the falling point of each crack bl-b4. A pulse with a width T is output.

この所定時間幅Tは、G2モデム12出力の割れのうち
の予想される最大時間幅よりも大きい値に設定しておく
This predetermined time width T is set to a value larger than the expected maximum time width of the cracks in the G2 modem 12 output.

そして、オア回路15においてG2モデム12の復調出
力とワンショット回路14のQ出力との論理和をとるこ
とにより、第2図(D)に示すような、復調出力におけ
る割れを除去した信号を得る。該信号はFCDとして波
形整形回路13の出力端子22からG3モデム2のFC
D入力端子2bに入力される。このようにして作られた
FCDはSeg、 2の期間においてオン(ON)とな
ることがない。
Then, by taking the logical sum of the demodulated output of the G2 modem 12 and the Q output of the one-shot circuit 14 in the OR circuit 15, a signal with the cracks removed in the demodulated output as shown in FIG. 2(D) is obtained. . The signal is transmitted as an FCD from the output terminal 22 of the waveform shaping circuit 13 to the FC of the G3 modem 2.
It is input to the D input terminal 2b. The FCD created in this way does not turn ON during the Seg.2 period.

第3図は波形整形回路13の他の実施例を示すブロック
図であり、第4図はタイミングチャートである。入力端
子21はアンド回路31の一方の入力端子に接続されて
おり、アンド回路31の他方の入力端子には端子32か
ら第4図(D)に示すような高速クロック信号が入力さ
れている。アンド回路31の出力端子はワンショット回
路14のB入力端子に接続されおり、ワンショット回路
14のQ出力端子は波形整形回路13の出力端子22に
接続されている。
FIG. 3 is a block diagram showing another embodiment of the waveform shaping circuit 13, and FIG. 4 is a timing chart. The input terminal 21 is connected to one input terminal of an AND circuit 31, and the other input terminal of the AND circuit 31 receives a high-speed clock signal as shown in FIG. 4(D) from a terminal 32. The output terminal of the AND circuit 31 is connected to the B input terminal of the one-shot circuit 14, and the Q output terminal of the one-shot circuit 14 is connected to the output terminal 22 of the waveform shaping circuit 13.

かかる構成において、G2モデム12から上記第1実施
例と同様の復調信号(第4図(B)および(C))が入
力端子21に入力されると、アンド回路31においてク
ロック信号(第4図(D))と論理積がとられ第4図(
E)に示すような信号を得る。そして、このアンド回路
31の出力信号によりワンショット回路14を順次トリ
ガしてやると、例えばSeg、 1の期間において生じ
ている割れbl、b2が除去された波形をワンショット
回路14の出力として得ることができる( 第4図(F
))。なお、このワンショット回路14の出力パルス幅
Tは第1実施例の場合と同様に、ランダムノイズにより
形成されるG2モデム12出力の割れのうちの予想され
る最大時間幅よりも大きい値に設定しておく。
In this configuration, when a demodulated signal (FIG. 4 (B) and (C)) similar to that of the first embodiment is inputted from the G2 modem 12 to the input terminal 21, the clock signal (FIG. 4) is input to the AND circuit 31. (D)) is logically ANDed with (D)) in Figure 4 (
Obtain the signal shown in E). When the one-shot circuit 14 is sequentially triggered by the output signal of the AND circuit 31, it is possible to obtain as the output of the one-shot circuit 14 a waveform in which the cracks bl and b2 occurring in the period of Seg, 1 are removed, for example. It is possible (Figure 4 (F)
)). Note that, as in the case of the first embodiment, the output pulse width T of this one-shot circuit 14 is set to a value larger than the expected maximum time width of the cracks in the output of the G2 modem 12 formed by random noise. I'll keep it.

第5図は波形整形回路13の更に他の実施例を示すブロ
ック図であり、第6図は本実施例におけるタイミングチ
ャートである。本実施例ではワンショット回路14に代
えてインターバルタイマ51およびフリップフロップ回
路52を用いたものである。
FIG. 5 is a block diagram showing still another embodiment of the waveform shaping circuit 13, and FIG. 6 is a timing chart in this embodiment. In this embodiment, an interval timer 51 and a flip-flop circuit 52 are used in place of the one-shot circuit 14.

入力端子21はノット回路53の入力端子に接続され、
ノット回路53の出力端子はインターバルタイマ51の
ゲート端子に接続されている。インターバルタイマ51
のCK入力端子は高速クロック信号の入力端子32に接
続されており、その出力端子はFF回路52のcp入力
端子に接続されている。また、FF回路52のR入力端
子は入力端子21に接続されており、亘出力端子は波形
整形回路13の出力端子22に接続されている。
The input terminal 21 is connected to the input terminal of the knot circuit 53,
The output terminal of the NOT circuit 53 is connected to the gate terminal of the interval timer 51. Interval timer 51
Its CK input terminal is connected to the input terminal 32 of the high-speed clock signal, and its output terminal is connected to the cp input terminal of the FF circuit 52. Further, the R input terminal of the FF circuit 52 is connected to the input terminal 21 , and the Wataru output terminal is connected to the output terminal 22 of the waveform shaping circuit 13 .

かかる構成において、入力端子21にG2モデム12の
復調出力(第6図(B)、  (C))が入力されると
、該信号はそのままFF回路52のR端子に入力される
と同時にノット回路53で反転され(同図(D)) 、
インターバルタイマ51のゲートに入力される。インタ
ーバルタイマ51のCK入力端子には第6図(E)のよ
うな高速クロック信号が入力されており、所定時間連続
してゲート信号がハイレベルであるとその出力信号が瞬
時的に立下がる。この所定時間Tはランダムノイズによ
り形成されるG2モデム12出力の割れのうちの予想さ
れる最大時間幅よりも大きい値に設定されているので、
G2モデム12出力の割れによっては立下がらず、第6
図(F)のような波形を得る。そして、該信号を用いて
FF回路52を動作させ、波形整形回路13の出力とし
て第6図(G)の如き信号すなわちランダムノイズの影
響を除去したFCDを得る。
In this configuration, when the demodulated output of the G2 modem 12 (FIG. 6 (B), (C)) is input to the input terminal 21, the signal is input as it is to the R terminal of the FF circuit 52, and at the same time, the signal is input to the NOT circuit. 53 ((D) in the same figure),
The signal is input to the gate of the interval timer 51. A high-speed clock signal as shown in FIG. 6(E) is input to the CK input terminal of the interval timer 51, and when the gate signal is at a high level continuously for a predetermined period of time, its output signal falls instantaneously. Since this predetermined time T is set to a value larger than the expected maximum time width of the cracks in the G2 modem 12 output caused by random noise,
It does not fall due to a crack in the G2 modem 12 output, and the 6th
A waveform like that shown in Figure (F) is obtained. Then, the FF circuit 52 is operated using this signal, and a signal as shown in FIG. 6(G), that is, an FCD from which the influence of random noise has been removed, is obtained as the output of the waveform shaping circuit 13.

なお、本実施例では波形整形回路13の前段の信号を得
るために、G2・G3兼用形ファクシミリ装置において
は初めから備えつけられているG2AGC11およびG
2モデム12を利用している。そのため、極めて低コス
トで本発明を実現することができるのであるが、専用の
ピークAGCおよび自乗検波回路を備えれば、G3専用
のファクシミリ装置にも本発明を実施できることは言う
までもない。
In this embodiment, in order to obtain the signal before the waveform shaping circuit 13, the G2AGC 11 and G2
2 modems 12 are used. Therefore, the present invention can be implemented at extremely low cost, but it goes without saying that the present invention can also be implemented in a G3-specific facsimile machine if a dedicated peak AGC and square law detection circuit are provided.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明の補助装置によれば、CCI
 TT、  V 27. terに則ったモデムのター
ンオンシーケンスを人力した場合にランダムノイズの影
響が除去された高速キャリア検出信号(FCD)を得る
ことができるので、モデムの同期確立がターンオンシー
ケンスの終了までに確実に達成され、ファクシミリデー
タが常に最初から忠実に再生される。
As explained above, according to the auxiliary device of the present invention, the CCI
TT, V 27. If the turn-on sequence of the modem is manually performed in accordance with TER, it is possible to obtain a high-speed carrier detection signal (FCD) from which the effects of random noise have been removed, ensuring that synchronization of the modem is achieved by the end of the turn-on sequence. , facsimile data is always reproduced faithfully from the beginning.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
そのタイミングチャート、第3図は波形整形回路13の
他の実施例を示すブロック図、第4図はそのタイミング
チャート、第5図は波形整形回路13の更に他の実施例
を示すブロック図、第6図はそのタイミングチャート、
第7図は従来の構成を示すブロック図、第8図はCCI
TT。 V27.terに則ったモデムのターンオンシーケンス
を示す説明図、第9図は第7図の従来例におけるタイミ
ングチャートである。 2・・・G3モデム、2b・・・FCD入力端子、11
・・・G2AGC212・・・G2モデム、13・・・
波形整形回路。 特許出願人 株式会社田村電機製作所 代 理 人 山川 政権(ほか2名) 第2図 1+5eg、l +Seg、22−1−5e、3−+−
CD) +5opF 第5図
FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a timing chart thereof, FIG. 3 is a block diagram showing another embodiment of the waveform shaping circuit 13, and FIG. 4 is a timing chart thereof. FIG. 5 is a block diagram showing still another embodiment of the waveform shaping circuit 13, and FIG. 6 is its timing chart.
Figure 7 is a block diagram showing the conventional configuration, Figure 8 is a CCI
TT. V27. FIG. 9 is a timing chart for the conventional example shown in FIG. 7. 2...G3 modem, 2b...FCD input terminal, 11
...G2AGC212...G2 modem, 13...
Waveform shaping circuit. Patent applicant: Tamura Electric Manufacturing Co., Ltd. Representative: President Yamakawa (and 2 others) Figure 2 1+5eg, l +Seg, 22-1-5e, 3-+-
CD) +5opF Figure 5

Claims (1)

【特許請求の範囲】[Claims] G3ファクシミリ装置に用いるモデムであってFCD入
力端子を具備するファクシミリ用モデムにおいて、回線
からのファクシミリ信号を入力するピークAGCと、前
記ピークAGCの出力信号を入力する自乗検波回路と、
前記自乗検波回路の出力信号を入力して該信号中の所定
幅以下の信号割れを除去する波形整形回路とを具備し、
前記波形整形回路の出力端子が前記ファクシミリ用モデ
ムのFCD入力端子に接続されていることを特徴とする
ファクシミリ用モデムの補助装置。
In a facsimile modem used in a G3 facsimile machine and equipped with an FCD input terminal, a peak AGC inputs a facsimile signal from a line, a square law detection circuit inputs an output signal of the peak AGC,
a waveform shaping circuit that inputs the output signal of the square law detection circuit and removes signal cracks of a predetermined width or less in the signal,
An auxiliary device for a facsimile modem, wherein an output terminal of the waveform shaping circuit is connected to an FCD input terminal of the facsimile modem.
JP28942085A 1985-12-24 1985-12-24 Auxiliary equipment of modem for facsimile equipment Pending JPS62149266A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28942085A JPS62149266A (en) 1985-12-24 1985-12-24 Auxiliary equipment of modem for facsimile equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28942085A JPS62149266A (en) 1985-12-24 1985-12-24 Auxiliary equipment of modem for facsimile equipment

Publications (1)

Publication Number Publication Date
JPS62149266A true JPS62149266A (en) 1987-07-03

Family

ID=17743010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28942085A Pending JPS62149266A (en) 1985-12-24 1985-12-24 Auxiliary equipment of modem for facsimile equipment

Country Status (1)

Country Link
JP (1) JPS62149266A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265464A (en) * 1988-08-31 1990-03-06 Sharp Corp Modulator-demodulator for picture data communication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265464A (en) * 1988-08-31 1990-03-06 Sharp Corp Modulator-demodulator for picture data communication

Similar Documents

Publication Publication Date Title
US4438519A (en) Methods, and apparatus, for transmitting high-bit-rate digital data in power line communication media having high harmonic noise content
US3875347A (en) Multifrequency signal receiver
US4466107A (en) Data communication system
JPS62149266A (en) Auxiliary equipment of modem for facsimile equipment
US3767860A (en) Modulation identification system
JPS6471246A (en) Nonlinear filter and nonlinear filtering method
CA2131770A1 (en) Synchronization Adder Circuit
US4195237A (en) Unipolar to bipolar converter
JP2753110B2 (en) Clock extraction circuit
US3945033A (en) Color eliminating circuit
GB2037126A (en) Circuit for detecting the phase of sampling pulses for use in the receiving station of a data transmission system
JP2559495Y2 (en) Timing extraction circuit
JP2838904B2 (en) Method and apparatus for demodulating transmission signal
JPH0642643B2 (en) Training synchronization method
JPH0213068A (en) Clamping circuit
JPS61166250A (en) Carrier signal detecting system
JPS5853264A (en) Detecting circuit for on-hook and off-hook
JPS6030224A (en) Noise signal removing circuit
JPS6026341B2 (en) Control signal detection method
JPS5840676Y2 (en) receiving circuit
SU886285A1 (en) Device for integral reception of discrete signals
JPS62172842A (en) Communication equipment
JPS5920219B2 (en) Pulse receiver circuit
JPH05244139A (en) Semiconductor device
JPS63215225A (en) Receiver