JPS62135904A - Programmable controller - Google Patents
Programmable controllerInfo
- Publication number
- JPS62135904A JPS62135904A JP27735085A JP27735085A JPS62135904A JP S62135904 A JPS62135904 A JP S62135904A JP 27735085 A JP27735085 A JP 27735085A JP 27735085 A JP27735085 A JP 27735085A JP S62135904 A JPS62135904 A JP S62135904A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- user program
- programmable controller
- specific
- control input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は、各種の機械設備の自動制御に利用されてい
るプログラマブルコントローラ(以下、PCと称す)の
改良に関する。DETAILED DESCRIPTION OF THE INVENTION <Field of Industrial Application> The present invention relates to improvement of a programmable controller (hereinafter referred to as PC) used for automatic control of various mechanical equipment.
〈発明の概要〉
この発明は、ユーザプログラム中に組み込める新たな命
令(例えばプリントアウト命令と名付ける)を定義し、
この命令を使用することで、PCの運転中にそれを妨げ
ることなく、制御入出力信号や内部制御情報の任意のも
のを出力装置(例えばプリンタ)に送出できるようにし
た。<Summary of the Invention> This invention defines a new instruction (named, for example, a printout instruction) that can be incorporated into a user program,
By using this command, any control input/output signals or internal control information can be sent to an output device (for example, a printer) without interfering with the operation of the PC.
く従来の技術〉
PCの試験運転時や異常動作の解析などの目的で、特定
の制御入出力信号の論理変化を監視することがある。従
来一般的に、この監視は、制御入出力信号の論理に応じ
て点灯/消灯するランプを付設し、係員がこのランプを
見ることで行なっている。2. Description of the Related Art For the purpose of test running a PC or analyzing abnormal operation, logical changes in specific control input/output signals may be monitored. Conventionally, this monitoring has generally been accomplished by attaching a lamp that turns on and off in accordance with the logic of control input/output signals, and having an attendant look at this lamp.
〈発明が解決しようとする問題点〉
ランプの点滅で信号状態を監視するのは面倒である。そ
れだけでなく、高速な信号便化は目視では確認できない
。複数の信号間の変化の組み合わせ全認識するのも困難
である。また、信号変化を長時間にわたって配録するの
は大変な作業であるし、上記の理由で集際上は不可能で
ある。<Problems to be Solved by the Invention> It is troublesome to monitor the signal status by blinking the lamp. Not only that, but the high-speed traffic lights cannot be confirmed visually. It is also difficult to recognize all combinations of changes between multiple signals. Furthermore, it is a difficult task to record signal changes over a long period of time, and for the reasons mentioned above, it is impossible to do so in a concentrated manner.
この発明は上述した従来の問題点に鑑みなされたもので
、その目的は、コ、−ザブログラム中に特定の命令全設
定しておくことで、制御入出力信号および内部制御情報
の任意のもの金プリンタなどの出力装置に自動的に送出
できるようにしたPCを提供することにある。This invention was made in view of the above-mentioned conventional problems, and its purpose is to set all specific commands in a co-program, so that any control input/output signals and internal control information can be transferred. To provide a PC that can automatically send out data to an output device such as a printer.
〈問題点を解決するための手段〉
そこでこの発明では、ユーザプログラム中に設定された
特定命令の実行時にその動作条件が成立しているとき、
その特定命令で指定されている特定の制御入出力信号お
よび内部制御情報をバッファメモリに格納するとともに
特定フラグをセットする手段と、ユーザプログラムの実
行動作と時分割により並列的に動作し、手配フラグがセ
ットされたとき上記バッファメモリの内容を読み出し7
て出力装置に送出する手段とを設けた。<Means for Solving the Problems> Accordingly, in the present invention, when the operating conditions are satisfied at the time of execution of a specific instruction set in a user program,
A means for storing specific control input/output signals and internal control information specified by the specific instruction in a buffer memory and setting a specific flag, and a means for operating in parallel with the execution operation of the user program by time sharing, and a means for setting a specific flag. When is set, read the contents of the buffer memory 7
and means for sending the data to the output device.
〈実施例〉
第1図はこの発明の−・実施例(/i″−よる1) C
の全体的な構成を示している。入力回路lに、多数の制
御入力信号源が接続される。出力回路2は多数の制御出
力信−しリレーを杢し、これに制御対象機器が接続され
る。入力回路1に与えられた制御入力信号群はデータメ
モリ4に一度取り込まれ1 i* lf−K供され、そ
の演1(によってデ・−タメモリ4に生成され、念制御
出力信号群全出力回路2から外部に出力する。<Example> Figure 1 shows an example of the present invention (/i''-1) C
It shows the overall structure of. A number of control input signal sources are connected to the input circuit l. The output circuit 2 has a large number of control output signal relays, to which devices to be controlled are connected. The control input signal group applied to the input circuit 1 is once taken into the data memory 4 and provided to the data memory 4. Output to the outside from 2.
CPU(演算制御部)5はメモリ3に格納されたユーザ
プログラム3を繰υ返しψ行することで、制御入出力信
号群の論理変化および履歴に応じ制御出力信号群の新た
な論理を決定1〜ている。寸たCPU5は、インターフ
ェイス6を介してプログラミングコンソール7と交a
t、て所定の処理を行なう他、インターフェイス8を通
じてプリンタ9にデータを出力[7てプリントさせる。The CPU (arithmetic control unit) 5 repeatedly executes the user program 3 stored in the memory 3 to determine new logic for the control output signal group according to the logic changes and history of the control input/output signal group. ~ing. The CPU 5 communicates with the programming console 7 via the interface 6.
In addition to performing predetermined processing at t, data is outputted to the printer 9 through the interface 8 [7] is printed.
第2図において、入力回路1から最新の制御入力信号群
をデータメモリ4にをり込(−テとともにデータメモリ
4の制御出力信号群を出力回路4に寿−3−〜
える処理(入出力のりフレッシュと呼んでいる)と、ユ
ーザプログラム全−巡実行してデータメモリ4に新たな
制御出力信号群を生成する処理とが、ユーザプログラム
の実行処理である。また、プログラミングコンンール7
−?プリンタ9などに係わル他の処理がシステムサービ
ス処理である。In FIG. 2, the process of loading the latest control input signal group from the input circuit 1 into the data memory 4 (-TE and the process of loading the control output signal group of the data memory 4 into the output circuit 4 (input/output The process of executing the user program all over and generating a new group of control output signals in the data memory 4 is the user program execution process.
−? Other processes related to the printer 9 and the like are system service processes.
一般に、ユーザプログラムの実行処理とシステムサービ
ス処理とは第2図のように交互に行なわれ、全体の繰り
返し周期が一定時間以下になるようにしている。これに
より、画処理は実質的に並列に行なわれる。Generally, the user program execution process and the system service process are performed alternately as shown in FIG. 2, so that the overall repetition period is less than a certain period of time. Thereby, image processing is performed substantially in parallel.
この実施例においては、前述した「特定命令」を「プリ
ントアウト命令」と名付けた。このプリントアウト命令
の使用例(プログラミング例)を第3図に示している。In this embodiment, the above-mentioned "specific command" is named "printout command". An example of use (programming example) of this printout instruction is shown in FIG.
この例はラダー図表現形式である。図中の81は制御入
出力信号あるいは内部制御信号(タイマやカウンタなど
の出力信号)の任意の1つで、この信号S1がオンし六
ときにプリントアウト命令を実質的に実行することを意
味する。つまり信号Slはプリントアウト命令の動作条
件である。この動作条件はコー・−・−ザブログラムに
より任意に設定できる。This example is in ladder diagram representation format. 81 in the figure is any one of the control input/output signals or internal control signals (output signals of timers, counters, etc.), and means that the printout command is substantially executed when this signal S1 turns on. do. In other words, the signal Sl is the operating condition for the printout command. These operating conditions can be arbitrarily set using the coder program.
また第3図の例では、プリントアウト命令の内容として
rDM5〜DM8 、l設定している。これは、データ
メモリ4のアドレスDM5からDM8の内容全プリント
アウトすること全意味する。データメモリ4には制御入
出力信号や内部制御情報が省き込まれている。これのう
ち指定したもの全プリンタ9でプリントアウトさせる訳
である。In the example shown in FIG. 3, rDM5 to DM8 and l are set as the contents of the printout command. This means that the entire contents of addresses DM5 to DM8 of the data memory 4 are printed out. The data memory 4 stores control input/output signals and internal control information. Among these, the specified one is printed out by all the printers 9.
プリントアウト命令は第4図(A) (B)のように処
理される。(A)はユーザプログラム実行処理の一部で
、プリントアウト命令の実行時に、まずその動作条件で
ある信号S1のオン/オフ全判定する。信号S1がオフ
であればプリントアウト命令は実質的に実行しない。信
号S1がオンのとき、データメモリ4のアドレスDM5
〜DM8の内容をバッファメモリ10に格納する。次に
フラグ11をセットする。この後はシステムサービス処
理にまかされる。The printout command is processed as shown in FIGS. 4(A) and 4(B). (A) is a part of the user program execution process, and when a printout command is executed, first, the ON/OFF state of the signal S1, which is the operating condition, is fully determined. If the signal S1 is off, the printout command is not substantially executed. When signal S1 is on, address DM5 of data memory 4
- Store the contents of DM8 in the buffer memory 10. Next, flag 11 is set. After this, it is left to system service processing.
第4 図(B)はシステムサービス処理の一部である。FIG. 4(B) shows part of the system service processing.
まず上記フラグ11をチェックし、これがセットされて
いたら、バツフアメモリ10のデータをプリンタ9に送
出してプリントアウトさせる。First, the flag 11 is checked, and if it is set, the data in the buffer memory 10 is sent to the printer 9 to be printed out.
またフラグ1】をリセットする。以上の(A) (B)
の処理金繰り返す。Also, reset flag 1]. Above (A) (B)
Processing money is repeated.
〈発明の効果〉
以上詳細に説明したように、この発明のPCにあっては
、ユーザプログラム中に所定の命令を使ってプログラミ
ングしておくことで、制御入出力信号や内部制御情報の
任意のものの時間的な変化をプリンタなどで自動的に記
録することができるので、試験運転や異常動作の解析に
極めて有益な情報を自動的に採取できる。<Effects of the Invention> As explained in detail above, in the PC of the present invention, arbitrary control input/output signals and internal control information can be controlled by programming using predetermined instructions in the user program. Since temporal changes in things can be automatically recorded using a printer or the like, extremely useful information can be automatically collected for test runs and analysis of abnormal operations.
第1図はこの発明の一実施例によるPCのブロック図、
第2図は同上PCの処理の概略を示すフローチャート、
第3図はプリントアウト命令を使ったプログラミング例
を示す図、第4図は第3図のプログラムの実行に伴う処
理を示すフローチャートである。
1・・・入力回路、2・・・出力回路、3・・・ユーザ
プログラムメモリ、4・・・データメモリ、5・・・C
PU。
9・・・プリンタ、10・・・バッファメモリ、11・
・・フラグ。FIG. 1 is a block diagram of a PC according to an embodiment of the present invention.
FIG. 2 is a flowchart showing an outline of the processing of the above PC;
FIG. 3 is a diagram showing an example of programming using a printout command, and FIG. 4 is a flowchart showing processing accompanying execution of the program in FIG. 3. 1... Input circuit, 2... Output circuit, 3... User program memory, 4... Data memory, 5... C
P.U. 9...Printer, 10...Buffer memory, 11.
··flag.
Claims (1)
入出力信号群の論理変化および履歴に応じて制御出力信
号群の新たな論理を決定していくプログラマブルコント
ローラにおいて、ユーザプログラム中に設定された特定
命令の実行時にその動作条件が成立しているとき、その
特定命令で指定されている特定の制御入出力信号および
内部制御情報をバツフアメモリに格納するとともに特定
フラグをセツトする手段と、ユーザプログラムの実行動
作と時分割により並列的に動作し、上記フラグがセツト
されたとき上記バツフアメモリの内容を読み出して出力
装置に送出する手段とを設けたことを特徴とするプログ
ラマブルコントローラ。(1) In a programmable controller that determines a new logic for a group of control output signals according to logic changes and history of a group of control input/output signals by repeatedly executing a user program, specific instructions set in the user program means for storing a specific control input/output signal and internal control information specified by the specific instruction in a buffer memory and setting a specific flag when the operating condition is satisfied during execution of the user program; 1. A programmable controller characterized in that said programmable controller is provided with means for operating said buffer memory in parallel by time sharing, and for reading out the contents of said buffer memory and sending it to an output device when said flag is set.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27735085A JPS62135904A (en) | 1985-12-10 | 1985-12-10 | Programmable controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27735085A JPS62135904A (en) | 1985-12-10 | 1985-12-10 | Programmable controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62135904A true JPS62135904A (en) | 1987-06-18 |
Family
ID=17582301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27735085A Pending JPS62135904A (en) | 1985-12-10 | 1985-12-10 | Programmable controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62135904A (en) |
-
1985
- 1985-12-10 JP JP27735085A patent/JPS62135904A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58197553A (en) | Program monitor | |
JPS62135904A (en) | Programmable controller | |
CN109976266B (en) | Control system and control device | |
JPS6232510A (en) | Abnormality diagnostic device for sequencer | |
JP3927042B2 (en) | Control system | |
JPS6358568A (en) | Monitor system for execution of decentralized computer | |
JPH02214904A (en) | Working state monitor device for programmable controller | |
JPH02284249A (en) | Bus tracer | |
JPS59168999A (en) | Memory monitoring circuit | |
JPS5918722B2 (en) | process control equipment | |
JPH0281141A (en) | Trace control system | |
JPH01137339A (en) | Microprocessor | |
JPH0443437A (en) | Memory use condition display method for memory control system | |
JPS59127131A (en) | Bus monitor system | |
JPH05274173A (en) | Pseudo fault setting system | |
JPH04293133A (en) | Fault monitoring system in loosely coupled multi-processor system | |
JPH0437398A (en) | Remote monitor control system | |
JPH04150697A (en) | Monitor diagnostic system | |
JPS62235635A (en) | Printing device | |
JPS60142754A (en) | Programming device | |
JPS62221043A (en) | Monitor circuit for logical unit | |
JPH05183966A (en) | Centralized monitor system | |
JPH0281205A (en) | Input/output signal monitoring system for pc | |
JPH01134639A (en) | Trace stopping control system | |
JPS59136854A (en) | Monitor device for task transition |