JPS62135004A - Gain control system of avalanche photo diode - Google Patents
Gain control system of avalanche photo diodeInfo
- Publication number
- JPS62135004A JPS62135004A JP60274556A JP27455685A JPS62135004A JP S62135004 A JPS62135004 A JP S62135004A JP 60274556 A JP60274556 A JP 60274556A JP 27455685 A JP27455685 A JP 27455685A JP S62135004 A JPS62135004 A JP S62135004A
- Authority
- JP
- Japan
- Prior art keywords
- reverse bias
- gain
- bias voltage
- apds
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
- Optical Communication System (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明はアバランシェホトダイオード(以下rAPDj
と記す)の利得制御方式、さらに詳しく云えば分散処理
方式を採用する情報処理形態下における構内ネットワー
クや情報処理装置内のユニット間接続1行なうための光
データ通信に好適に利用できるAPDの利得制御方式に
関する。DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to an avalanche photodiode (rAPDj).
) gain control method, more specifically, APD gain control that can be suitably used for optical data communication for connection between units in a local network or information processing equipment in an information processing mode that employs a distributed processing method. Regarding the method.
(従来の技術〕
APDは、周知のように、PN接合またはPIN接合に
逆電圧ビ十分印加して空乏層ン拡げておき、元の照射に
より空乏層中に発生した゛電子や正孔χ空乏層にかけら
れている高電界によって加速し原子と衝突させることに
よV*たな電子・正孔対χなだれ的に発生させて元屯流
の増幅ン行なうものである。そしてその利得は逆バイア
ス電圧および動作温度等に依存する。(Prior art) As is well known, in APD, a reverse voltage is sufficiently applied to a PN junction or a PIN junction to expand a depletion layer, and the ``electrons and holes χ depletion'' generated in the depletion layer by the original irradiation are removed. By accelerating it with a high electric field applied to the layer and colliding with atoms, V * electron/hole pairs are generated in an avalanche manner, and the amplification of the Genton flow is performed.And the gain is due to the reverse bias. Depends on voltage, operating temperature, etc.
APDは、高利得であるので元ファイバケ介して送られ
てきた元信号を電気信号に変換する場合に好適な手段と
して広く使用されている。Since APD has a high gain, it is widely used as a suitable means for converting an original signal sent through an original fiber cable into an electrical signal.
−万、温度変化等による利得変化乞抑止して動作に誤り
無きことン期す必要がある。- It is necessary to prevent gain changes due to temperature changes, etc. to ensure error-free operation.
第4図は従来のAPDの利得制御方式の−例χ示す図で
ある。FIG. 4 is a diagram showing an example of a conventional APD gain control method.
元信号13が入力するとAPDloはこれ乞電流に変換
して受信回路11に供給する。When the original signal 13 is input, APDlo converts it into a current and supplies it to the receiving circuit 11.
受信回路11はAPDIOからの出力電流を入力し)1
圧に変換・増幅して外部に供給する。The receiving circuit 11 inputs the output current from APDIO)1
It is converted into pressure, amplified and supplied to the outside.
一方、元信号23が入力するとAPD20は上記と同様
これを電流に変換して受信回路21に供給する。受信回
路21はAPD20からの出力電流を入力し電圧に変換
・増幅した後、外部に供給する。逆バイアス電圧制御回
路12は受信回路11の出力電圧乞入力しその尖頭値に
応答してAPDloの逆バイアス電圧IIiを制御する
。On the other hand, when the original signal 23 is input, the APD 20 converts it into a current and supplies it to the receiving circuit 21 as described above. The receiving circuit 21 inputs the output current from the APD 20, converts and amplifies it into a voltage, and then supplies the voltage to the outside. The reverse bias voltage control circuit 12 inputs the output voltage of the receiving circuit 11 and controls the reverse bias voltage IIi of APDlo in response to its peak value.
同様に逆バイアス電圧制御回路22は受信回路21の出
力電圧を入力しその尖頭値に応答してAP D 20の
逆バイアス電圧値を制御する。Similarly, the reverse bias voltage control circuit 22 receives the output voltage of the receiving circuit 21 and controls the reverse bias voltage value of the AP D 20 in response to its peak value.
(発明が解決しようとする問題点〕
従来のAPI)の利得制御回路は上記のように構成され
ておジAPDIOとA P D 20が同一の半導体基
板上に形成されていない。そのためAPDloとAPL
)20の特性の相異を考慮して、APDIo、20に対
応してそれぞれ逆バイアス電圧制御回路12.22’!
備えている。したがってAPDの利得制御に要するー・
−ドウエア量が多くなるという欠点がある。(Problems to be Solved by the Invention) The gain control circuit of the conventional API is configured as described above, and the APDIO and the APD 20 are not formed on the same semiconductor substrate. Therefore APDlo and APL
) 20, reverse bias voltage control circuits 12, 22' corresponding to APDIo, 20, respectively.
We are prepared. Therefore, it is necessary for APD gain control.
-There is a disadvantage that the amount of hardware increases.
本発明の目的は上記問題ケ解決するもので、小】のハー
ドウェア量で安定したAPI)の電流制御ができるよう
にしたアバランシェホトダイオードの利得制御方式乞提
供することにある。SUMMARY OF THE INVENTION The object of the present invention is to solve the above problems, and to provide a gain control method for an avalanche photodiode that allows stable API current control with a small amount of hardware.
(問題点ケ解決するための手段)
前記目的ン達成するために本発明によるアバランシェホ
トダイオードの利得制御方式は同一半導体基板上に形成
さn、第1の光信号ン入力して′#、流に変換する1以
上の第1のアバランシェホトダイオードと、前記半導体
基板上に形成され、第2の′yf:、信号乞入力して電
流に変換する第2のアバランシェホトダイオードと、前
記第1と第2のアバランシェホトダイオードに同一の逆
電圧を与えておりを前記第2のアバランシェダイオード
の出力よりこの逆′邂圧ン皿j御する逆バイアス電圧制
御回路とから構成しである。(Means for Solving the Problem) In order to achieve the above object, the gain control method of the avalanche photodiode according to the present invention is implemented by forming the avalanche photodiode on the same semiconductor substrate, inputting the first optical signal, and the like. a second avalanche photodiode formed on the semiconductor substrate and converting the input signal into a current; The avalanche photodiode is supplied with the same reverse voltage and a reverse bias voltage control circuit that controls the reverse bias voltage from the output of the second avalanche diode.
(実 施 例〕
以下、図面叫乞参照して本発明暑さらに詳しく説明する
。(Example) The present invention will be described in more detail below with reference to the drawings.
一般に、APDの利得が変動する主な原因としては、A
PDを形成する半導体基板の特性のバラツキ、各種4Q
造条件のバラツキ、動作温度の変動および逆バイアス電
圧等が挙げられる。In general, the main causes of APD gain fluctuations are A
Variations in characteristics of semiconductor substrates forming PDs, various 4Q
Examples include variations in manufacturing conditions, variations in operating temperature, and reverse bias voltage.
本発明におけるAPDは同一の半導体基板上に形成して
各APDに対する上記原因の前三者の彫書ン同−化して
おき、1つのAPDの出力より逆バイアス電圧を制御し
て、その制御した逆バイアス′屯圧tすべてのAPDK
710えすべてのAPL)の利得が同一になるようにし
ている。The APDs of the present invention are formed on the same semiconductor substrate so that the engravings of the three causes mentioned above are made the same for each APD, and the reverse bias voltage is controlled from the output of one APD. Reverse bias pressure for all APDKs
710 and all APLs) are made to have the same gain.
このような構成により半導体基板の特性のバラツキや各
1製造条件のバラツキがあっても同一の半導体基板内で
は各APDK一様に影響ン与えるので、APL)相互の
特性のバラツキは少なくなる。また、同一半導体基板内
では基板の熱抵抗が小さく基板を小形にできるため、各
APL)は熱的に強く謂合しAPL)相互の温度差はほ
とんど生じない。With such a configuration, even if there are variations in the characteristics of the semiconductor substrates or variations in the manufacturing conditions for each APDK, it will affect each APDK uniformly within the same semiconductor substrate, so the variations in the characteristics between the APDKs will be reduced. In addition, within the same semiconductor substrate, since the thermal resistance of the substrate is small and the substrate can be made compact, each APL) is strongly thermally coupled, and almost no temperature difference occurs between the APLs.
本発明は、このようにはソ同−化されたA、PDの特性
ン利用するものであり、同一半導体基板上に形成され逆
バイアス電圧ン共用する複数個のAPDのうちの一つに
対して電流利得を制御するための逆バイアス電圧値の制
御ン行ない全APL)への共通的な利得変動原因に対し
て全APDの利得の一定化乞図っている。The present invention makes use of the characteristics of A and PD which are so-uniformed in this way, and is applied to one of a plurality of APDs formed on the same semiconductor substrate and sharing a reverse bias voltage. By controlling the reverse bias voltage value to control the current gain, the gain of all APDs is made constant against common causes of gain fluctuations to all APLs.
第1図は本発明によるアバランシェホトダイオードの利
得制御方式の一実施例を示すブロック図である。本実施
例は同一半導体基板上に形成された3つのAPD 10
.20 オ!び3oト、3つの受信回路11.21およ
び31と、逆バイアス電圧制御回路32とで構成されて
いる。FIG. 1 is a block diagram showing an embodiment of an avalanche photodiode gain control method according to the present invention. In this embodiment, three APDs 10 are formed on the same semiconductor substrate.
.. 20 Oh! and 3o, three receiving circuits 11, 21 and 31, and a reverse bias voltage control circuit 32.
APDIO%AFL)20およびAPI)30には元デ
ータの送信元から、それぞれ第1の2信号13.23と
第2の元信号33がそれぞれ入力している。The first two signals 13.23 and the second original signal 33 are input to APDIO%AFL) 20 and API) 30, respectively, from the source of the original data.
APD 10 、 APD 20およびAPD30は、
それぞれ第1の元信号13 、23と第2の元信号33
ン所定の利得で電流に変換して、それぞれ受信回路11
、21と31に出力する。APD 10 , APD 20 and APD 30 are
The first original signal 13, 23 and the second original signal 33, respectively.
are converted into currents with a predetermined gain and sent to the receiving circuit 11.
, 21 and 31.
受信回路11 、21および31は、それぞれAPDl
o、APD20およびAPD30からの亀流欠所定の利
得で電圧に変換することによって、それぞれ第1の光信
号13 、23および第2の元信号33に応答した外部
供、拾電圧乞生成している。The receiving circuits 11, 21 and 31 each have an APDl
o, the currents from the APD 20 and APD 30 are generated by external supply and pickup voltages in response to the first optical signals 13, 23 and the second source signal 33, respectively, by converting them into voltages with a predetermined gain. .
逆バイアス電圧制御回路32は受信回路31からの亀圧
乞入力しこの電圧の撮幅が一定値になるように逆バイア
ス電圧VSン制(至)し、APD30の利得を制御する
。The reverse bias voltage control circuit 32 receives the voltage input from the receiving circuit 31 and controls the reverse bias voltage VS so that the imaging range of this voltage becomes a constant value, thereby controlling the gain of the APD 30.
逆バイアス電圧VBはAPDIo、20および30スべ
てのアノードに共通して供給されておりかつ八PDI0
.20および30は同一半導体基板上に形成されていて
温度等の利得変動原因は全APL)に等しく作用するた
め、上記のような逆バイアス電圧Vaの制御は、全AP
Dの利得ン一定化することになる。The reverse bias voltage VB is commonly supplied to all anodes of APDIo, 20 and 30 and eight PDI0
.. 20 and 30 are formed on the same semiconductor substrate, and the causes of gain fluctuations such as temperature affect the entire APL equally. Therefore, the control of the reverse bias voltage Va as described above is
The gain of D is kept constant.
第2図は第1図における受信回路31の詳細回路図であ
る。反転増幅器1と、抵抗2とから構成されている。FIG. 2 is a detailed circuit diagram of the receiving circuit 31 in FIG. 1. It consists of an inverting amplifier 1 and a resistor 2.
A P D30からの電流は反転増幅器1と抵抗2とに
よ!llt圧に変換されるとともに増幅されて、逆バイ
アス電圧制御回路32および外部へ出力される。The current from APD30 is through inverting amplifier 1 and resistor 2! It is converted to a llt pressure, amplified, and outputted to the reverse bias voltage control circuit 32 and the outside.
第3図は第1図における逆バイアス寛圧制御、回路32
の詳細回路図である。ダイオード3、コンデンサ4.7
と、抵抗5.6、およびDo/Do:3ンバータ8とか
ら構成されている。FIG. 3 shows the reverse bias tolerance control circuit 32 in FIG.
FIG. Diode 3, capacitor 4.7
, a resistor 5.6, and a Do/Do:3 inverter 8.
受信回路31の出力電圧はダイオード3とコンデンサ4
により尖頭値が検出される。コンデンサ4に充電されて
いる電圧よりも高い電圧が入力した場合にはダイオード
3が導通しコンデンサ4に入力電圧が充゛亀する。その
他の場曾にはダイオード3は導通せずコンデンサ4の電
圧は保持される。抵抗5はコンデンサ4の電荷の放電時
間ケ決定するためのものである。The output voltage of the receiving circuit 31 is determined by the diode 3 and capacitor 4.
The peak value is detected by When a voltage higher than the voltage charged in the capacitor 4 is input, the diode 3 becomes conductive and the input voltage increases in the capacitor 4. In other cases, the diode 3 is not conductive and the voltage across the capacitor 4 is maintained. The resistor 5 is used to determine the discharge time of the charge in the capacitor 4.
抵抗5の両端に現われる尖頭値電圧は、抵抗6とコンデ
ンサ7とから構成される積分回路により時間的に平均化
され、Do/Doコンバータ8に入力する。The peak voltage appearing across the resistor 5 is temporally averaged by an integrating circuit composed of a resistor 6 and a capacitor 7, and is input to a Do/Do converter 8.
もし、何らかの原因でAPD30の利得が大きくなった
場合には、反転増幅器1の出力電圧の振幅は犬きぐなり
尖頭値が検出されて積分された結果DO/DOコンバー
タ8の入力電圧は高くなる。すると、DC/DCコンバ
ータ8はこの入力電圧に応答して逆バイアス電圧VBY
引き下げ、この結果によってA P D30の利得を元
の値に戻すことができる。If the gain of the APD 30 becomes large for some reason, the amplitude of the output voltage of the inverting amplifier 1 is detected and integrated, and the input voltage of the DO/DO converter 8 becomes higher. . Then, the DC/DC converter 8 responds to this input voltage and sets the reverse bias voltage VBY.
This result allows the gain of APD30 to be returned to its original value.
A P D30の利得が大きくなる要因は同じくAPD
IOとAPD20にも同様に作用するので、APD30
の利得が大きくなればAPDIO,APD20の各利得
も大きくなる。したがって、逆バイアス電圧vBが引き
下げられることにより、APDloとAPD20の各利
得も所定値に戻り、この結果、一定値ン保つ。The reason why the gain of APD30 becomes large is also APD.
Since it acts on IO and APD20 in the same way, APD30
If the gain of APDIO and APD 20 increases, the gains of APDIO and APD20 also increase. Therefore, by lowering the reverse bias voltage vB, the gains of APDlo and APD20 also return to their predetermined values, and as a result, they are maintained at a constant value.
以上、述べた実施例は、説明乞単純化するために、元デ
ータホ列が3つの場合の例であるが、実際にはもつと多
くの元データ系列にしても良い。例えば8ビット並列の
元データ通信を行なうには8組のAPDと受・倍回路ン
用意し、逆バイアス電圧制御回路32で制御される逆バ
イアス電圧VBは、これら8つのAPDのすべてに供給
するように接続する。In the embodiments described above, for the sake of simplicity, the number of source data sequences is three, but in reality there may be as many source data sequences as possible. For example, to perform 8-bit parallel original data communication, eight sets of APDs and receiver/multiplier circuits are prepared, and the reverse bias voltage VB controlled by the reverse bias voltage control circuit 32 is supplied to all of these eight APDs. Connect like this.
(発明の効果)
以上、詳しく説明したように本発明によれば同一半導体
基板上に形成された人PDのうちの1つに対してだけ電
流利得馨制御するための逆バイアス電圧制御1行ない、
他のAPDすべてに共通してこの逆バイアス電圧ン供給
するように構成しであるので、全APDに共通して利得
変動原因の補償ができ、少量のハードウェア量でAPD
の一括した利得制御ン行うことができるという利点があ
る。(Effects of the Invention) As described above in detail, according to the present invention, one reverse bias voltage control is performed to control the current gain of only one of the PDs formed on the same semiconductor substrate.
Since it is configured to supply this reverse bias voltage in common to all other APDs, it is possible to compensate for the cause of gain fluctuations in common to all APDs, and with a small amount of hardware, the APD
It has the advantage of being able to perform collective gain control.
第1図は本発明によるアバランシェホトダイオードの利
得制御方式の一実施例を示す回路ブロック図、第2図は
受信回路の詳、拙図、第3図は逆バイアス電圧制御回路
の詳細図、第4図は従来のアバランシェホトダイオード
の利得制御方式の一例乞示す回路ブロック図である。
1・・・反転増幅器 2,5.6・・・抵抗器3・・
・ダイオード 4.7・・・コンデンサ8・・・DO
/DCコンバータ
10.20.30・・・アバランシェホトダイオード1
1 、21.31・・・受信回路
12 、22.32・・・逆バイアス電圧制御回路13
.23・・・第1の光信号
33・・・第2の元信号
VB・・・逆バイアス電圧
vf奸出頭人 日本電気株式会社
代理人 弁理士 井 ノ ロ 壽才1図FIG. 1 is a circuit block diagram showing an embodiment of the avalanche photodiode gain control method according to the present invention, FIG. 2 is a detailed diagram of the receiving circuit, and FIG. 3 is a detailed diagram of the reverse bias voltage control circuit. The figure is a circuit block diagram showing an example of a conventional avalanche photodiode gain control method. 1... Inverting amplifier 2, 5.6... Resistor 3...
・Diode 4.7...Capacitor 8...DO
/DC converter 10.20.30...Avalanche photodiode 1
1, 21.31...Reception circuit 12, 22.32...Reverse bias voltage control circuit 13
.. 23...First optical signal 33...Second original signal VB...Reverse bias voltage vf Person who appeared: NEC Corporation agent Patent attorney Inoro Jusai Figure 1
Claims (1)
電流に変換する1以上の第1のアバランシエホトダイオ
ードと、前記半導体基板上に形成され、第2の光信号を
入力して電流に変換する第2のアバランシエホトダイオ
ードと、前記第1と第2のアバランシエホトダイオード
に同一の逆電圧を与えておりを前記第2のアバランシエ
ダイオードの出力よりこの逆電圧を制御する逆バイアス
電圧制御回路とから構成したことを特徴とするアバラン
シエホトダイオードの利得制御方式。one or more first avalanche photodiodes formed on the same semiconductor substrate, which input a first optical signal and convert it into a current; and one or more first avalanche photodiodes formed on the semiconductor substrate, which input a second optical signal and convert it into a current. a second avalanche photodiode for converting into a second avalanche photodiode, and a reverse bias voltage that applies the same reverse voltage to the first and second avalanche photodiodes and controls this reverse voltage from the output of the second avalanche diode. A gain control method for an avalanche photodiode characterized by comprising a control circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60274556A JPS62135004A (en) | 1985-12-06 | 1985-12-06 | Gain control system of avalanche photo diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60274556A JPS62135004A (en) | 1985-12-06 | 1985-12-06 | Gain control system of avalanche photo diode |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62135004A true JPS62135004A (en) | 1987-06-18 |
Family
ID=17543371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60274556A Pending JPS62135004A (en) | 1985-12-06 | 1985-12-06 | Gain control system of avalanche photo diode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62135004A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6377171A (en) * | 1986-09-19 | 1988-04-07 | Matsushita Electric Ind Co Ltd | Optical receiver |
JP2008147416A (en) * | 2006-12-11 | 2008-06-26 | Fujitsu Ltd | Bias control circuit for avalanche photodiode |
-
1985
- 1985-12-06 JP JP60274556A patent/JPS62135004A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6377171A (en) * | 1986-09-19 | 1988-04-07 | Matsushita Electric Ind Co Ltd | Optical receiver |
JP2008147416A (en) * | 2006-12-11 | 2008-06-26 | Fujitsu Ltd | Bias control circuit for avalanche photodiode |
US7427741B2 (en) | 2006-12-11 | 2008-09-23 | Fujitsu Limited | Bias control apparatus for avalanche photodiode and optical apparatus utilizing the bias control apparatus |
JP4679498B2 (en) * | 2006-12-11 | 2011-04-27 | 富士通株式会社 | Avalanche photodiode bias control circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6177665B1 (en) | High-speed logarithmic photo-detector | |
US20180316440A1 (en) | Optical receiver, optical termination device, and optical communication system | |
EP0852435A2 (en) | Bias voltage supply circuit for photoelectric converting element, and photodetection circuit | |
US4659930A (en) | Radiation hard visible light readout circuit | |
US6323734B1 (en) | Trans-impedance amplifier | |
JPS6210939A (en) | Gain control system for avalanche photodiode | |
JPS62135004A (en) | Gain control system of avalanche photo diode | |
JP3999325B2 (en) | Photodetection circuit | |
US7969244B2 (en) | System and method for reducing flicker noise from CMOS amplifiers | |
JPH0622171A (en) | Video amplification circuit provided with gain and alignment control | |
US5737111A (en) | Optical receiving apparatus | |
JPS62239727A (en) | Gain control system for avalanche photodiode | |
US5164581A (en) | Concentric photoelectric light-receiving element | |
US4975566A (en) | First stage circuit for an optical receiver | |
EP0525807B1 (en) | Opto-electronic integrated circuit | |
JP3106437B2 (en) | Optoelectronic integrated circuit device | |
US20230361736A1 (en) | Transconductance tuning in photon counting | |
JP3270221B2 (en) | Optical signal receiving circuit | |
WO2023197973A1 (en) | Optical receiver, transimpedance amplifier and signal processing method | |
EP0565332B1 (en) | CCD delay line | |
JP3470887B2 (en) | Photoelectric conversion circuit | |
JPH07183559A (en) | Electric supply circuit for particularly apd | |
US10340406B2 (en) | Distributed photodiode with built-in equalization | |
JP3753670B2 (en) | Burst signal amplifying device and burst optical signal receiving device using the same | |
JPS60117930A (en) | Photo-electric conversion circuit |