JPS62134806A - Demodulation system for magnetic disk device - Google Patents

Demodulation system for magnetic disk device

Info

Publication number
JPS62134806A
JPS62134806A JP27479385A JP27479385A JPS62134806A JP S62134806 A JPS62134806 A JP S62134806A JP 27479385 A JP27479385 A JP 27479385A JP 27479385 A JP27479385 A JP 27479385A JP S62134806 A JPS62134806 A JP S62134806A
Authority
JP
Japan
Prior art keywords
circuit
slice
signal
level
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27479385A
Other languages
Japanese (ja)
Inventor
Takashi Aikawa
隆 相川
Hiroshi Muto
弘 武藤
Takao Sugawara
隆夫 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27479385A priority Critical patent/JPS62134806A/en
Publication of JPS62134806A publication Critical patent/JPS62134806A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

PURPOSE:To expand a slice level setting range and to attain a highly accurate demodulation by detecting the peaks of long and short period patterns through the combination of a high level slice and differentiation, and that of a low level slice and differentiation. CONSTITUTION:High and low level slice circuits 7 and 8 slice a reproduction signal at high and low levels, respectively, and the 1st and 2nd AND circuits 9 and 10 take the AND of the output signal of a pulsating circuit 3 and those of the circuits 7 and 8. A gate circuit 14 generates a gate signal corresponding to the long period pattern which a long period pattern detection circuit 11 detects from the slice signal out of the circuit 9, and the 1st and 2nd delays 12 and 13 delay the output signals of the circuits 9 and 10 by the prescribed amount. Then the 3rd and 4th AND circuits 15 and 16 and an OR circuit 17 select the pulse signals of the circuits 7 and 8 with the aid of the output of the circuit 14. Thus a slice circuit is divided into the long period pattern circuit 7 and the short pattern circuit 8, whereby the set range of a slice level can be expanded to attain a highly accurate demodulation.

Description

【発明の詳細な説明】 〔概要〕 本発明は、磁気ディスクの再生信号のピークを微分及び
レベルスライスにより検出する復調方式であって、磁気
ディスクの再生信号を高、低の2種類のレベルでスライ
スし、高レベルスライスにより再生信号の長周期パター
ンのピークを、低レベルスライスにより再生信号の短周
期パターンのピークを検出するとともに、前記長周期パ
ターンの周期に対応するゲート信号を作成し、該ゲート
信号によって長周期パターン中のピークの除去と、短周
期パターンのピークのみを取り出すように構成し、レベ
ル設定範囲を広くして長周期パターン部分の零レベル付
近に重畳するエクストラパルスを精度よく除去すること
を可能としている。
[Detailed Description of the Invention] [Summary] The present invention is a demodulation method that detects the peak of a reproduced signal from a magnetic disk by differentiation and level slicing, and which detects the peak of a reproduced signal from a magnetic disk at two levels, high and low. The high-level slice detects the peak of the long-period pattern of the reproduced signal, and the low-level slice detects the peak of the short-period pattern of the reproduced signal, and a gate signal corresponding to the period of the long-period pattern is created. The gate signal is configured to remove peaks in long-period patterns and extract only peaks in short-period patterns, and widen the level setting range to accurately remove extra pulses superimposed near the zero level of long-period patterns. It is possible to do so.

〔産業上の利用分野〕[Industrial application field]

本発明は磁気ディスク装置の復調方式に関し、特にスラ
イスレベル設定の範囲を広くして復調エラーを起こす確
率を少なくした磁気ディスク装置の復調方式に関するも
のである。
The present invention relates to a demodulation method for a magnetic disk drive, and more particularly to a demodulation method for a magnetic disk drive that widens the range of slice level settings to reduce the probability of demodulation errors.

磁気ディスク装置は近年益々高密度化、高速化が図られ
ており、それに伴って磁気ディスクの再生信号の分解能
および出力が低下している。
In recent years, magnetic disk drives have become increasingly denser and faster, and as a result, the resolution and output of magnetic disk reproduction signals have decreased.

かかる再生信号の分解能および出力の低下に対応して、
記録情報を表す再生信号のピーク位置を精度良く復調で
きる復調方式の出現が要望されている。
In response to this reduction in the resolution and output of the reproduced signal,
There is a demand for a demodulation method that can accurately demodulate the peak position of a reproduced signal representing recorded information.

〔従来の技術〕[Conventional technology]

第3図は従来の磁気ディスク装置の復調方式のブロック
図、第4図は従来の復調方式の動作説明のための信号波
形図である。
FIG. 3 is a block diagram of a conventional demodulation method for a magnetic disk drive, and FIG. 4 is a signal waveform diagram for explaining the operation of the conventional demodulation method.

従来の復調方式は、再生信号を増幅する増幅系1と、増
幅された再生信号を微分してピーク位置を零レベルに変
換する微分回路2と、微分回路2ノ出力零レベル点でパ
ルス信号を発生するパルス化回路3と、一方増幅系1の
出方信号を検波する検波回路6と、検波回路6の出方検
波信号を所定のレベルでスライスするスライス回路4と
、前記パルス化回路3の出力信号とスライス回路4の出
力信号のANDをとるAND回路5とより構成されてい
る。
The conventional demodulation method includes an amplification system 1 that amplifies the reproduced signal, a differentiator 2 that differentiates the amplified reproduced signal and converts the peak position to a zero level, and a pulse signal at the output zero level point of the differentiator 2. a detection circuit 6 for detecting the output signal of the amplification system 1; a slicing circuit 4 for slicing the output detection signal of the detection circuit 6 at a predetermined level; It is comprised of an AND circuit 5 that ANDs the output signal and the output signal of the slice circuit 4.

その動作を第4図の信号波形図を参照して説明する。The operation will be explained with reference to the signal waveform diagram in FIG.

再生信号は増幅系1により所定のレベルに増幅され、第
4図のへの実線で示ずa信号となって微分回路2および
検波回路6に入力する。
The reproduced signal is amplified to a predetermined level by the amplification system 1, and is input to the differentiating circuit 2 and the detection circuit 6 as a signal shown by the solid line in FIG.

微分回路2は第4図Aのa信号のピークを微分し、第4
図Bに示すピーク点が零レベルとなる微分信号としてパ
ルス化回路3に出力する。
The differentiating circuit 2 differentiates the peak of the a signal in FIG.
It is output to the pulsing circuit 3 as a differential signal whose peak point shown in FIG. B has a zero level.

パルス化回路3は微分信号の零レベル点に対応して第4
図Cに示すパルス信号を発生して再生信号のピーク位置
を検出し、AND回路5に出力する。
The pulsing circuit 3 corresponds to the zero level point of the differential signal.
A pulse signal shown in FIG.

第4図へのA1に示すようなピーク点が長周期の間存在
しない長周期パターン(1001)の部分は、時間変化
がないため微分出力は第4図Bの81のように零レベル
付近となる。従って、第4図Cの61に示すように、本
来のピークではないのに、あたかもピークがあるように
検出してしまう。
In the part of the long-period pattern (1001) where the peak point does not exist for a long period, as shown in A1 in Figure 4, there is no time change, so the differential output is near the zero level, as shown in 81 in Figure 4B. Become. Therefore, as shown at 61 in FIG. 4C, the peak is detected as if it were a peak, even though it is not an actual peak.

そこで、本来のピークと誤ったピークを区別する為、復
調信号aを検波回路6で半波整流し、その負信号を第4
図への点線で示すg信号としてスライス回路4に出力す
る。
Therefore, in order to distinguish between the original peak and the erroneous peak, the demodulated signal a is half-wave rectified by the detection circuit 6, and the negative signal is sent to the fourth
It is output to the slice circuit 4 as a g signal indicated by a dotted line in the figure.

スライス回路4はスライスレベルbで検波回路6の出力
信号をスライスし、スライス点に対応して第4図りの矩
形波信号を作成してAND回路5に出力する。
The slicing circuit 4 slices the output signal of the detection circuit 6 at slice level b, creates a rectangular wave signal as shown in the fourth diagram corresponding to the slicing point, and outputs it to the AND circuit 5.

AND回路5はパルス化回路3の出力信号(第4図C)
と、スライス回路4の出力信号(第4図D)とのAND
をとり第4図Cの01に示す本来の復調信号のピークで
ないピークを除去し、第4図Eのデータ信号のみを出力
して復調信号とする。
AND circuit 5 receives the output signal of pulse generator 3 (Fig. 4C)
and the output signal of the slice circuit 4 (FIG. 4D)
The peaks shown at 01 in FIG. 4C that are not the original peaks of the demodulated signal are removed, and only the data signal shown in FIG. 4E is outputted as a demodulated signal.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記従来のiMflA方式は、再生信号のピーク位置は
すべて検出し、第4図AのAIの長周期パターンにある
誤ったピークを除外する必要があり、その為にスライス
レベルbの設定範囲は本来のピーク位置で最小の振幅を
有する信号(第4図AのA2)のレベルと第4図AのA
1の長周期パターン中の誤ったピークの最大レベルとの
間となる。
In the conventional iMflA method described above, it is necessary to detect all peak positions of the reproduced signal and exclude false peaks in the long-period pattern of AI shown in Figure 4A. The level of the signal with the minimum amplitude at the peak position (A2 in Figure 4A) and A in Figure 4A
1 and the maximum level of the false peak in the long-period pattern.

従って再生信号の分解能が低下すると第4図Aの振幅が
益々小さくなり、それに伴ってスライスレベルの設定範
囲が狭くなる。それがために、長周期部分の零レベル付
近に重畳するエクストラパルスを検出し、復調エラーの
確率が多くなって精度の良い復調ができないといった問
題がある。
Therefore, as the resolution of the reproduced signal decreases, the amplitude shown in FIG. 4A becomes smaller and smaller, and the slice level setting range becomes narrower accordingly. Therefore, there is a problem that an extra pulse superimposed near the zero level of a long period part is detected, and the probability of a demodulation error increases, making it impossible to perform accurate demodulation.

本発明はこのような点に鑑みて創作されたもので、スラ
イスレベルの設定範囲を広くして高精度の復調が可能と
なる磁気ディスク装置の復調方式を提供することを目的
としている。
The present invention was created in view of these points, and an object of the present invention is to provide a demodulation method for a magnetic disk device that enables highly accurate demodulation by widening the setting range of the slice level.

〔問題点を解決するための手段〕[Means for solving problems]

第1図は本発明の磁気ディスク装置の復調方式のブロッ
ク図を示す。
FIG. 1 shows a block diagram of a demodulation method of a magnetic disk device according to the present invention.

第1図において、本発明の復調方式は従来の復調方式に
、再生信号を高および低レベルでスライスする高レベル
スライス回路7および低レベルスライス回路8と、パル
ス化回路3の出力信号と高レベルスライス回路7および
低レベルスライス回路の出力信号のANDをとる第1の
AND回路9および第2のAND回路1oとを備えてい
る。
In FIG. 1, the demodulation method of the present invention is added to the conventional demodulation method by adding a high level slicing circuit 7 and a low level slicing circuit 8 that slice the reproduced signal at high and low levels, and the output signal of the pulse generator 3 and the high level. It includes a first AND circuit 9 and a second AND circuit 1o that AND the output signals of the slice circuit 7 and the low-level slice circuit.

また、第1のAND回路9のスライス信号より長周期パ
ターンを検出する長周期パターン検出回路11と、検出
された長周期パターンに対応したゲート信号を発生ずる
ゲート回路14と、第1のAND回路9および第2のA
ND回路10の出力信号をそれぞれ所定遅延量を遅延す
る第1のディレィ12および第2のディレィ13と、前
記ゲート回路14の出力により高レベルスライス回路7
および低レベルスライス回路8からのパルス信号を選択
する第3、第4のAND回路15.16およびりR回路
16とを備えた構成としている。
Further, a long-period pattern detection circuit 11 detects a long-period pattern from the slice signal of the first AND circuit 9, a gate circuit 14 generates a gate signal corresponding to the detected long-period pattern, and a first AND circuit. 9 and second A
A first delay 12 and a second delay 13 each delaying the output signal of the ND circuit 10 by a predetermined amount of delay, and a high level slice circuit 7 by the output of the gate circuit 14.
and third and fourth AND circuits 15 and 16 for selecting pulse signals from the low-level slice circuit 8, and an R circuit 16.

〔作用〕[Effect]

長周期パターン用のレベルスライス回路として高レベル
スライス回路7と、短周期パターン用のレベルスライス
回路として低レベルスライス回路8とに分けたことによ
って、従来方式のように長周期パターン部の誤まりピー
ク位置除去と短周期の本来のピーク位置検出を同一スラ
イスレベルで行う必要がない為、スライスレベルの設定
範囲を広くすることができる。
By dividing the level slice circuit into a high-level slice circuit 7 as a level slice circuit for long-period patterns and a low-level slice circuit 8 as a level slice circuit for short-period patterns, it is possible to avoid error peaks in long-period pattern parts unlike in the conventional method. Since it is not necessary to perform position removal and short-cycle original peak position detection at the same slice level, it is possible to widen the setting range of the slice level.

〔実施例〕〔Example〕

第1図は本発明の一実施例の復調方式のプロ・ツク図、
第2図は実施例の復調方式の信号波形図であるO 第1図のブロック図に示すように、実施例の復調方式は
、従来の復調方式に、再生信号を高および低レベルでス
ライスする高レベルスライス回路7および低レベルスラ
イス回路8と、パルス化回路3の出力信号と高レベルス
ライス回路7および低レベルスライス回路の出力信号の
ANDをとる第1のAND回路9および第2のAND回
路10とを備えている。
FIG. 1 is a diagram of a demodulation system according to an embodiment of the present invention.
FIG. 2 is a signal waveform diagram of the demodulation method of the embodiment.O As shown in the block diagram of FIG. A first AND circuit 9 and a second AND circuit that AND the output signal of the high-level slice circuit 7 and the low-level slice circuit 8, and the output signal of the pulse generator 3 and the output signal of the high-level slice circuit 7 and the low-level slice circuit. 10.

また、第1のAND回路9のスライス信号より長周期パ
ターンを検出する長周期パターン検出回路11と、検出
された長周期パターンを選択するゲート回路14と、第
1のAND回路9および第2のAND回路IOの出力信
号をそれぞれ所定遅延量を遅延する第1のディレィ12
および第2のディレィ13と、ゲート回路14の出力に
より高レベルスライス回路7および低レベルスライス回
路8からのパルス信号を選択する第3.第4のAND回
路15.16およびOR回路16とを備えた構成として
いる。
Further, a long-period pattern detection circuit 11 that detects a long-period pattern from the slice signal of the first AND circuit 9, a gate circuit 14 that selects the detected long-period pattern, and A first delay 12 that delays each output signal of the AND circuit IO by a predetermined delay amount.
and a third delay 13, which selects the pulse signals from the high level slice circuit 7 and the low level slice circuit 8 based on the output of the gate circuit 14. The configuration includes fourth AND circuits 15 and 16 and an OR circuit 16.

その動作を第2図の信号波形図を参照して説明する。The operation will be explained with reference to the signal waveform diagram in FIG.

第2図Fに示すように、検波回路6の出力信号F1を高
レベルiおよび低レベルjにより高レベルスライス回路
7および低レベルスライス回路8でスライスし、両スラ
イス信号のそれぞれとパルス化回路3の出力とを第1の
AND回路9および第2のAND回路10でANDをと
ることによって第2図のGおよびHの様なピーク位置が
検出される。
As shown in FIG. 2F, the output signal F1 of the detection circuit 6 is sliced at a high level i and a low level j by a high level slice circuit 7 and a low level slice circuit 8, and each of both slice signals and a pulse generator 3 are sliced. By performing an AND operation with the outputs of , in the first AND circuit 9 and the second AND circuit 10, peak positions such as G and H in FIG. 2 are detected.

高いスライスレベルで検出される信号Gは長周期パター
ンはど出力が大きい為に必ず検出される。
The signal G detected at a high slice level is always detected because the long period pattern has a large output.

一方、低スライスレベルで検出される信号Hはすべての
ピークが検出されるが長周期パターンでの誤ったピーク
位置H1も検出されている。
On the other hand, in the signal H detected at a low slice level, all peaks are detected, but an erroneous peak position H1 in a long period pattern is also detected.

そこで、第1のAND回路9より出力される信号Gを用
い長周期検出回路11において長周期パターン(100
1)Alを検出して第2図■の11信号を作成する。
Therefore, using the signal G output from the first AND circuit 9, the long period detection circuit 11 uses a long period pattern (100
1) Detect Al and create signal 11 shown in Figure 2 (■).

また、信号Gおよび信号Hを第1のディレィ12および
第2のディレィ13により、例えば図示の如く3ビット
分遅延して第2図のJ信号およびL信号を作成する。
Further, the signal G and the signal H are delayed by the first delay 12 and the second delay 13 by, for example, 3 bits as shown in the figure to create the J signal and the L signal in FIG. 2.

第1のディレィ12で作成されたJ信号と前記の■信号
をゲート回路14に入力し、ゲート回路14のフリップ
フロップ動作によって第2図にのゲート信号に1と逆位
相となるに2信号を作成する。このゲート信号Kl、に
2は長周期パターンであり、本来その間にはピークのな
い位置を見つける。
The J signal created by the first delay 12 and the above-mentioned ① signal are input to the gate circuit 14, and by the flip-flop operation of the gate circuit 14, the 2 signals, which are in opposite phase to 1, are input to the gate signal shown in FIG. create. The gate signals Kl and 2 are long-period patterns, and a position with no peak between them is originally found.

このに1信号と第1のディレィ12の出力信号Jとを第
3のAND回路15で、またに2信号と第2のディレィ
13の出力信号りとを第3のAND回路15でそれぞれ
ANDをとり、さらに各AND出力をOR回1117で
ORをとることによって信号に1カ11″の間は高いス
ライスレベルから作られたデータパルス列Jを、又信号
に2がIT OITの間は低いスライスレベルから作ら
れたデータパルス列しによりピーク位置を検出し、最終
的に信号Mの様な本来のピーク位置だけのパルス位置だ
けを作る。
Then, the 1 signal and the output signal J of the first delay 12 are ANDed by the third AND circuit 15, and the 2nd signal and the output signal J of the second delay 13 are ANDed by the third AND circuit 15. Then, by ORing each AND output with the OR circuit 1117, the data pulse train J created from the high slice level is applied to the signal during 1 to 11'', and the data pulse train J created from the high slice level is applied to the signal while 2 is IT OIT. The peak position is detected by the data pulse train created from the data pulse train, and finally only the pulse position of the original peak position like the signal M is created.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、再生信号の長周期
パターン部分と短周期パターン部分のスライスレベルを
別々に設定できる為、従来の方式に比較してスライスレ
ベルの設定範囲が広くとれ、分解能の低下あるいは、長
周期パターン部分の零レベル付近に重畳するエクストラ
パルスにも強くなり、精度の良いfjtDilが可能と
なる。
As explained above, according to the present invention, the slice levels of the long-period pattern part and the short-period pattern part of the reproduced signal can be set separately, so the setting range of the slice level can be wider than in the conventional method, and the resolution can be increased. It is also strong against a drop in the value of fjtDil or an extra pulse superimposed near the zero level of a long-period pattern portion, making it possible to obtain fjtDil with high accuracy.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のブロック図、 第2図は実施例の信号波形図、 第3図は従来例のブロック図、 第4図は従来例の信号波形図である。 図において、1は増幅系、2は微分回路、3はパルス化
回路、4はスライス回路、5はAND回路、6は検波回
路、7は高レベルスライス回路、8ば低レベルスライス
回路、9は第1のAND回回 路110は第2のAND回路、11は長周期パターン検
出回路、12は第1のディレィ、13は第2のディレィ
、14はゲート回路、15は第3のAND回路、16は
第4のAND回路、17はOR回路を示している。 本発口石のフ“口・77図 第1図 欠施例の/1話号犬@因 第2図 従来剖の 筑 1 他悉波形民 −図
FIG. 1 is a block diagram of the present invention, FIG. 2 is a signal waveform diagram of the embodiment, FIG. 3 is a block diagram of the conventional example, and FIG. 4 is a signal waveform diagram of the conventional example. In the figure, 1 is an amplification system, 2 is a differentiation circuit, 3 is a pulse circuit, 4 is a slice circuit, 5 is an AND circuit, 6 is a detection circuit, 7 is a high level slice circuit, 8 is a low level slice circuit, and 9 is a The first AND circuit 110 is a second AND circuit, 11 is a long period pattern detection circuit, 12 is a first delay, 13 is a second delay, 14 is a gate circuit, 15 is a third AND circuit, 16 indicates a fourth AND circuit, and 17 indicates an OR circuit. This opening stone's mouth 77 Figure 1 Missing Example/Episode 1 Dog @ Cause Figure 2 Conventional Autopsy Chiku 1 Other waveform people - Figure

Claims (1)

【特許請求の範囲】[Claims] 磁気ディスクに記録されたデータを、その再生信号のピ
ークを微分とレベルスライスにより検出して復調する構
成において、前記レベルスライスの設定レベルを高、低
の2種類とし、前記再生信号に存在する長周期パターン
および短周期パターンのピークのそれぞれを高レベルス
ライスと微分および低レベルスライスと微分とにより検
出することを特徴とする磁気ディスク装置の復調方式。
In a configuration in which data recorded on a magnetic disk is demodulated by detecting the peak of the reproduced signal by differentiation and level slicing, the level slice has two setting levels, high and low, and the length existing in the reproduced signal is demodulated. A demodulation method for a magnetic disk device characterized in that each of the peaks of a periodic pattern and a short periodic pattern is detected by high-level slice and differentiation and low-level slice and differentiation.
JP27479385A 1985-12-05 1985-12-05 Demodulation system for magnetic disk device Pending JPS62134806A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27479385A JPS62134806A (en) 1985-12-05 1985-12-05 Demodulation system for magnetic disk device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27479385A JPS62134806A (en) 1985-12-05 1985-12-05 Demodulation system for magnetic disk device

Publications (1)

Publication Number Publication Date
JPS62134806A true JPS62134806A (en) 1987-06-17

Family

ID=17546637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27479385A Pending JPS62134806A (en) 1985-12-05 1985-12-05 Demodulation system for magnetic disk device

Country Status (1)

Country Link
JP (1) JPS62134806A (en)

Similar Documents

Publication Publication Date Title
CA1275730C (en) Reading circuit in an optical disk apparatus
JPH0574126B2 (en)
US4016599A (en) Anti-shouldering read circuit for magnetic disk memory
JPH065593B2 (en) Pulse circuit of magnetic disk device
JPS62134806A (en) Demodulation system for magnetic disk device
US4467374A (en) Method and means for direct-current polarity restoration in magnetic recording
EP0304467B1 (en) Fine positioning for disk drive
JPS6232546B2 (en)
US4813059A (en) Readback recovery of run length limited codes
EP0258671A2 (en) Read channel architecture for processing read head signals
EP0357046A2 (en) Signal processing device for analogue to digital conversion
US5583708A (en) Circuit for detecting unrecorded portion of recording medium
JPH04301204A (en) Reproduction circuit for data recording/reproducing device
JPH03141004A (en) Data reproducing device for magnetic recording and reproducing device
JPH0633581Y2 (en) Waveform analysis circuit
JPH06176487A (en) Binarization circuit
JPS5846092B2 (en) Bipolar automatic equalization method
JPH01317209A (en) Phase detecting circuit for digital magnetic recording signal
JPS60124008A (en) Detector for signal peak position
JPS62134805A (en) Waveform equalizer circuit
JPH04137203A (en) Data reproducing device for magnetic recording and reproducing device
JPS639316B2 (en)
JPH03259405A (en) Circuit and method for detecting peak
JPH06162516A (en) Reproduced signal processing circuit
JPS58108012A (en) Data discrimination system