JPS62133548A - Retry control system in input/output control device - Google Patents

Retry control system in input/output control device

Info

Publication number
JPS62133548A
JPS62133548A JP60273865A JP27386585A JPS62133548A JP S62133548 A JPS62133548 A JP S62133548A JP 60273865 A JP60273865 A JP 60273865A JP 27386585 A JP27386585 A JP 27386585A JP S62133548 A JPS62133548 A JP S62133548A
Authority
JP
Japan
Prior art keywords
retry
control
input
control information
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60273865A
Other languages
Japanese (ja)
Inventor
Tsuyoshi Yamamoto
強志 山本
Kazuhiko Goukon
一彦 郷右近
Yuji Shibata
柴田 雄司
Tetsuo Kawamata
川俣 徹男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60273865A priority Critical patent/JPS62133548A/en
Publication of JPS62133548A publication Critical patent/JPS62133548A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To efficiently execute a retry at high speed by calculating retry control information by a firmware, and executing the retry, based on the retry control information. CONSTITUTION:A processing for issuing an SNS command is added to a software. when an I/O control circuit 8 detects a normal or abnormal end, and applies an interruption to a central control unit 2, the software decides abnormal end or an abnormal end by reading out the contents of a device status register 4-1. When it is decided to be an abnormal end, and decided to execute a retry, the SNS command is issued. As a result, a firmware calculates retry control information by executing an arithmetic working to control information extending from a start time stored in a RAM 7 to the time of generation of an error, and applies the interruption to the central control unit 2.

Description

【発明の詳細な説明】 (概要) 入出力装置(磁気テープ、タイプライタ、ディスク装置
等)の障害発生時に、メモリに記憶されている起動時か
ら障害発生時までの制御情報を読出してリトライ制御情
報を算出し、該リトライ制御情報にもとづいてリトライ
を行うようにすることにより、ソフトーンエアの負度を
増大させることな(、最適かつ高速なりトライを行うこ
とができるようにした入出力制御装置におけるリトライ
制御方式が開示されている。
[Detailed Description of the Invention] (Summary) When a failure occurs in an input/output device (magnetic tape, typewriter, disk device, etc.), retry control is performed by reading control information stored in memory from the time of startup until the time of failure. By calculating the retry control information and retrying based on the retry control information, the input/output control device is able to perform the retry optimally and at high speed without increasing the negative degree of soft tone air. A retry control method is disclosed.

(産業上の利用分野) 本発明は1入出力制御装置におけるリトライ制?fl方
式、特に入出力装置の障害発生時に、ファーム・ウエア
によりリトライ制御情報を算出し、該リトライ制御17
目ににもとづいてりトライを行うようにし、リトライを
容易かつ効率的に行うようにした入出力制御装置におけ
るリトライ制御方式に関するものである。
(Field of Industrial Application) Is the present invention a retry system in a single input/output control device? In the fl method, especially when a failure occurs in an input/output device, retry control information is calculated by firmware and the retry control 17
The present invention relates to a retry control method in an input/output control device that performs retries easily and efficiently based on visual perception.

(従来の技術) 一般に、磁気テープ、タイプライタ、ディスク装置等の
入出力装置に障害が発生したとき、該障害を政情するた
めのりトライがソフト・ウェアにより行うようにされて
いる。そして、従来、上記入出力装置の制御は、第3図
図示の如きソフト・ウェアにより行われていた。
(Prior Art) Generally, when a failure occurs in an input/output device such as a magnetic tape, a typewriter, or a disk drive, a retry is performed by software to troubleshoot the failure. Conventionally, the input/output device described above has been controlled by software as shown in FIG.

即ち、上記入出力装置の制御を行う入出力制御装置を起
動せしめるため、中央制御装置は上記入出力制御装置に
もうけられている制御レジスタに各種制御データを設定
する。なお、該制御レジスタは、上記入出力制御装置の
状態情報が格納されるデバイス・ステータス・レジスタ
(DSR)。
That is, in order to start up the input/output control device that controls the input/output device, the central control device sets various control data in a control register provided in the input/output control device. Note that the control register is a device status register (DSR) in which state information of the input/output control device is stored.

上記入出力装置のアクセス・アドレスが格納されるファ
イル・アドレス・レジスタ(FAR)、上記入出力制御
装置の起動・停止の制御情報および動作内容の指定を行
うための情報が格納されるコマンド・レジスタ(CMR
)、主記憶装置における情報転送の対象アドレス情報が
格納されるメモリ・アドレス・レジスタ (MAR)お
よび転送ワード数を示ず情+aが格納されるワード・カ
ウント・レジスタ(WCR)によって構成されている。
The file address register (FAR) stores the access address of the input/output device, and the command register stores the control information for starting/stopping the input/output control device and the information for specifying the operation contents. (CMR
), a memory address register (MAR) that stores target address information for information transfer in the main memory, and a word count register (WCR) that stores information that does not indicate the number of transferred words. .

上記FAR,MARおよびWCRに上述した各情報が設
定され、更に上記CMHにコマンドが設定されると、マ
イクロ・プロセッサに割込みが掛かってプログラムがス
タートする。そして、上記制御レジスタの内容にもとづ
いて当該マイクロ・プロセッサにより上記入出力装置に
対するアクセスが行われ、当該アクセスが正常に行われ
ているか否かを上記DSRの内容にもとづいてチェック
しつつ上記WCRに設定されたワード数のデータ転送を
行うようにする。当該ワード数のデータ転送の終了(こ
のときの上記WCRの内容は“0”となる)をもって当
該プログラムが正常に終了することとなる。しかしなが
ら、上記データ転送中に障害が発生してリトライを行う
ように判断されると、上記制御レジスタに起動時の各種
制御データが設定され、その時点の状態がらりトライを
行っていた。即ち、従来のりトライ制御方式は、プログ
ラムを最初からリトライするものであった。
When the above-mentioned information is set in the FAR, MAR, and WCR, and a command is set in the CMH, the microprocessor is interrupted and the program is started. Then, the microprocessor accesses the input/output device based on the contents of the control register, checks whether or not the access is performed normally based on the contents of the DSR, and then accesses the WCR. Enables data transfer of the set number of words. The program ends normally when the data transfer of the number of words ends (the contents of the WCR at this time become "0"). However, if a failure occurs during the data transfer and it is determined that a retry should be performed, various control data at the time of startup are set in the control register, and a retry is performed based on the state at that time. That is, the conventional retry control method retries the program from the beginning.

(発明が解決しようとする問題点) 従来のりトライ制御方式は、第3図に関連して前述した
如く、エラー発生時にコマンド起動時の制御情報が制御
レジスタに再び設定され、当該制御レジスタの内容にも
とづいてリトライを行うようにしているため、リトライ
処理に長時間を要するという問題があった。以下、当該
問題点を入出力装置がディスク装置である場合を例に挙
げて具体的に説明する。
(Problems to be Solved by the Invention) In the conventional glue try control method, as described above with reference to FIG. Since the retry is performed based on the above, there is a problem in that the retry process takes a long time. The problem will be specifically explained below using an example in which the input/output device is a disk device.

一般に、ディスク装置のファイルは、第4図に図示され
ている如く、インデックス・マーク16およびアドレス
・マーク17Lこよって区分されている複数のセクタ(
第4図図示例におい−ζは64セクタ)、当該複数のセ
クタによって構成されている複数のトラック(第4図図
示例においては10トラツク)、当該複数のトランクに
よってまたがって構成されている複数のシリンダ(第4
図図示例においては67シリンダ)から構成されている
。そして、ディスク装置に対するアクセスはセクタ単位
で行われる。従って1例えば成るシリンダにおける成る
トラックのセクタ0からアクセスが開始され、セクタ2
まではアクセス処理が正常に行われたが、セクタ3の途
中でエラーが発生したような場合を想定すると、エラー
発生に伴うリトライ処理は、処理時間の効率化を図る上
で、上記セクタ3から開始することが望ましい。しかし
Generally, a file on a disk device is divided into a plurality of sectors (as shown in FIG. 4) by index marks 16 and address marks 17L.
In the example shown in FIG. 4, ζ is 64 sectors), a plurality of tracks (10 tracks in the example shown in FIG. 4) constituted by the plurality of sectors, and a plurality of tracks constituted by the plurality of trunks. Cylinder (4th
In the illustrated example, it is composed of 67 cylinders). Access to the disk device is performed sector by sector. Therefore, access starts from sector 0 of a track in a cylinder, for example, and sector 2
Assuming a case where the access processing was performed normally until then, but an error occurred in the middle of sector 3, the retry processing due to the occurrence of the error will be performed from the sector 3 mentioned above in order to improve the efficiency of processing time. It is desirable to start. but.

従来方式においては、上記セクタOからリトライ処理が
開始されるために、処理時間が冗長となる欠点があった
In the conventional method, since retry processing is started from sector O, there is a drawback that processing time becomes redundant.

(問題点を解決するための手段) 本発明は、上記の如き問題点を解決するものであり、第
1図に本発明におけるソフト・ウェアの原理フロー・チ
ャートを示す。
(Means for Solving the Problems) The present invention solves the above-mentioned problems, and FIG. 1 shows a flow chart of the principle of the software in the present invention.

本発明は、エラー発生時に行われるリトライを効率良く
行うためのファーム・ウエアをそなえている。即ち、、
第1図に図示されている如く、エラー発生が検出されて
リトライを行うように判断されると、センス・ステータ
ス・コマンド(SNSコマンド)が発行される。当該S
NSコマンドが発行されると、上記ファーム・ウエアは
、第2図図示実施例に関連して後述するメモリ7に記憶
されている起動時からエラー発生時までの制御情報にも
とづいて、リトライ制御情報を算出してFAR,MAR
,WCRに設定する。そして、当該FAR,MAR,W
CRに設定された上記リトライ制御情報にもとづいてリ
トライが実行される。
The present invention includes firmware for efficiently retrying when an error occurs. That is,...
As shown in FIG. 1, when an error occurrence is detected and a retry is determined, a sense status command (SNS command) is issued. The relevant S
When the NS command is issued, the firmware generates retry control information based on control information from the time of startup to the time of error occurrence, which is stored in the memory 7, which will be described later in connection with the embodiment shown in FIG. Calculate FAR, MAR
, WCR. Then, the FAR, MAR, W
A retry is executed based on the retry control information set in the CR.

(作用) 従来のりトライ制御方式は、直前に行われた入出力装置
に対するアクセスの起動時から行われるのに対して2本
発明は、ファーム・ウエアにより算出された上記リトラ
イ制御情報にもとづいて実質上エラー発生時からりトラ
イが行われるため。
(Function) In the conventional retry control method, the retry control method is performed from the start of the last access to the input/output device, whereas in the present invention, the retry control method is performed based on the retry control information calculated by the firmware. This is because a new attempt is made when the above error occurs.

リトライ処理時間が短縮されて効率の良いリトライを実
行することが可能となる。
Retry processing time is shortened and retry can be performed efficiently.

(実施例) 第2図は本発明の一実施例構成図を示している。(Example) FIG. 2 shows a configuration diagram of an embodiment of the present invention.

図中の符号1は入出力制御装置(IOc)、2は中央制
御装置(CC)、3は入出力装置であり。
In the figure, numeral 1 is an input/output control device (IOc), 2 is a central control device (CC), and 3 is an input/output device.

第2図図示例においてはディスク装置(DKU)の場合
が示されている。
In the illustrated example in FIG. 2, a disk unit (DKU) is shown.

上記入出力制御装置(rOc)lにおいて、符号4は制
御レジスタであり、入出力制御装置(IOC)1の状態
情報が格納されるデバイス・ステータス・レジスタ(D
SR)4−1.入出力装置(第2図図示例においてはD
KU)のアクセス・アドレスが格納されるファイル・ア
ドレス・レジスタ(FAR)4−2.上記入出力制御装
置(IOC)1に対する起動・停止の制御情報および動
作内容の指示情報が格納されるコマンド・レジスタ(C
MR)4−3.図示省略した主記憶装置における情報転
送の対象アドレスが格納されるメモリ・アドレス・レジ
スタ(MAR)4−4.および転送ワード数情報が格納
されるワード・カウント・レジスタ(WCR)4−5に
より構成されている。
In the input/output control device (rOc) 1, reference numeral 4 is a control register, and the device status register (D
SR) 4-1. Input/output device (D in the example shown in Figure 2)
A file address register (FAR) 4-2 in which access addresses of KU) are stored. A command register (C
MR) 4-3. Memory address register (MAR) 4-4, which stores the target address for information transfer in the main memory (not shown). and a word count register (WCR) 4-5 in which transfer word number information is stored.

また、5はマイクロ・プロセッサ(μP)、6はROM
、7はRAM、8はIO制御回路(10CTL)であっ
て10(図示DKU3)の制御を行うもの、9はプログ
ラム・モード制御回路(PMCTL)であってプログラ
ム・モードの転送制御を行うもの、10はIOアドレス
照合回路(■〇八へ)であって10アドレスの照合を行
うもの。
Also, 5 is a microprocessor (μP), 6 is a ROM
, 7 is a RAM, 8 is an IO control circuit (10CTL) that controls 10 (DKU 3 shown), 9 is a program mode control circuit (PMCTL) that controls program mode transfer, 10 is an IO address verification circuit (to ■〇8), which performs verification of 10 addresses.

11は割込制御回路([NTCTL)であって割込動作
の制御を行うもの、12は切換回路(SEl、)、13
ばファースト・イン・ファースト・アウト・レジスタ(
FIFO)、14はI DMAモード制御回路であって
lDMAモードの転送制御を行うもの、15はDMAモ
ード制御回路であってDMAモードの転送制御を行うも
のを表す。以下、第1図に関連して前述した本発明のり
トライ制御方式を、第2図を参照しつつ10(DKLJ
)3に対してデータ転送を行うコマンドを例にとって説
明する。
11 is an interrupt control circuit ([NTCTL) that controls interrupt operations; 12 is a switching circuit (SEL); 13
First-in first-out register (
14 is an IDMA mode control circuit that controls transfer in IDMA mode, and 15 is a DMA mode control circuit that controls transfer in DMA mode. Hereinafter, the glue try control method of the present invention described above with reference to FIG.
) 3 will be explained using an example of a command to transfer data.

前述した第1図図示ソフト・ウェアにもとづいて、中央
制御装置(CC)2によりファイル・アドレス・レジス
タ(FAR)4−2.メモリ・アドレス・レジスタ(M
AR)4−4.およびワード・カウント・レジスタ(W
CR)4−5に起動時の制御情報(以下、初期情報と略
称する)が設定され、更にコマンド・レジスタ(CMR
)4−3にコマンドが設定されることによってマイクロ
・プロセッサ(μP)5に割込みがかかり、 ROMG
上のファーム・ウエアにもとづいて次のような処理が開
始される。
Based on the software shown in FIG. 1 described above, the central controller (CC) 2 controls the file address registers (FAR) 4-2. Memory address register (M
AR) 4-4. and word count register (W
Control information at startup (hereinafter referred to as initial information) is set in the command register (CMR) 4-5, and the command register (CMR
) 4-3 causes an interrupt to the microprocessor (μP) 5, and the ROMG
The following processing is started based on the above firmware.

上記ファーム・ウエアにより上記初期情報はRAM7に
記憶されると共に、中央制御装置(CC)2と10 (
DKU)3との間のデータ転送が切換回路(SEL)1
2.PIFO13,およびIO制?11回路(IOcT
I−)8を介して行われる。
The initial information is stored in the RAM 7 by the firmware, and the central control unit (CC) 2 and 10 (
Data transfer between DKU) 3 and switching circuit (SEL) 1
2. PIFO13 and IO system? 11 circuits (IOcT
I-) via 8.

そして、上記ワード・カウント・レジスタ(WCR)4
−5の内容が“0”となって上記コマンドが正常に終了
するか、或いはエラーが発生して上記コマンドが異常終
了した場合、10制御回路(rOcTL)8は当該正常
終了もしくは異常終了を検出して上記マイクロ・プロセ
ッサ(μP)  5に割込みをかけ、マイクロ・プロセ
ッサ(μP)5は中央制御装置(CC)2に割込みをか
ける。
And the word count register (WCR) 4
If the content of −5 becomes “0” and the above command ends normally, or if an error occurs and the above command ends abnormally, the 10 control circuit (rOcTL) 8 detects the normal end or abnormal end. and interrupts the microprocessor (μP) 5, which in turn interrupts the central controller (CC) 2.

該割込みによって、ソフト・ウェアはコマンドの終了が
正常であるか、エラー発生による異常終了であるかを上
記デバイス・ステータス・レジスタ(DSR)4−1の
内容を読出すことによって判定する。そして、異常終了
と判断された場合1次にリトライを行うか否かを判定す
る。リトライを行うように判断された場合、前述したS
NSコマンドを発行する。該SNSコマンドが発行され
ると、上記ファーム・ウエアは、RAM7に記憶されて
いる起動時からエラー発生時までの制御情報を演算加工
してリトライ制御情報を算出し、上記中央制御装置(C
C)2に割込みをかける。当該割込みがかかると、中央
制御装置(CC)2は上記リトライ制御情報を設定し、
当該リトライ制御情報にもとづくリトライを実行する。
In response to the interrupt, the software determines whether the command has ended normally or abnormally due to the occurrence of an error by reading the contents of the device status register (DSR) 4-1. If it is determined that the process has ended abnormally, it is determined whether or not to perform a primary retry. If it is determined to retry, the S
Issue the NS command. When the SNS command is issued, the firmware calculates retry control information by processing the control information stored in the RAM 7 from the time of startup to the time of error occurrence, and sends the information to the central controller (C
C) Interrupt 2. When the interrupt occurs, the central controller (CC) 2 sets the retry control information,
A retry is executed based on the retry control information.

以上、第2図図示実施例に関連して即ぢ入出力装置がデ
ィスク装置である場合のりトライ制御方式について説明
したが、他の入出力装置(例えば。
The above has described the connection try control method when the instant input/output device is a disk device in connection with the embodiment shown in FIG.

磁気テープ装置、タイプライタ等)の場合も同様である
ことは言うまでもない。
Needless to say, the same applies to magnetic tape devices, typewriters, etc.).

(発明の効果) 以上説明した如く1本発明によれば1従来方式のソフト
・ウェアにSNSコマンドを発行する処理を追加するだ
けで2 ファーム・ウエアによりリトライ制御情報を算
出し、該リトライ制御情報にもとづいてリトライが行わ
れるため、リトライの処理時間の短縮が可能となると共
に、ソフト・ウェアの汎用性を損なうことがない。従っ
て、無駄な処理を省いた高速かつ効率的なり[・ライが
可能となる。
(Effects of the Invention) As explained above, according to the present invention, 1) simply by adding processing for issuing an SNS command to conventional software, 2) retry control information is calculated by firmware, and the retry control information is Since the retry is performed based on the above, the retry processing time can be shortened and the versatility of the software is not impaired. Therefore, it is possible to perform high-speed and efficient processing without unnecessary processing.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明におけるソフト・ウェアの原理フロー・
チャート、第2図は本発明の一実施例構成図、第3図は
従来方式におけるソフト・ウェアのフロー・チャート、
第4図はディスク・ユニットのファイル・アドレス構成
例を示す。 図中、1は入出力制御装置、2は中央制御装置。 3は入出力装置(ディスク装置)、4は制御レジスタ、
4−1はデバイス・ステータス・レジスタ。 4−2はファイル・アドレス・レジスタ、4−3はコマ
ンド・レジスタ、4−4はメモリ・アドレス・レジスタ
、4−5はワード・カウント・レジスタ、6はROM、
7はRAM、8は10制御回路、9はプログラム・モー
ド制御回路、10は■0アドレス照合回路、11は割込
制御回路、12は切換回路、13はファースト・イン・
ファースト・アウト・レジスタ、14はI DMAモー
ド制御回路、15はDMAモード制御回路を表す。
Figure 1 shows the principle flow of the software in the present invention.
2 is a configuration diagram of an embodiment of the present invention, and FIG. 3 is a flow chart of software in a conventional system.
FIG. 4 shows an example of the file address structure of a disk unit. In the figure, 1 is an input/output control device, and 2 is a central control device. 3 is an input/output device (disk device), 4 is a control register,
4-1 is a device status register. 4-2 is a file address register, 4-3 is a command register, 4-4 is a memory address register, 4-5 is a word count register, 6 is a ROM,
7 is a RAM, 8 is a 10 control circuit, 9 is a program mode control circuit, 10 is a ■0 address verification circuit, 11 is an interrupt control circuit, 12 is a switching circuit, 13 is a first-in.
14 represents a first out register, 14 represents an I DMA mode control circuit, and 15 represents a DMA mode control circuit.

Claims (1)

【特許請求の範囲】  入出力装置(3)を制御するための制御情報群が格納
される制御レジスタ(4)を少なくともそなえ、該制御
レジスタ(4)の内容にもとづいて上記入出力装置(3
)の制御を行う入出力制御装置(1)において、 上記制御処理に先立ち該制御処理の進行に対応して更新
される上記制御情報群を記憶するメモリ(7)と、 上記制御処理の異常終了時に、上記制御処理開始時から
異常発生までの上記制御情報群を上記メモリ(7)から
読出してリトライ制御情報を算出するファーム・ウエア
とをそなえ、 上記リトライ制御情報にもとづいてリトライを行うよう
にする ことを特徴とする入出力制御装置におけるリトライ制御
方式。
[Scope of Claims] At least a control register (4) is provided in which a group of control information for controlling the input/output device (3) is stored, and the input/output device (3) is controlled based on the contents of the control register (4).
), an input/output control device (1) for controlling the control process, comprising: a memory (7) for storing the control information group that is updated in accordance with the progress of the control process prior to the control process; and an abnormal termination of the control process. At times, firmware is provided to read out the control information group from the start of the control process to the occurrence of an abnormality from the memory (7) and calculate retry control information, and perform a retry based on the retry control information. A retry control method for an input/output control device characterized by:
JP60273865A 1985-12-05 1985-12-05 Retry control system in input/output control device Pending JPS62133548A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60273865A JPS62133548A (en) 1985-12-05 1985-12-05 Retry control system in input/output control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60273865A JPS62133548A (en) 1985-12-05 1985-12-05 Retry control system in input/output control device

Publications (1)

Publication Number Publication Date
JPS62133548A true JPS62133548A (en) 1987-06-16

Family

ID=17533632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60273865A Pending JPS62133548A (en) 1985-12-05 1985-12-05 Retry control system in input/output control device

Country Status (1)

Country Link
JP (1) JPS62133548A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0376049A (en) * 1989-08-18 1991-04-02 Nec Corp Magnetic disk controller
JP2011018187A (en) * 2009-07-09 2011-01-27 Fujitsu Ltd Test method, test program, test device and test system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5727326A (en) * 1980-07-28 1982-02-13 Fujitsu Ltd Control device for data transfer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5727326A (en) * 1980-07-28 1982-02-13 Fujitsu Ltd Control device for data transfer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0376049A (en) * 1989-08-18 1991-04-02 Nec Corp Magnetic disk controller
JP2011018187A (en) * 2009-07-09 2011-01-27 Fujitsu Ltd Test method, test program, test device and test system

Similar Documents

Publication Publication Date Title
JPH05224833A (en) Data guaranteeing method of external storage device
JPS62133548A (en) Retry control system in input/output control device
US5581458A (en) Bufered intelligent digital tape controller with onboard ECC and featuring global control variables
JPS58125128A (en) Computer system
JPS6095663A (en) Automatic switching device of dual type magnetic disk device
JPH11212729A (en) Duplex disk device
JPS61127026A (en) Optical disk controller
JPH02148127A (en) Magnetic disk controller
JPH034315A (en) Disk formatting system
JPS58211257A (en) Write controlling system of magnetic disk device
JPS58171724A (en) Copy controller of magnetic disc tape
JP2002222063A (en) Disk array device and its data restoring method
JPH03226821A (en) Disk operation control system
JPH0635621A (en) Dual disk storage device having dual restoring function
JPS60222943A (en) Disk cache control system
JP2600861B2 (en) I / O system area error handling method
JP2953874B2 (en) Magnetic tape device control method for input / output channel device
JPH04124718A (en) Disk controller
JPS6198436A (en) Input/output control system
JPH03260824A (en) Disk cache control system
JPS59172186A (en) Cache memory control system
JPS5941072A (en) Device for retrying error
JPS61127025A (en) Optical disk controller
JPH08263378A (en) Disk cache controller
JPH05233159A (en) Duplex auxiliary storage system