JPS6213212Y2 - - Google Patents

Info

Publication number
JPS6213212Y2
JPS6213212Y2 JP9727380U JP9727380U JPS6213212Y2 JP S6213212 Y2 JPS6213212 Y2 JP S6213212Y2 JP 9727380 U JP9727380 U JP 9727380U JP 9727380 U JP9727380 U JP 9727380U JP S6213212 Y2 JPS6213212 Y2 JP S6213212Y2
Authority
JP
Japan
Prior art keywords
voltage
circuit
constant voltage
constant
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9727380U
Other languages
Japanese (ja)
Other versions
JPS5719521U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9727380U priority Critical patent/JPS6213212Y2/ja
Publication of JPS5719521U publication Critical patent/JPS5719521U/ja
Application granted granted Critical
Publication of JPS6213212Y2 publication Critical patent/JPS6213212Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、テープレコーダのバイアス切換回路
の改良に係り、特に録音ヘツドに安定なバイアス
電流を供給することが出来るバイアス切換回路を
提供せんとするものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement of a bias switching circuit for a tape recorder, and particularly to providing a bias switching circuit that can supply a stable bias current to a recording head.

現在カセツトテープとしては、ノーマルテー
プ、クロムテープ、メタルテープ等、素材の異る
数種類のテープが市販されている。これらのテー
プは、磁性体の特性が異る為、各テープに応じた
バイアスを供給しないと、直線性を始めとして、
歪特性、高域周波数特性、MOL(最大録音レベ
ル)等の悪化を招き好ましくない。その為、従来
から、テープに応じたバイアスを供給する為の
様々な回路が提案されている。
Currently, there are several types of cassette tapes available on the market, including normal tape, chrome tape, metal tape, etc. These tapes have different magnetic properties, so unless a bias is applied to each tape, linearity and other problems will occur.
This is undesirable as it leads to deterioration of distortion characteristics, high frequency characteristics, MOL (maximum recording level), etc. For this reason, various circuits have been proposed to supply bias according to the tape.

本考案は、上述の点に鑑み成されたもので、以
下本考案の実施例に基き、図面を参照しながら説
明する。図は本考案の一実施例を示すもので、1
は電源に接続される入力端子、は、定電流回路
3、該定電流回路3に流れる定電流に応じて所定
値の基準電圧を発生する基準電圧発生回路4、制
御トランジスタ5、及び前記基準電圧発生回路4
に接続される入力端子と、出力電圧となる前記制
御トランジスタ5のエミツタ電圧を分圧する第1
及び第2分圧抵抗6及び7の接続中点に接続され
る入力端子と、前記制御トランジスタ5のベース
に接続される出力端子とを有する誤差電圧検出回
路8から成る定電圧回路、9は該定電圧回路
ら発生する定電圧に応じた振幅の交流バイアスを
発生する発振回路、10は左チヤンネル(Lch)
用の録音ヘツド、11は右チヤンネル(Rch)用
の録音ヘツド、12は両チヤンネル用の消去ヘツ
ド、13及び14は前記定電圧回路4の定電流路
に挿入された第1及び第2ツエナーダイオード、
15は第1ツエナーダイオード13のカソードと
アース間にコレクタ・エミツタ路が挿入された第
1スイツチングトランジスタ、16は第1ツエナ
ーダイオード13のアノードとアース間にコレク
タ・エミツタ路が挿入された第2スイツチングト
ランジスタ、17は第2ツエナーダイオード14
のアノードとアース間にコレクタ・エミツタ路が
挿入された第3スイツチングトランジスタ、18
は固定接点がそれぞれ第1,第2、及び第3スイ
ツチングトランジスタ15,16及び17のベー
スにそれぞれ接続され、可動接点が前記入力端子
1に接続された切換スイツチである。
The present invention has been developed in view of the above points, and will be described below based on embodiments of the present invention with reference to the drawings. The figure shows one embodiment of the present invention.
2 is an input terminal connected to a power supply; 2 is a constant current circuit 3; a reference voltage generating circuit 4 that generates a reference voltage of a predetermined value according to the constant current flowing through the constant current circuit 3; a control transistor 5; Voltage generation circuit 4
and a first terminal that divides the emitter voltage of the control transistor 5, which becomes the output voltage.
9 is a constant voltage circuit consisting of an error voltage detection circuit 8 having an input terminal connected to the connection midpoint of the second voltage dividing resistors 6 and 7, and an output terminal connected to the base of the control transistor 5; An oscillation circuit that generates an AC bias with an amplitude corresponding to the constant voltage generated from the constant voltage circuit 2 , 10 is the left channel (Lch)
11 is a recording head for the right channel (Rch), 12 is an erase head for both channels, and 13 and 14 are first and second Zener diodes inserted in the constant current path of the constant voltage circuit 4. ,
15 is a first switching transistor in which a collector-emitter path is inserted between the cathode of the first Zener diode 13 and ground, and 16 is a second switching transistor in which a collector-emitter path is inserted between the anode of the first Zener diode 13 and ground. A switching transistor, 17 is a second Zener diode 14
a third switching transistor with a collector-emitter path inserted between the anode and ground of the transistor, 18;
is a changeover switch whose fixed contacts are connected to the bases of the first, second, and third switching transistors 15, 16, and 17, respectively, and whose movable contacts are connected to the input terminal 1.

いま、切換スイツチ18の可動接点が第1図図
示の如く、第1の固定接点18aに接続されてい
るとすれば、第1スイツチングトランジスタ15
が導通状態を呈し、基準電圧発生回路4の下端が
前記第1スイツチングトランジスタ15のコレク
タ・エミツタ路を介して接地されるので、誤差電
圧検出回路8の第1入力端子には、前記基準電圧
発生回路4自体から発生される基準電圧(例えば
5V)が印加され、制御トランジスタ5のエミツ
タに前記基準電圧発生回路4からの基準電圧に応
じた第1レベルの出力電圧(約5V)が発生す
る。そして該出力電圧が発振回路9に印加される
ことにより、該発振回路9から所定レベルの発振
出力が発生し、Lch,Rch用の録音ヘツド及び消
去ヘツド10,11及び12にそれぞれ第1の所
定のバイアス電流及び消去電流が供給される。
Now, if the movable contact of the changeover switch 18 is connected to the first fixed contact 18a as shown in FIG.
is in a conductive state, and the lower end of the reference voltage generating circuit 4 is grounded via the collector-emitter path of the first switching transistor 15. A reference voltage generated from the generation circuit 4 itself (for example,
5V) is applied, and a first level output voltage (approximately 5V) corresponding to the reference voltage from the reference voltage generation circuit 4 is generated at the emitter of the control transistor 5. Then, by applying the output voltage to the oscillation circuit 9, an oscillation output of a predetermined level is generated from the oscillation circuit 9, and a first predetermined output is applied to the recording head and erasing head 10, 11, and 12 for Lch and Rch, respectively. bias current and erase current are supplied.

次に切換スイツチ18の可動接点が第2固定接
点18bに接続されたとすれば、第2スイツチン
グトランジスタ16が導通状態を呈し、基準電圧
発生回路4の下端が第1ツエナーダイオード13
及び第2スイツチングトランジスタ16のコレク
タ・エミツタ路を介して接地されるので、誤差電
圧検出回路8の第1入力端子には、前記基準電圧
発生回路4自体から発生される電圧(例えば
5V)に、前記第1ツエナーダイオード13の降
下電圧(例えば2V)が加わつた電圧(7V)が基
準電圧として印加され、制御トランジスタ5のエ
ミツタに第2レベルの出力電圧(約7V)が発生
する。従つて発振回路9から前記第2レベルの出
力電圧に応じたレベルの発振出力が発生し、
Lch,Rch用の録音ヘツド及び消去ヘツド10,
11及び12にそれぞれ第2の所定のバイアス電
流及び消去電流が供給される。
Next, if the movable contact of the changeover switch 18 is connected to the second fixed contact 18b, the second switching transistor 16 becomes conductive, and the lower end of the reference voltage generation circuit 4 connects to the first Zener diode 13.
and is grounded via the collector-emitter path of the second switching transistor 16. Therefore, the first input terminal of the error voltage detection circuit 8 is connected to the voltage generated from the reference voltage generation circuit 4 itself (for example,
5V) plus the voltage drop (for example, 2V) of the first Zener diode 13 (7V) is applied as a reference voltage, and a second level output voltage (about 7V) is generated at the emitter of the control transistor 5. . Therefore, an oscillation output is generated from the oscillation circuit 9 at a level corresponding to the second level output voltage,
Recording head and erasing head 10 for Lch and Rch,
A second predetermined bias current and an erase current are supplied to 11 and 12, respectively.

切換スイツチ18の可動接点が第3固定接点1
8cに接続された場合も同様に考えられる。その
状態においては、第3スイツチングトランジスタ
17が導通状態を呈し、基準電圧発生回路4自体
から発生される電圧に、前記第1及び第2ツエナ
ーダイオード13及び14の降下電圧が加わつた
電圧(9V)が基準電圧として誤差電圧検出回路
8の第1入力端子に印加され、制御トランジスタ
5のエミツタに第3レベルの出力電圧(約9V)
が発生する。従つて、発振回路9から前記第3レ
ベルの出力電圧に応じたレベルの発振出力が発生
し、Lch,Rch用の録音ヘツド及び消去ヘツド1
0,11及び12に所定のバイアス電流及び消去
電流が供給される。
The movable contact of the changeover switch 18 is the third fixed contact 1
The same can be said for the case where it is connected to 8c. In this state, the third switching transistor 17 is conductive, and the voltage generated by the reference voltage generating circuit 4 itself plus the voltage drop of the first and second Zener diodes 13 and 14 (9V ) is applied as a reference voltage to the first input terminal of the error voltage detection circuit 8, and a third level output voltage (approximately 9V) is applied to the emitter of the control transistor 5.
occurs. Therefore, an oscillation output is generated from the oscillation circuit 9 at a level corresponding to the output voltage at the third level, and the recording head and erasing head 1 for Lch and Rch are generated.
0, 11 and 12 are supplied with predetermined bias current and erase current.

前記切換スイツチ18は、ノーマルテープ、ク
ロムテープ、メタルテープ等の録音テープの種類
に応じて切換えればよく、そうすることにより、
ヘツドに適切なバイアスが供給され、録音テープ
の特性を最大限に生かすことが出来る。
The changeover switch 18 may be switched depending on the type of recording tape such as normal tape, chrome tape, metal tape, etc., and by doing so,
Appropriate bias is supplied to the head, making it possible to make the most of the characteristics of the recording tape.

以上述べた如く、本考案に依れば、選択的にツ
エナーダイオードを使用して定電圧回路の基準電
圧を切換えることにより該定電圧回路から複数の
定電圧を発生する様にしており、前記定電圧回路
自体の定電圧特性が損われないので、発振回路に
所定レベルの定電圧を供給することが出来、録音
テープの種類に応じて安定したバイアス電流を録
音ヘツドに供給することが出来る。
As described above, according to the present invention, a plurality of constant voltages are generated from the constant voltage circuit by selectively using Zener diodes to switch the reference voltage of the constant voltage circuit. Since the constant voltage characteristics of the voltage circuit itself are not impaired, a constant voltage of a predetermined level can be supplied to the oscillation circuit, and a stable bias current can be supplied to the recording head depending on the type of recording tape.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本考案に係るテープレコーダのバイアス切
換回路の一実施例を示す回路図である。 主な図番の説明…定電圧回路、9…発振回
路、13,14…ツエナーダイオード、15,1
6,17…スイツチングトランジスタ、18…切
換スイツチ。
The figure is a circuit diagram showing an embodiment of a bias switching circuit for a tape recorder according to the present invention. Explanation of main drawing numbers 2 ... Constant voltage circuit, 9... Oscillator circuit, 13, 14... Zener diode, 15, 1
6, 17... Switching transistor, 18... Changeover switch.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 使用テープの材質に応じてヘツドのバイアスを
切り換える様に成したテープレコーダにおいて、
録音ヘツドと、供給される電圧に応じたバイアス
電流を前記録音ヘツドに供給する発振回路と、基
準電圧と出力電圧とを比較し、その差を検出して
定電圧を得ると共に前記発振回路に定電圧を供給
する定電圧回路と、該定電圧回路の基準電圧を切
換えるべく接続された複数のツエナーダイオード
とスイツチング素子とから成る電圧切換回路と、
該電圧切換回路に動作電圧を供給する電源とから
成り、前記電圧切換回路を制御することにより選
択的にツエナーダイオードを使用して前記定電圧
回路の基準電圧を切換え、該定電圧回路から複数
の定電圧を発生する様に成したことを特徴とする
テープレコーダのバイアス切換回路。
In a tape recorder configured to switch the head bias depending on the material of the tape used,
The recording head, an oscillation circuit that supplies the recording head with a bias current according to the supplied voltage, compares the reference voltage and the output voltage, detects the difference, obtains a constant voltage, and sends a constant voltage to the oscillation circuit. a voltage switching circuit comprising a constant voltage circuit that supplies voltage, and a plurality of Zener diodes and switching elements connected to switch a reference voltage of the constant voltage circuit;
and a power source that supplies an operating voltage to the voltage switching circuit, and by controlling the voltage switching circuit, selectively switches the reference voltage of the constant voltage circuit using a Zener diode, and outputs a plurality of voltages from the constant voltage circuit. A tape recorder bias switching circuit characterized in that it is configured to generate a constant voltage.
JP9727380U 1980-07-09 1980-07-09 Expired JPS6213212Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9727380U JPS6213212Y2 (en) 1980-07-09 1980-07-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9727380U JPS6213212Y2 (en) 1980-07-09 1980-07-09

Publications (2)

Publication Number Publication Date
JPS5719521U JPS5719521U (en) 1982-02-01
JPS6213212Y2 true JPS6213212Y2 (en) 1987-04-06

Family

ID=29459064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9727380U Expired JPS6213212Y2 (en) 1980-07-09 1980-07-09

Country Status (1)

Country Link
JP (1) JPS6213212Y2 (en)

Also Published As

Publication number Publication date
JPS5719521U (en) 1982-02-01

Similar Documents

Publication Publication Date Title
JPH0324813A (en) Differential relaxation oscillator
US4258282A (en) Device for the generation of a control voltage across a piezo-electric positioning element
US5420530A (en) Voltage comparator with hysteresis
JPS6131521B2 (en)
US5285143A (en) Measurement of load current in a multi-phase power amplifier
JPS6213212Y2 (en)
US4929883A (en) Circuit for sensing the transistor current waveform
EP0115212B1 (en) Signal processing circuits
JPH0139578B2 (en)
JPS6215849Y2 (en)
JPS6231403B2 (en)
JPH079488Y2 (en) Head switching device
US6411455B1 (en) Head amplifier circuit
JPH0319049Y2 (en)
JPH0319048Y2 (en)
JPH0743807Y2 (en) Tape player
KR790001801B1 (en) Change-over circuit
JPH0570202B2 (en)
JPH0430642Y2 (en)
JPS622728B2 (en)
JP3074963B2 (en) Signal switching circuit
JPH0319047Y2 (en)
JPS6131372Y2 (en)
JP2615663B2 (en) Bias oscillation circuit
JPH0629764Y2 (en) High frequency compensation circuit