JPH0430642Y2 - - Google Patents

Info

Publication number
JPH0430642Y2
JPH0430642Y2 JP15536782U JP15536782U JPH0430642Y2 JP H0430642 Y2 JPH0430642 Y2 JP H0430642Y2 JP 15536782 U JP15536782 U JP 15536782U JP 15536782 U JP15536782 U JP 15536782U JP H0430642 Y2 JPH0430642 Y2 JP H0430642Y2
Authority
JP
Japan
Prior art keywords
erase
transistor
terminal
current
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15536782U
Other languages
Japanese (ja)
Other versions
JPS5960709U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP15536782U priority Critical patent/JPS5960709U/en
Publication of JPS5960709U publication Critical patent/JPS5960709U/en
Application granted granted Critical
Publication of JPH0430642Y2 publication Critical patent/JPH0430642Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Magnetic Recording (AREA)
  • Dc-Dc Converters (AREA)

Description

【考案の詳細な説明】 考案の対象 本考案は、テープレコーダの消去回路に係り、
特にAC消去とDC消去が行なえる消去回路に関す
る。
[Detailed description of the invention] Target of the invention The invention relates to an erasing circuit for a tape recorder.
In particular, it relates to an erasing circuit that can perform AC erasing and DC erasing.

考案の目的 本考案の目的は、テープレコーダのモード切換
えで、録音時にはAC発振回路による消去(AC消
去)を、巻戻し等の高速テープ走行時にはDC回
路による消去(DC消去)を、それぞれ同一の消
去ヘツドで行なう消去回路において、このAC消
去とDC消去との切換えを簡単に構成し得るテー
プレコーダの消去回路を提供することにある。
Purpose of the invention The purpose of the invention is to switch the mode of a tape recorder so that erasing using an AC oscillation circuit (AC erasing) is performed during recording, and erasing using a DC circuit (DC erasing) when running the tape at high speeds such as rewinding. It is an object of the present invention to provide an erasing circuit for a tape recorder that can easily switch between AC erasing and DC erasing in an erasing circuit performed in an erasing head.

従来技術とその問題点 従来より、会話やタイプ原稿となる人の声など
を録音する、いわゆる事務用のテープレコーダに
用いられる信号の消去方法には、その回路構成が
簡単な永久磁石を用いたものや、DC回路による
消去(DC消去)があるが、これらのものは、直
流電流による飽和磁化によるものであるため、消
去ノイズを伴い、使用者(タイピストなど)は比
較的S/Nの悪い状態で使用せざるをえなかつ
た。この様な消去ノイズを低減するために、今
日、家庭用のテープレコーダは一般にAC発振回
路による消去(AC消去)を行なつて、このこと
を解決していた。
Conventional technology and its problems Conventionally, permanent magnets with a simple circuit configuration have been used to erase signals used in so-called office tape recorders that record conversations and people's voices for typed manuscripts. There are erasers and erasers using DC circuits (DC erasers), but since these erasers are based on saturation magnetization caused by direct current, they are accompanied by eraser noise, and users (typists, etc.) have relatively poor S/N ratios. I had no choice but to use it due to the condition. In order to reduce such erasure noise, today's home tape recorders generally perform erasure using an AC oscillation circuit (AC erasure) to solve this problem.

一方、上記の事務用のテープレコーダにおいて
は、録音済のテープの上に再び録音及び停止、再
び録音といつた動作が繰り返されることが比較的
多いため、テープのある録音部分とその部分に連
続して次に録音される部分との境界で、完全に信
号の消去が行なわれなかつたり、消去開始時の信
号の消去が不完全であるために、消去されない部
分やそれが不十分である部分ができてしまう問題
点があつた。
On the other hand, with the above-mentioned office tape recorder, the operation of recording again, stopping, and recording again is relatively often repeated on the already recorded tape, so there is a continuous recording between one recorded part of the tape and that part. If the signal is not completely erased at the boundary with the next recorded part, or if the signal is not completely erased at the beginning of erasing, parts that are not erased or are not erased enough. There was a problem with this.

そのために、事務用のテープレコーダにおい
て、録音済のテープを再び使用する場合は、テー
プの巻戻し等の高速テープ走行動作モードを利用
し、このモードにおいても信号の消去が必要に応
じて行なえるようにして、録音されている信号を
予め短時間に消去し得るようにし、録音時には、
これを更に消去しながら録音するようにしている
ものもある。しかしながら、このような高速消去
を上記したようなAC消去で行なう場合には、テ
ープ走行速度が通常の録音時のテープ走行速度に
比較して、10〜20倍に達するので、消去交番磁界
のゼロ収束がないため、消去不良が発生する。こ
のため、高速消去の場合にはDC消去を行なつて、
このことを解決することが考えられている。
For this reason, when using an already recorded tape in an office tape recorder, a high-speed tape running operation mode such as tape rewinding is used, and signals can be erased as necessary even in this mode. In this way, the recorded signal can be erased in advance in a short time, and when recording,
In some cases, this data is further erased while recording. However, when such high-speed erasing is performed by AC erasing as described above, the tape running speed is 10 to 20 times faster than the tape running speed during normal recording, so the zero of the erasing alternating magnetic field is Erase failure occurs due to lack of convergence. Therefore, in the case of high-speed erasing, DC erasing is performed,
A solution to this problem is being considered.

以上のようなAC消去及びDC消去は、これをそ
れぞれ同一の消去ヘツドで行なう消去回路を構成
するのが有利であるが、このようにするために
は、AC消去発振回路とDC消去回路とを独立に設
け、機械式の切換えスイツチなどで消去ヘツドに
供給されるAC消去電流とDC消去電流とを、消去
電流が供給される消去ヘツドの直前で、切換える
必要がある。
It is advantageous to configure an erase circuit that performs the AC erase and DC erase as described above using the same erase head, but in order to do this, it is necessary to configure an AC erase oscillator circuit and a DC erase circuit. It is necessary to separately provide an AC erase current and a DC erase current supplied to the erase head using a mechanical changeover switch or the like to switch between the AC erase current and the DC erase current immediately before the erase head to which the erase current is supplied.

第2図は上記した機械式の切換えスイツチを用
いた回路例である。
FIG. 2 is an example of a circuit using the above-mentioned mechanical changeover switch.

同図において、AC消去制御端子11は抵抗
R11を介してスイツチングトランジスタTr11のベ
ースに接続される。トランジスタTr11のコレク
タは電源+Bに接続され、トランジスタTr11
エミツタは抵抗R13を介してトランスT1の1次側
のコイル(発振用コイル)L11の中間端子P1に接
続され、トランスT1の1次側のコイルL11の一方
の端子は正帰還抵抗R14を介して発振トランジス
タTr13のベースに接続され、1次側のコイルL11
の他方の端子はトランジスタTr13のコレクタに
接続され、この1次側のコイルL11の両方の端子
は発振同調コンデンサC11を介して互いに接続さ
れ、トランジスタTr13のエミツタは接地される。
In the same figure, the AC erase control terminal 11 is a resistor.
Connected to the base of switching transistor Tr11 via R11 . The collector of the transistor Tr 11 is connected to the power supply +B, and the emitter of the transistor Tr 11 is connected to the intermediate terminal P 1 of the primary coil (oscillation coil) L 11 of the transformer T 1 via the resistor R 13. One terminal of the primary coil L 11 of T 1 is connected to the base of the oscillation transistor Tr 13 via a positive feedback resistor R 14 , and the primary coil L 11
The other terminal of the transistor Tr 13 is connected to the collector of the transistor Tr 13, both terminals of the primary side coil L 11 are connected to each other via the oscillation tuning capacitor C 11 , and the emitter of the transistor Tr 13 is grounded.

14は機械式の切換えスイツチで、その一方の
切換端子aは消去電流調整用抵抗R15を介して電
源+Bに接続され、他方の切換端子bはトランス
T1の2次側のコイルL12の一方の端子に接続され
る。また、トランスT1の2次側のコイルL12の他
方の端子は接地される。そして、切換えスイツチ
14の共通端子cは消去ヘツド13に接続され
る。
14 is a mechanical changeover switch, one of the changeover terminals a is connected to the power supply +B via the erase current adjustment resistor R15 , and the other changeover terminal b is connected to the transformer.
It is connected to one terminal of the coil L 12 on the secondary side of T 1 . Further, the other terminal of the coil L 12 on the secondary side of the transformer T 1 is grounded. A common terminal c of the changeover switch 14 is connected to the erase head 13.

上記第2図の構成回路において、AC消去の場
合、切換えスイツチ14の可動接片を切換端子b
側に切換えると共に、この状態でAC消去制御端
子11に直流制御信号が入力されると、それまで
カツトオフ状態にあるスイツチングトランジスタ
Tr11がオンされ、電源+Bから電流が供給され、
抵抗R13を介してトランスT1の1次側のコイル
L11の中間端子P1に電流が供給される。このトラ
ンスT1の1次側のコイルL11と発振トランジスタ
Tr13と発振同調コンデンサC11と正帰還抵抗R14
で構成されるAC発振回路は前記の電流が供給さ
れることにより動作し、切換えスイツチ14を介
して消去ヘツド13にAC消去電流を供給する。
また、同調コンデンサC11によつてAC消去電流の
発振周波数が調整される。
In the configuration circuit shown in FIG. 2 above, in the case of AC erasure, the movable contact of the changeover switch 14 is
When the DC control signal is input to the AC erase control terminal 11 in this state, the switching transistor, which had been in the cut-off state, is switched to the cut-off state.
Tr 11 is turned on, current is supplied from power supply +B,
The primary coil of the transformer T 1 through the resistor R 13
A current is supplied to the intermediate terminal P 1 of L 11 . The primary coil L11 of this transformer T1 and the oscillation transistor
The AC oscillation circuit consisting of Tr 13 , oscillation tuning capacitor C 11 , and positive feedback resistor R 14 operates when the above-mentioned current is supplied, and supplies AC erase current to erase head 13 via changeover switch 14. do.
Further, the oscillation frequency of the AC erase current is adjusted by the tuning capacitor C11 .

また、DC消去の場合、切換えスイツチ14の
可動接片を切換端子a側に切換えると、電源+B
から電流が供給され、抵抗R15によつて消去電流
が調整され、切換えスイツチ14を介して消去ヘ
ツド13に適切なDC消去電流を供給する。
In addition, in the case of DC erasure, when the movable contact of the changeover switch 14 is switched to the changeover terminal a side, the power +B
A resistor R 15 adjusts the erase current to supply the appropriate DC erase current to the erase head 13 via a changeover switch 14 .

ところが、上記したような第2図に示す回路の
場合、消去ヘツドの直前での機械式の切換えスイ
ツチ14による消去電流の切換えは、切換えがノ
イズの原因になつたり、あるいは、切換えスイツ
チの設定場所が制約を受けたりして回路構成がか
なり複雑になり、そのためコストがかかる等の
種々の問題点があつた。
However, in the case of the circuit shown in FIG. 2 as described above, switching the erase current by the mechanical changeover switch 14 immediately before the erase head may cause noise, or the setting location of the changeover switch may be incorrect. However, there were various problems, such as the circuit configuration being considerably complicated due to restrictions on the circuitry, which increased costs, and so on.

そこで、上記した問題点を解決するために第2
図に示す機械式の切換えスイツチの代わりに電子
式の切換えスイツチを用いた回路例が第3図であ
る。
Therefore, in order to solve the above problems, the second
FIG. 3 shows an example of a circuit using an electronic changeover switch instead of the mechanical changeover switch shown in the figure.

第3図において、21はAC消去制御端子、2
2はDC消去制御端子で、AC消去制御端子21は
抵抗R21を介して、スイツチングトランジスタ
Tr21のベースに接続される一方、抵抗R26を介し
て、スイツチングトランジスタTr24のベースに
接続される。トランジスタTr21のコレクタは電
源+Bに接続され、トランジスタTr21のエミツ
タは抵抗R23を介してトランスT2の1次側のコイ
ル(発振用コイル)L21の中間端子P2に接続され、
トランスT2の1次側のコイルL21の一方の端子は
正帰還抵抗R24を介して発振トランジスタTr23
ベースに接続され、1次側のコイルL21の他方の
端子はトランジスタTr23のコレクタに接続され、
トランジスタTr23のエミツタは接地される。
In Fig. 3, 21 is an AC erase control terminal;
2 is a DC erase control terminal, and AC erase control terminal 21 is connected to a switching transistor via a resistor R21 .
While it is connected to the base of Tr 21 , it is also connected to the base of switching transistor Tr 24 via a resistor R 26 . The collector of the transistor Tr 21 is connected to the power supply +B, and the emitter of the transistor Tr 21 is connected to the intermediate terminal P 2 of the primary coil (oscillation coil) L 21 of the transformer T 2 via the resistor R 23 .
One terminal of the primary coil L 21 of the transformer T 2 is connected to the base of the oscillation transistor Tr 23 via a positive feedback resistor R 24 , and the other terminal of the primary coil L 21 is connected to the base of the oscillation transistor Tr 23 via the positive feedback resistor R 24 . connected to the collector,
The emitter of transistor Tr 23 is grounded.

トランジスタTr24のコレクタは電源+Bに接
続され、トランジスタTr24のエミツタは抵抗R27
を介して、スイツチングトランジスタTr25のベ
ースに接続される一方、抵抗R28を介してスイツ
チングトランジスタTr26のベースに接続される。
The collector of transistor Tr 24 is connected to the power supply +B, and the emitter of transistor Tr 24 is connected to resistor R 27
is connected to the base of the switching transistor Tr 25 through a resistor R 28 , and connected to the base of the switching transistor Tr 26 through a resistor R 28 .

トランジスタTr25のコレクタはトランスT2
2次側のコイルL22の一方の端子に接続される。
トランスT2の2次側のコイルL22の他方の端子は
接地される。
The collector of the transistor Tr25 is connected to one terminal of the coil L22 on the secondary side of the transformer T2 .
The other terminal of the secondary coil L22 of the transformer T2 is grounded.

トランジスタTr25のエミツタとトランジスタ
Tr26のエミツタとは互いに接続され、トランジ
スタTr26のコレクタは消去ヘツド23に接続さ
れる。
Emitter and transistor of transistor Tr 25
The emitters of transistor Tr 26 are connected to each other, and the collector of transistor Tr 26 is connected to erase head 23.

一方、DC消去制御端子22は抵抗R22を介し
て、スイツチングトランジスタTr22のベースに
接続され、トランジスタTr22のエミツタは消去
電流調整用抵抗R25を介して消去ヘツド23に接
続される。トランジスタTr22のコレクタは電源
+Bに接続される。
On the other hand, the DC erase control terminal 22 is connected to the base of a switching transistor Tr22 via a resistor R22 , and the emitter of the transistor Tr22 is connected to the erase head 23 via an erase current adjusting resistor R25. The collector of transistor Tr22 is connected to power supply +B.

上記第3図の構成回路において、AC消去制御
端子21に直流制御信号が入力されるとそれまで
カツトオフ状態にあるスイツチングトランジスタ
Tr21及びTr24がそれぞれオンされ(この時、後
述するスイツチングトランジスタTr22はカツト
オフ状態にある)、電源+Bから電流が供給され、
抵抗R23を介してトランスT2の1次側のコイル
L21の中間端子P2に電流が供給される。
In the configuration circuit shown in FIG. 3 above, when a DC control signal is input to the AC erase control terminal 21, the switching transistor that has been in the cut-off state until then is switched off.
Tr 21 and Tr 24 are each turned on (at this time, the switching transistor Tr 22 , which will be described later, is in a cut-off state), and current is supplied from the power supply +B.
The primary coil of the transformer T 2 through the resistor R 23
A current is supplied to the intermediate terminal P 2 of L 21 .

また、スイツチングトランジスタTr24がオン
されると、電源+Bの電圧がトランジスタTr25
Tr26のベースにそれぞれ印加され、それまでカ
ツトオフ状態にあるこれらトランジスタTr25
Tr26がオンされる。
Furthermore, when the switching transistor Tr 24 is turned on, the voltage of the power supply +B is applied to the transistors Tr 25 ,
These transistors Tr 25 , which are applied to the bases of Tr 26 and previously in the cut-off state,
Tr 26 is turned on.

トランスT2の1次側のコイルL21と発振トラン
ジスタTr23と正帰還抵抗R24とで構成されるAC
発振回路は前記の電源+Bからの電流が供給され
ることにより動作し、消去ヘツド23にAC消去
電流を供給する。
AC composed of primary coil L 21 of transformer T 2 , oscillation transistor Tr 23 , and positive feedback resistor R 24
The oscillation circuit operates by being supplied with current from the power supply +B, and supplies an AC erase current to the erase head 23.

また、AC消去制御端子21の直流制御信号が
カツトオフされ、DC消去制御端子22に直流制
御信号が入力されるとスイツチングトランジスタ
Tr22がオンされ(この時、前述したスイツチン
グトランジスタTr21,Tr24はカツトオフ状態に
ある)、電源+Bから電流が供給され、抵抗R25
によつて消去電流が調整され、消去ヘツド23に
適切なDC消去電流を供給する。
Furthermore, when the DC control signal at the AC erase control terminal 21 is cut off and the DC control signal is input to the DC erase control terminal 22, the switching transistor
Tr 22 is turned on (at this time, the aforementioned switching transistors Tr 21 and Tr 24 are in the cut-off state), current is supplied from the power supply +B, and the resistor R 25
The erase current is adjusted by the erase head 23 to provide an appropriate DC erase current to the erase head 23.

ところが、上記したような第3図に示す回路の
場合、スイツチングトランジスタTr22,Tr25
Tr26は、AC発振時の電圧を考慮し、高耐圧タイ
プである必要があるので、大幅なコストアツプに
なるという問題があつた。
However, in the case of the circuit shown in FIG. 3 as described above, the switching transistors Tr 22 , Tr 25 ,
Since Tr 26 needs to be of a high voltage type in consideration of the voltage during AC oscillation, there is a problem in that the cost increases significantly.

考案の要点 本考案は上記のような問題点を解決して目的を
達成するために、第1の制御端子[1]は第1の
トランジスタ[Tr1]のベースに接続され、第1
のトランジスタ[Tr1]のエミツタはトランス
[T]の1次側[L1]の中間端子[P]に接続さ
れ、トランス[T]の1次側[L1]の一方の端
子は抵抗[R4]を介して第2のトランジスタ
[Tr3]のベースに接続され、他方の端子は第2
のトランジスタ[Tr3]のコレクタに接続され、
この1次側の両方の端子は第1のコンデンサ
[C1]を介して互いに接続され、第2のトランジ
スタ[Tr3]のエミツタは接地され、第2の制御
端子[2]は第3のトランジスタ[Tr2]のベー
スに接続され、第3のトランジスタ[Tr2]のエ
ミツタはトランス[T]の2次側[L2]の一方
の端子に接続されると共に第2のコンデンサ
[C2]を介して接地され、トランス[T]の2次
側[L2]の他方の端子は消去ヘツド[3]に接
続され、第1、第3のトランジスタ[Tr1,Tr2
のコレクタはそれぞれ電源[+B]に接続される
よう構成し、第1の制御端子[1]より信号が供
給されると第1のトランジスタ[Tr1]が導通す
ることによつて、消去ヘツド[3]にAC消去電
流が供給され、第2の入力制御端子[2]より信
号が供給されると、第3のトランジスタ[Tr2
が導通することによつて、消去ヘツド[3]に
DC消去電流が供給され、第1、第2の制御端子
[1,2]に供給する信号を切換えることによつ
て、消去ヘツド[3]に供給されるAC消去電流
とDC消去電流とを切換えることを特徴とするテ
ープレコーダの消去回路を提供するものである。
Key Points of the Invention In order to solve the above-mentioned problems and achieve the purpose of the invention, the first control terminal [1] is connected to the base of the first transistor [Tr1], and the first control terminal [1] is connected to the base of the first transistor [ Tr1 ].
The emitter of the transistor [Tr 1 ] is connected to the intermediate terminal [P] of the primary side [L 1 ] of the transformer [T], and one terminal of the primary side [L 1 ] of the transformer [T] is connected to the resistor [Tr 1 ]. R 4 ] to the base of the second transistor [Tr 3 ], and the other terminal is connected to the base of the second transistor [Tr 3 ].
is connected to the collector of the transistor [Tr 3 ],
Both terminals of this primary side are connected to each other via the first capacitor [C 1 ], the emitter of the second transistor [Tr 3 ] is grounded, and the second control terminal [2] is connected to the third The emitter of the third transistor [Tr 2 ] is connected to the base of the transistor [Tr 2 ], and the emitter of the third transistor [Tr 2 ] is connected to one terminal of the secondary side [L 2 ] of the transformer [T] and the second capacitor [C 2 ] . ], the other terminal of the secondary side [L 2 ] of the transformer [T] is connected to the erase head [3], and the first and third transistors [Tr 1 , Tr 2 ]
The collectors of each are configured to be connected to the power supply [+B], and when a signal is supplied from the first control terminal [1], the first transistor [Tr 1 ] becomes conductive, thereby causing the erase head [+B] to be connected to the power supply [+B]. 3] is supplied with an AC erase current and a signal is supplied from the second input control terminal [2], the third transistor [Tr 2 ]
is conductive to the erase head [3].
A DC erase current is supplied, and by switching the signals supplied to the first and second control terminals [1, 2], the AC erase current and DC erase current supplied to the erase head [3] are switched. The present invention provides an erasing circuit for a tape recorder characterized by the following.

考案の実施例 本考案の一実施例について以下に図面と共に説
明する。
Embodiment of the invention An embodiment of the invention will be described below with reference to the drawings.

第1図は本考案になるテープレコーダの消去回
路の一実施例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of an erasing circuit for a tape recorder according to the present invention.

同図において、1は録音時のAC消去信号を制
御するAC消去制御端子、2は高速テープ走行時
にDC消去信号を制御するDC消去制御端子で、
AC消去制御端子1は抵抗R1を介して、スイツチ
ングトランジスタTr1のベースに接続される。ト
ランジスタTr1のエミツタは抵抗R3を介してトラ
ンスTの1次側のコイル(発振用コイル)L1
中間端子Pに接続され、トランスTの1次側のコ
イルL1の一方の端子は正帰還抵抗R4を介して発
振トランジスタTr3のベースに接続され、1次側
のコイルL1の他方の端子はトランジスタTr3のコ
レクタに接続され、この1次側のコイルL1の両
方の端子は発振同調コンデンサC1を介して互い
に接続され、トランジスタTr3のエミツタは接地
される。
In the figure, 1 is an AC erase control terminal that controls the AC erase signal during recording, and 2 is a DC erase control terminal that controls the DC erase signal during high-speed tape running.
AC erase control terminal 1 is connected to the base of switching transistor Tr 1 via resistor R 1 . The emitter of the transistor Tr 1 is connected to the intermediate terminal P of the primary coil (oscillation coil) L 1 of the transformer T via the resistor R 3 , and one terminal of the primary coil L 1 of the transformer T is It is connected to the base of the oscillation transistor Tr 3 via the positive feedback resistor R 4 , and the other terminal of the primary side coil L 1 is connected to the collector of the transistor Tr 3 . The terminals are connected to each other via an oscillation tuning capacitor C1 , and the emitter of the transistor Tr3 is grounded.

一方、DC消去制御端子2は抵抗R2を介してス
イツチングトランジスタTr2のベースに接続さ
れ、トランジスタTr2のエミツタは消去電流調整
用抵抗R5を介して、トランスTの2次側のコイ
ルL2の一方の端子に接続されると共に消去ノイ
ズ防止コンデンサC2を介して接地され、2次側
のコイルL2の他方の端子は消去ヘツド3に接続
される。また、トランジスタTr1,Tr2のコレク
タはそれぞれ電源+Bに接続される。
On the other hand, the DC erase control terminal 2 is connected to the base of the switching transistor Tr 2 via the resistor R 2 , and the emitter of the transistor Tr 2 is connected to the secondary coil of the transformer T via the erase current adjustment resistor R 5 . The secondary coil L 2 is connected to one terminal of the coil L 2 and grounded via the erase noise prevention capacitor C 2 , and the other terminal of the secondary coil L 2 is connected to the erase head 3 . Further, the collectors of the transistors Tr 1 and Tr 2 are each connected to the power supply +B.

次に上記構成回路の動作について説明する。 Next, the operation of the above-mentioned constituent circuit will be explained.

同図において、AC消去制御端子1に電子スイ
ツチの切換えを行なう直流制御信号が入力される
とそれまでカツトオフ状態にあるスイツチングト
ランジスタTr1がオンされ(この時、後述するス
イツチングトランジスタTr2はカツトオフ状態に
ある)、電源+Bから電流が供給され、抵抗R3
介してトランスTの1次側のコイルL1の中間端
子Pに電流が供給される。このトランスTの1次
側のコイルL1と発振トランジスタTr3と発振同調
コンデンサC1と正帰還抵抗R4とで構成されるAC
発振回路は前記の電流が供給されることにより動
作し、消去ヘツド3にAC消去電流を供給する。
また、同調コンデンサC1によつてAC消去電流の
発振周波数が調整される。
In the figure, when a DC control signal for switching the electronic switch is input to the AC erase control terminal 1, the switching transistor Tr 1 , which has been in the cut-off state, is turned on (at this time, the switching transistor Tr 2 , which will be described later), is turned on. (in the cut-off state), current is supplied from the power supply +B, and current is supplied to the intermediate terminal P of the coil L 1 on the primary side of the transformer T via the resistor R 3 . AC composed of the primary coil L1 of this transformer T, the oscillation transistor Tr3 , the oscillation tuning capacitor C1 , and the positive feedback resistor R4 .
The oscillation circuit operates when the above-mentioned current is supplied, and supplies an AC erase current to the erase head 3.
Further, the oscillation frequency of the AC erase current is adjusted by the tuning capacitor C1 .

また、AC消去制御端子1の直流制御信号がカ
ツトオフされ、DC消去制御端子2に直流制御信
号が入力されるとスイツチングトランジスタTr2
がオンされ(この時、前述したスイツチングトラ
ンジスタTr1はカツトオフ状態にある)、電源+
Bから電流が供給され、抵抗R5によつて消去電
流が調整され、トランスTの2次側のコイルを介
して消去ヘツド3に適切なDC消去電流を供給す
る。また、コンデンサC2によつて消去ヘツド3
に発生する消去ノイズは防止される。
Furthermore, when the DC control signal at the AC erase control terminal 1 is cut off and the DC control signal is input to the DC erase control terminal 2, the switching transistor Tr 2
is turned on (at this time, the aforementioned switching transistor Tr 1 is in the cut-off state), and the power supply +
A current is supplied from B, and the erase current is adjusted by resistor R 5 to supply an appropriate DC erase current to the erase head 3 via the secondary coil of the transformer T. Also, the erase head 3 is connected to the capacitor C2 .
Erasing noise that occurs in the process is prevented.

以上のように、AC消去制御端子1に直流制御
信号が入力されると、AC発振回路が動作して、
消去ヘツド3にAC消去電流が供給され、DC消去
制御端子2に直流制御信号が入力されると、消去
ヘツド3にDC消去電流が供給されることになる。
As described above, when a DC control signal is input to AC erase control terminal 1, the AC oscillation circuit operates,
When an AC erase current is supplied to the erase head 3 and a DC control signal is input to the DC erase control terminal 2, a DC erase current is supplied to the erase head 3.

従つて、これら2つのAC、DC消去制御端子
1,2に供給される直流制御信号を、テープレコ
ーダのモード切換えに対応して切換えることによ
つて、1つの消去ヘツド3に供給するAC消去電
流とDC消去電流とを切換えて供給することがで
きる。また、これらの消去電流の切換えは、別々
の回路から1つの消去ヘツドに供給されるAC消
去電流とDC消去電流とを、消去電流が供給され
る消去ヘツドの直前で、機械式の切換えスイツチ
などで切換えるものではなく、1つの消去回路の
2つのAC,DC消去制御端子1,2に供給される
直流制御信号の切換えによつて行なわれるもので
あるので、前記の消去ヘツドの直前の消去電流の
機械式の切換えスイツチは不要となり、しかも回
路構成が簡単になつて、コストの低減になる。
Therefore, by switching the DC control signals supplied to these two AC and DC erase control terminals 1 and 2 in accordance with the mode switching of the tape recorder, the AC erase current supplied to one erase head 3 can be changed. and DC erase current can be switched and supplied. In addition, these erase currents can be switched by switching between an AC erase current and a DC erase current that are supplied to one erase head from separate circuits using a mechanical changeover switch or the like just before the erase head to which the erase current is supplied. This is not done by switching the DC control signals supplied to the two AC and DC erase control terminals 1 and 2 of one erase circuit, so the erase current immediately before the erase head is This eliminates the need for a mechanical changeover switch, simplifies the circuit configuration, and reduces costs.

また、切換えのためのスイツチングトランジス
タTr2は、コンデンサC2が追加されたことによつ
て、AC消去時にも高電圧が加わることがなく、
高耐圧タイプでなく、普通タイプのトランジスタ
で良く、コストアツプすることもない。
Furthermore, due to the addition of the capacitor C2 to the switching transistor Tr2 , high voltage is not applied even when AC is erased.
A normal type transistor can be used instead of a high voltage type, and the cost will not increase.

なお、テープレコーダの通常再生時などの信号
の消去が不必要な時は、消去回路の電源を切るな
どによつて、消去ヘツドに供給する消去電流の供
給を停止させるようにすれば良い。
Incidentally, when erasing the signal is unnecessary, such as during normal playback of a tape recorder, the supply of the erasing current to the erasing head may be stopped by, for example, turning off the power to the erasing circuit.

考案の効果 本考案のテープレコーダの消去回路は、上記の
ような回路構成により、録音時のAC消去と巻戻
し等の高速テープ走行時のDC消去とを、それぞ
れ同一の消去ヘツドで行なう消去回路において、
このAC消去とDC消去との切換えを簡単に構成す
ることができ、しかも消去電流の切換えは、消去
回路のスイツチングトランジスタのベースに供給
される小電流の直流制御信号の切換えだけで良
く、切換えは場所の制約を受けないので、どこで
行つてもよく、消去ヘツドの直前の比較的大電流
の切換えスイツチが不要となり、コストが低減さ
れ、更に、切換えのためのスイツチングトランジ
スタも普通タイプのトランジスタで良く、コスト
アツプすることもない等の特長を有するものであ
る。
Effects of the invention The erasing circuit of the tape recorder of the present invention has the above circuit configuration, and is an erasing circuit that performs AC erasing during recording and DC erasing during high-speed tape running such as rewinding, using the same erasing head. In,
This switching between AC erasure and DC erasure can be easily configured, and the erasure current can be switched simply by switching the small current DC control signal supplied to the base of the switching transistor of the erasure circuit. Since there are no restrictions on location, it can be performed anywhere, eliminating the need for a comparatively large current changeover switch just before the erase head, reducing costs, and furthermore, the switching transistor for changeover can be a normal type transistor. It has the advantage of not increasing the cost and not increasing the cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本考案になるテープレコーダの消去回
路の一実施例を示す回路図、第2図及び第3図は
従来のテープレコーダの消去回路の各例を示す回
路図である。 1……AC消去制御端子、2……DC消去制御端
子、3……消去ヘツド、C1……発振同調コンデ
ンサ、C2……消去ノイズ防止コンデンサ、L1
…トランスTの1次側のコイル(発振用コイル)、
L2……トランスTの2次側のコイル、P……中
間端子、R1,R2,R3……抵抗、R4……正帰還抵
抗、R5……DC消去電流調整用抵抗、Tr1,Tr2
…スイツチングトランジスタ、Tr3……発振トラ
ンジスタ、T……トランス。
FIG. 1 is a circuit diagram showing one embodiment of an erasing circuit for a tape recorder according to the present invention, and FIGS. 2 and 3 are circuit diagrams showing examples of erasing circuits for a conventional tape recorder. 1... AC erase control terminal, 2... DC erase control terminal, 3... erase head, C 1 ... oscillation tuning capacitor, C 2 ... erase noise prevention capacitor, L 1 ...
...The primary side coil of the transformer T (oscillation coil),
L 2 ... Secondary coil of transformer T, P ... Intermediate terminal, R 1 , R 2 , R 3 ... Resistor, R 4 ... Positive feedback resistor, R 5 ... DC erase current adjustment resistor, Tr1 , Tr2 ...
...Switching transistor, Tr 3 ...Oscillation transistor, T...Transformer.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 第1の制御端子は第1のトランジスタのベース
に接続され、該第1のトランジスタのエミツタは
トランスの1次側の中間端子に接続され、該トラ
ンスの1次側の一方の端子は抵抗を介して第2の
トランジスタのベースに接続され、他方の端子は
該第2のトランジスタのコレクタに接続され、こ
の1次側の両方の端子は第1のコンデンサを介し
て互いに接続され、該第2のトランジスタのエミ
ツタは接地され、第2の制御端子は第3のトラン
ジスタのベースに接続され、該第3のトランジス
タのエミツタは前記トランスの2次側の一方の端
子に接続されると共に第2のコンデンサを介して
接地され、該トランスの2次側の他方の端子は消
去ヘツドに接続され、前記第1、第3のトランジ
スタのコレクタはそれぞれ電源に接続されるよう
構成し、前記第1の制御端子より信号が供給され
ると前記第1のトランジスタが導通することによ
つて、前記消去ヘツドにAC消去電流が供給され、
前記第2の入力制御端子より信号が供給される
と、前記第3のトランジスタが導通することによ
つて、前記消去ヘツドにDC消去電流が供給され、
前記第1、第2の制御端子に供給する信号を切換
えることによつて、前記消去ヘツドに供給される
AC消去電流とDC消去電流とを切換えることを特
徴とするテープレコーダの消去回路。
The first control terminal is connected to the base of the first transistor, the emitter of the first transistor is connected to the intermediate terminal of the primary side of the transformer, and one terminal of the primary side of the transformer is connected to the base of the first transistor. and the other terminal is connected to the collector of the second transistor, both terminals of this primary side are connected to each other via the first capacitor, and the other terminal of the primary side is connected to the base of the second transistor. The emitter of the transistor is grounded, the second control terminal is connected to the base of a third transistor, and the emitter of the third transistor is connected to one terminal of the secondary side of the transformer and a second capacitor. The other terminal of the secondary side of the transformer is connected to the erase head, the collectors of the first and third transistors are connected to a power supply, respectively, and the first control terminal When a signal is supplied to the erase head, the first transistor becomes conductive, thereby supplying an AC erase current to the erase head;
When a signal is supplied from the second input control terminal, the third transistor becomes conductive, thereby supplying a DC erase current to the erase head,
is supplied to the erase head by switching the signals supplied to the first and second control terminals.
An erasing circuit for a tape recorder characterized by switching between an AC erasing current and a DC erasing current.
JP15536782U 1982-10-14 1982-10-14 Erasing circuit of tape recorder Granted JPS5960709U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15536782U JPS5960709U (en) 1982-10-14 1982-10-14 Erasing circuit of tape recorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15536782U JPS5960709U (en) 1982-10-14 1982-10-14 Erasing circuit of tape recorder

Publications (2)

Publication Number Publication Date
JPS5960709U JPS5960709U (en) 1984-04-20
JPH0430642Y2 true JPH0430642Y2 (en) 1992-07-23

Family

ID=30343165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15536782U Granted JPS5960709U (en) 1982-10-14 1982-10-14 Erasing circuit of tape recorder

Country Status (1)

Country Link
JP (1) JPS5960709U (en)

Also Published As

Publication number Publication date
JPS5960709U (en) 1984-04-20

Similar Documents

Publication Publication Date Title
US4656533A (en) Floppy disc drive unit
JPH04372701A (en) Magnetic head driving circuit
JPS6017066Y2 (en) tape recorder
JPH0430642Y2 (en)
JP2004014076A (en) Bias circuit for mr head
EP0115212B1 (en) Signal processing circuits
US4340917A (en) Back spacing apparatus
JPH0351762Y2 (en)
JPH0548293Y2 (en)
JPH079488Y2 (en) Head switching device
JP2615663B2 (en) Bias oscillation circuit
JPS6025147Y2 (en) oscillator
JPH073497Y2 (en) Signal transmission control circuit for recording or reproducing device
JPH07244804A (en) Magnetic recording/reproduction device
JP3344001B2 (en) Digital recording and playback device
JPH0739074Y2 (en) Motor control circuit for tape recorder
JPS6220889Y2 (en)
JPS634244Y2 (en)
JPS5853686Y2 (en) Tape recorder muting circuit
JPS6131372Y2 (en)
JPH0430643Y2 (en)
JPH045044Y2 (en)
JPS5897728U (en) Switching device for tape recorder with copy recording function
JPS5939293Y2 (en) 8 track tape travel control circuit
JPS624893Y2 (en)