JPS62128776A - Printing apparatus - Google Patents
Printing apparatusInfo
- Publication number
- JPS62128776A JPS62128776A JP60269585A JP26958585A JPS62128776A JP S62128776 A JPS62128776 A JP S62128776A JP 60269585 A JP60269585 A JP 60269585A JP 26958585 A JP26958585 A JP 26958585A JP S62128776 A JPS62128776 A JP S62128776A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- binary code
- dip switch
- signal
- dip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J25/00—Actions or mechanisms not otherwise provided for
Abstract
Description
【発明の詳細な説明】 ［発明の技術分野］ 本発明は、印字装置に関する。[Detailed description of the invention] [Technical field of invention] The present invention relates to a printing device.
［発明の技術的背景とその問題点］
従来から、パーソナルコンピュータやワードプロセッサ
のハードコピー出力手段としてワイヤドツトインパクト
方式やサーマルプリント方式の印字装置が広く用いられ
ている。[Technical Background of the Invention and Problems thereof] Hitherto, wire dot impact printing devices and thermal printing printing devices have been widely used as hard copy output means for personal computers and word processors.
ところで印字装置の中には、印字を実行する際のフォン
トの設定、インターフェイスの設定あるいは用紙送り制
御の設定等を、ＤＩＰスイッチにより適宜変更できるも
のがある。By the way, some printing devices allow the font settings, interface settings, paper feed control settings, etc. when executing printing to be changed as appropriate using DIP switches.
従来、このような印字装置では、装置内部のプリント基
板上に複数のＤＩＰスイッチを実装し、ユーザがボール
ペンの先等でＤＩＰスイッチのスライドスイッチ部を変
位させて所望の設定を行なっている。Conventionally, in such a printing device, a plurality of DIP switches are mounted on a printed circuit board inside the device, and a user makes desired settings by displacing a slide switch portion of the DIP switch with the tip of a ballpoint pen or the like.
一般にＤＩＰスイッチはスライドスイッチ部を数組有し
、その数が設定できるビット数に対応している。したが
って１つのＤＩＰスイッチでは、その都度１種類の２値
化コードのみしか設定することかできないので、同時に
複数の２値化コードを設定する必要がある場合には、そ
の数に対応するだけのＤＩＰスイッチが必要になる。Generally, a DIP switch has several sets of slide switch parts, and the number corresponds to the number of bits that can be set. Therefore, one DIP switch can only set one type of binarization code each time, so if it is necessary to set multiple binarization codes at the same time, the DIP switch corresponding to the number A switch will be required.
このため印字装置の機能が多様化して選択できる項目が
多くなるにつれ、前記ＤＩＰスイッチの数が増大し、装
置の小型化の妨げになっているという問題があった。For this reason, as the functions of printing devices become more diverse and the number of selectable items increases, the number of DIP switches increases, which poses a problem in that it becomes an obstacle to miniaturizing the device.
［発明の目的］
本発明は、上述したような事情によりなされたもので、
装置の機能が多様化して印字を実行する際に選択できる
項目が多くなっても、ＤＩＰスイッヂの数を増加ざＶる
必要がなく、小型化を促進することができる印字装置の
提供を目的としている。[Object of the invention] The present invention was made in view of the above-mentioned circumstances, and
Even if the functions of the device become diversified and the number of items that can be selected when printing increases, there is no need to increase the number of DIP switches, and the aim is to provide a printing device that can promote miniaturization. There is.
［発明の概要］
本発明の印字装置は、印字を実行する際に選択すべき各
機能項目に対応する２値化信号の８値を設定する第１の
ＤＩＰスイッチと、所定の占込み指示信号が入力された
とぎ前記ＤＴＰスイッチにより設定された２値化信号が
所定のアドレス指示信号が示す領域に書込まれる一方、
所定の読出し信号およびアドレス指示信号が入力された
とき既に書込まれている２値化信号を出力する不揮発性
のメモリと、前記アドレス指示信号の８値を設定する第
２のＤＩＰスイッチと、前記書込み指示信号を発生させ
るスイッチとを備えたことにより、２つのＤＩＰスイッ
チで複数の２値化コードを同時に設定できるようにした
ものである。[Summary of the Invention] The printing device of the present invention includes a first DIP switch that sets eight values of a binary signal corresponding to each function item to be selected when printing, and a predetermined occupation instruction signal. is input, the binary signal set by the DTP switch is written into the area indicated by the predetermined address instruction signal, while
a nonvolatile memory that outputs the already written binary signal when a predetermined readout signal and an address instruction signal are input; a second DIP switch that sets eight values of the address instruction signal; By providing a switch for generating a write instruction signal, it is possible to set a plurality of binary codes at the same time using two DIP switches.
［発明の実施例］
以下、本発明の実施例の詳細を図面に基づいて説明する
。[Embodiments of the Invention] Hereinafter, details of embodiments of the present invention will be described based on the drawings.
図面は本発明の一実施例装置の要部の構成を示すブロッ
ク図である。The drawing is a block diagram showing the configuration of essential parts of an apparatus according to an embodiment of the present invention.
本実施例装置は、８ビツト型のＤＩＰスイッチ１と、こ
のＤＩＰスイッチ１の操作に応じて２値化信号を発生さ
せるための抵抗モジュール２と、ＤＩＰスイッチ１によ
り設定された２値化信号の入力ポート３と、８ビツトの
２値化信号を表示する８要素の発光ダイオード４と、こ
の発光ダイオード４を駆動するドライバ素子５と、３ビ
ツト型のＤＩＰスイッチ６と、このＤＩＰスイッチ６の
操作に応じて２値化信号を発生させるための抵抗モジュ
ール７と、後述するブツシュスイッチ８および９と、こ
れらブツシュスイッチ８および９の操作に応じて２値化
信号を発生ざＵるための抵抗１０および１１と、これら
ブツシュスイッチ８および９の０Ｎ１０ＦＦにともなう
ヂャタリングを防止するチャタリング防止回路１２およ
び１３と、後述するＯＲゲート１４および１５と、同じ
く後述するＥＥＰ−ＲＯＭ等の不揮発性のメモリ１６と
、このメモリ１６のアドレス指定端子に信号を入力する
際のラッチ手段としてのアドレスセレクタ素子１７とを
佑１えている。The device of this embodiment includes an 8-bit type DIP switch 1, a resistance module 2 for generating a binary signal according to the operation of the DIP switch 1, and a resistance module 2 for generating a binary signal set by the DIP switch 1. An input port 3, an 8-element light emitting diode 4 that displays an 8-bit binary signal, a driver element 5 that drives the light emitting diode 4, a 3-bit type DIP switch 6, and the operation of this DIP switch 6. A resistor module 7 for generating a binary signal in accordance with the operation of the bushing switches 8 and 9, which will be described later, and a resistor module 7 for generating a binary signal in accordance with the operation of the bushing switches 8 and 9. Resistors 10 and 11, chattering prevention circuits 12 and 13 that prevent jitter due to 0N10FF of these bushing switches 8 and 9, OR gates 14 and 15, which will be described later, and non-volatile memory such as EEP-ROM, which will also be described later. 16, and an address selector element 17 as a latch means when inputting a signal to an address designation terminal of this memory 16.
本実施例装置では、印字を実行する際に選択すべき項目
のいずれかに対応する２値化コードの値がＤＩＰスイッ
チ１に設定され、この２値化コードを書込むべきメモリ
１６のアドレスがＤＩＰスイッヂ６に設定される。なお
りＩＲスイッヂ１にｄ３いて設定できるのは８ビツト以
内のコード、ＤＩＰスイッチ６において設定できるのは
８箇所以内のメモリエリアである。またメモリ１６のＷ
Ｒ端子に入力されるぺぎ書込み指示信号とＣ８端子に入
力されるべきチップセレクト信号とはブツシュスイッチ
９の抑圧により発生し、メモリ１６のＲＤ喘子に入力さ
れるべき読出し指示信号はブツシュスイッチ８の抑圧に
より発生する。In the device of this embodiment, the value of the binary code corresponding to any of the items to be selected when printing is set in the DIP switch 1, and the address of the memory 16 to which this binary code is to be written is set. It is set in DIP switch 6. Furthermore, IR switch 1 (d3) can set codes of up to 8 bits, and DIP switch 6 can set up to 8 memory areas. Also, memory 16 W
The page write instruction signal input to the R terminal and the chip select signal to be input to the C8 terminal are generated by the suppression of the bush switch 9, and the read instruction signal to be input to the RD switch of the memory 16 is generated by the suppression of the bush switch 9. This occurs due to the suppression of the switch 8.
すなわち本実施例装置では、ＤＩＰスイッチ１において
２値化コードを設定し、所定のメモリエリアのアドレス
を示す２値化コードをＤＩＰスイッヂ６において設定し
、ブツシュスイッチ９を押圧すると、２値化信号がメモ
リ１６の所定のメモリエリアに格納される。一方、メモ
リ１６に既に格納されている２値化信号をＣＰＵ （図
示せず）が読出す場合には、ＣＰＵがラインａを通じて
チップセレクト信号を、ラインｂを通じて読出し指示信
号を、ラインＣを通じてアドレス指示信号を出力すると
、ＯＲゲート１４および１５がらｃｓ端子およびＲＤ端
子をアクディプにする論理信号が出力され、アドレスセ
レクト素子１７がらアドレスを示す信号が所定のタイミ
ングで出力される。That is, in the device of this embodiment, when the DIP switch 1 sets a binarization code, the DIP switch 6 sets a binarization code indicating the address of a predetermined memory area, and the button switch 9 is pressed, the binarization starts. The signal is stored in a predetermined memory area of memory 16. On the other hand, when the CPU (not shown) reads a binary signal already stored in the memory 16, the CPU sends a chip select signal through line a, a read instruction signal through line b, and an address signal through line C. When the instruction signal is output, OR gates 14 and 15 output a logic signal that activates the cs terminal and the RD terminal, and address select element 17 outputs a signal indicating an address at a predetermined timing.
またメモリ１６に既に書込まれている２値化コ−ドをユ
ーザが確認したい場合には、確認したい２値化コードが
格納されているメモリエリアのアドレスを示す２値化コ
ードをＤＩＰスイッチ６において設定し、ブツシュスイ
ッチ８を押圧すると、メモリ１６から該当する２値化コ
ードが出力され、この２値化コードに応じてドライバ素
子５が発光ダイオード４を発光ざμ゛る。Furthermore, if the user wants to check the binary code that has already been written in the memory 16, the user can input the binary code to the DIP switch 6 that indicates the address of the memory area where the binary code to be checked is stored. When the button switch 8 is pressed, the corresponding binary code is output from the memory 16, and the driver element 5 causes the light emitting diode 4 to emit light in accordance with this binary code.
かくして本実施例装置では、１つのＤＩＰスイッヂ１で
設定した２値化コードをＤＩＰスイッチ６とブツシュス
イッチ９の操作により順次メモリ１６に出込み、既に書
込まれている２値化コードをＤＩＰスイッチ６とブツシ
ュスイッチ８の操作により発光ダイオード４に表示させ
るので、同時に設定すべぎ２値化コードが複数であって
も、２つのＤＩＰスイッチを設けておくだけで対処でき
る。また本実施例装置では、メモリ１６を不揮発性のメ
モリとしているために、装置の電源がＯＦＦされても既
に設定された２値化コードが保存される。Thus, in the device of this embodiment, the binary code set by one DIP switch 1 is sequentially read into and output from the memory 16 by operating the DIP switch 6 and the bushing switch 9, and the binary code that has already been written is read into the memory 16. Since the display is made on the light emitting diode 4 by operating the switch 6 and the bushing switch 8, even if a plurality of binary codes are to be set at the same time, it can be handled by simply providing two DIP switches. Furthermore, in the device of this embodiment, since the memory 16 is a non-volatile memory, the already set binary code is saved even when the power of the device is turned off.
なお本実施例装置では、ＤＩＰスイッチ１を８ビツト型
とし、Ｄ Ｉ ｌ）スイッチ６を３ビット型としている
が、これらＤＩＰスイッチのピッ１〜数は、メモリ１６
に格納すべき２値化コードのビット数、すなわち装置が
印字動作を実行する際に選択すべき各機能項目を特定す
る２値化コートのビット数およびこれらコードを格納す
るメモリエリアの数に対応させて適宜変更すべきもので
ある。In the device of this embodiment, the DIP switch 1 is an 8-bit type, and the DIP switch 6 is a 3-bit type.
Corresponds to the number of bits of the binary code that should be stored in the machine, that is, the number of bits of the binary code that specifies each functional item to be selected when the device executes a printing operation, and the number of memory areas that store these codes. This should be changed as appropriate.
［発明の効果］
以上説明したように本発明の印字装置は、印字を実行す
る際に選択すべき各機能項目に対応する２値化コードの
８値を設定する第１のＤＩＰスイッチと、所定の書込み
指示信号が入力されたとき前記ＤＩＰスイッチにより設
定された２値化コードが所定のアドレス指示信号が示す
領域に書込まれる一方、所定の読出し信号およびアドレ
ス指示信号が入力されたとき既に書込まれている２値化
コードを出力する不揮発性のメモリと、前記アドレス指
示信号の８値を設定する第２のＤＩＰスイッチと、前記
書込み指示信号を発生ざＶるスイッチとを備えているの
で、装置の機能が多様化して印字を実行する際に選択す
べき項目が多くなっても、ＤＩＰスイッチの数を増大さ
せる必要がなく、結果として小型化を促進させることが
できる。[Effects of the Invention] As explained above, the printing device of the present invention includes a first DIP switch that sets eight values of a binary code corresponding to each function item to be selected when printing, and a predetermined When the write instruction signal is input, the binary code set by the DIP switch is written into the area indicated by the predetermined address instruction signal, while when the predetermined read signal and address instruction signal are input, the binary code set by the DIP switch is written into the area indicated by the predetermined address instruction signal. It is equipped with a non-volatile memory that outputs the stored binary code, a second DIP switch that sets the eight values of the address instruction signal, and a switch that generates the write instruction signal. Even if the functions of the device become diversified and the number of items to be selected when printing increases, there is no need to increase the number of DIP switches, and as a result, miniaturization can be promoted.
図面は、本発明の一実施例装置の要部の構成を示すブロ
ック図である。
１．６・・・・・・・・・ＤＩＰスイッチ２．７・・・
・・・・・・抵抗モジュール３・・・・・・・・・・・
・・・・入力ポート４・・・・・・・・・・・・・・・
発光ダイオード５・・・・・・・・・・・・・・・ドラ
イバ素子８．９・・・・・・・・・ブツシュスイッチ１
０．１１・・・・・・抵抗
１２．１３・・・・・・チャタリング防止回路１４．１
５・・・・・・ＯＲゲート
１６・・・・・・・・・・・・・・・メモリ１７・・・
・・・・・・・・・・・・アドレスセレクト素子出願人
株式会社 東芝
代理人 弁理士 須 山 佐 −
手 続 補 正 嵩
昭和 ・６１年 ２月″′ＢThe drawing is a block diagram showing the configuration of essential parts of an apparatus according to an embodiment of the present invention. 1.6...DIP switch 2.7...
・・・・・・Resistance module 3・・・・・・・・・・・・
・・・・Input port 4・・・・・・・・・・・・・・・
Light emitting diode 5... Driver element 8.9... Bush switch 1
0.11...Resistor 12.13...Chattering prevention circuit 14.1
5...OR gate 16...Memory 17...
・・・・・・・・・・・・Address select element applicant Toshiba Corporation Patent attorney Suyama Sa - Procedural amendment Takashi Showa ・February 1961''B
Claims (2)
する２値化信号の各値を設定する第１のＤＩＰスイッチ
と、所定のｌ込み指示信号が入力されたとき前記ＤＩＰ
スイッチにより設定された２値化信号が所定のアドレス
指示信号が示す領域に書込まれる一方、所定の読出し信
号およびアドレス指示信号が入力されたとき既に書込ま
れている２値化信号を出力する不揮発性のメモリと、前
記アドレス指示信号の各値を設定する第２のＤＩＰスイ
ッチと、前記書込み指示信号を発生させるスイッチとを
備えてなることを特徴とする印字装置。(1) A first DIP switch that sets each value of a binary signal corresponding to each function item to be selected when printing, and
The binary signal set by the switch is written in the area indicated by the predetermined address instruction signal, while the already written binary signal is output when the predetermined read signal and address instruction signal are input. A printing device comprising a nonvolatile memory, a second DIP switch for setting each value of the address instruction signal, and a switch for generating the write instruction signal.
素子群と、確認用の読出し信号を発生させるスイッチと
を備えている特許請求の範囲第１項記載の印字装置。(2) The printing device according to claim 1, comprising: a group of light emitting elements that display a binary signal output from the memory; and a switch that generates a confirmation readout signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60269585A JPS62128776A (en) | 1985-11-29 | 1985-11-29 | Printing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60269585A JPS62128776A (en) | 1985-11-29 | 1985-11-29 | Printing apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62128776A true JPS62128776A (en) | 1987-06-11 |
Family
ID=17474407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60269585A Pending JPS62128776A (en) | 1985-11-29 | 1985-11-29 | Printing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128776A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117237A (en) * | 1990-09-05 | 1992-04-17 | Nippon Fillester Co Ltd | Ovum collector |
-
1985
- 1985-11-29 JP JP60269585A patent/JPS62128776A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04117237A (en) * | 1990-09-05 | 1992-04-17 | Nippon Fillester Co Ltd | Ovum collector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69332551T2 (en) | Flash memory and microcomputers divided into memory blocks with interference-free data lines | |
| JPH01183729A (en) | Printer containing automatic initializing function of memory | |
| US4217055A (en) | Daisy wheel printer which accommodates different print wheel fonts | |
| JPS62128776A (en) | Printing apparatus | |
| US5523755A (en) | N-key rollover keyboard without diodes | |
| KR920009588A (en) | LBP system using cartridge | |
| JPS6141411B2 (en) | ||
| JP3817747B2 (en) | Typeface information setting device | |
| US4952082A (en) | Text processing system for cyclically shifting format memory | |
| JPH0725180B2 (en) | Printing pattern storage method | |
| JP2006004052A (en) | Key matrix circuit device and key matrix circuit | |
| US5471562A (en) | Printer having a bit shift function | |
| JPS61205156A (en) | Printer | |
| JP2883759B2 (en) | Information storage device | |
| KR890005994Y1 (en) | Input-output control devices | |
| KR890000224Y1 (en) | Rom writer | |
| JPS5829513B2 (en) | Special character selection control method | |
| JPS6343217A (en) | Switch for setting electronic appliance | |
| JPS58113976A (en) | Character pattern generator | |
| KR920702511A (en) | Register circuit | |
| JPH0462075A (en) | Font data recording system of printer | |
| KR960008250Y1 (en) | Circuit for controlling input/output data for controller | |
| JPH04185367A (en) | Printer | |
| JPH11203874A (en) | Memory module with builtin address counter | |
| JPS6371884A (en) | Memory control system |